KR100578985B1 - Plasma display device and driving apparatus of plasma display panel - Google Patents
Plasma display device and driving apparatus of plasma display panel Download PDFInfo
- Publication number
- KR100578985B1 KR100578985B1 KR1020050016507A KR20050016507A KR100578985B1 KR 100578985 B1 KR100578985 B1 KR 100578985B1 KR 1020050016507 A KR1020050016507 A KR 1020050016507A KR 20050016507 A KR20050016507 A KR 20050016507A KR 100578985 B1 KR100578985 B1 KR 100578985B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- transistor
- plasma display
- current
- display panel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치에 관한 것이다. 본 발명에 따르면 리셋 구동회로에서 스위치의 제어전극에 연결된 저항을 디지털 포텐셔미터로 구성하며, 패널 커패시터의 전류를 측정하고 이 전류에 따라 디지털 포텐셔미터를 조절한다. 이와 같이 하면 리셋 파형의 기울기를 자동으로 조절하여 리셋 기간에 강방전이 일어나는 것을 방지할 수 있다.The present invention relates to a plasma display device and a driving device of a plasma display panel. According to the present invention, the resistor connected to the control electrode of the switch in the reset driving circuit is configured as a digital potentiometer, and measures the current of the panel capacitor and adjusts the digital potentiometer according to the current. In this way, it is possible to automatically adjust the slope of the reset waveform to prevent the strong discharge in the reset period.
PDP, 전극, 방전, 리셋, 패널 커패시터 PDP, Electrode, Discharge, Reset, Panel Capacitor
Description
도 1은 본 발명의 실시예에 따른 플라즈마 표시 패널의 개략적인 도면이다. 1 is a schematic diagram of a plasma display panel according to an exemplary embodiment of the present invention.
도 2는 일반적인 하강 램프 구동 회로를 나타낸 도면이다.2 is a view illustrating a general down ramp driving circuit.
도 3은 본 발명의 실시예에 따른 하강 리셋 구동 회로를 나타낸 도면이다. 3 is a view showing a falling reset driving circuit according to an embodiment of the present invention.
도 4a 및 도 4b는 리셋 파형의 기울기에 따른 패널 커패시터의 전류 변화를 나타낸 도면이다.4A and 4B illustrate changes in current of the panel capacitor according to the slope of the reset waveform.
도 5는 본 발명의 실시예에 따른 상승 리셋 구동 회로를 나타낸 도면이다. 5 is a diagram illustrating a rising reset driving circuit according to an exemplary embodiment of the present invention.
본 발명은 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치에 관한 것으로, 특히 리셋 파형을 인가하기 위한 리셋 구동 회로와 이를 포함하는 플라즈마 표시 장치에 관한 것이다. The present invention relates to a plasma display device and a driving device of a plasma display panel, and more particularly, to a reset driving circuit for applying a reset waveform and a plasma display device including the same.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size.
일반적으로 교류형 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다. In general, a driving method of an AC plasma display device includes a reset period, an address period, and a sustain period.
리셋 기간은 이전의 유지 방전에 의해 형성된 벽전하 상태를 소거하고, 다음의 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간으로, 유지 기간이 되면 주사 전극과 유지 전극에 유지 펄스가 교대로 인가되어 유지 방전이 일어나서 영상이 표시된다.The reset period is a period of erasing the wall charge state formed by the previous sustain discharge and initializing the state of each cell in order to allow the next addressing operation to be performed smoothly. The address period is a period in which wall charges are accumulated on cells (addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel. The sustain period is a period in which discharge for actually displaying an image is performed on the addressed cells. When the sustain period is reached, sustain pulses are alternately applied to the scan electrodes and the sustain electrodes, whereby sustain discharge occurs to display an image.
한편, 종래에는 리셋 기간에서 벽 전하를 설정하기 위해 미국특허 5,745,086호에 기재된 바와 같이 램프 파형을 주사 전극에 인가하였다. 즉, 주사 전극에 천천히 상승하는 상승 램프 파형을 인가한 후에 천천히 하강하는 하강 램프 파형을 인가하였다. On the other hand, the ramp waveform is conventionally applied to the scan electrode as described in US Pat. No. 5,745,086 to set the wall charge in the reset period. That is, a slowly rising ramp waveform was applied to the scan electrode and then a slowly descending ramp waveform was applied.
이때, 플라즈마 표시 패널의 상태에 따라 램프 파형의 기울기가 조절될 필요가 있는데, 종래의 램프 회로에서는 이를 수동으로 조절할 수밖에 없었다.At this time, the slope of the lamp waveform needs to be adjusted according to the state of the plasma display panel. However, in the conventional lamp circuit, this has to be adjusted manually.
본 발명이 이루고자 하는 기술적 과제는 리셋 파형의 기울기를 자동으로 조절할 수 있는 리셋 구동 회로와 이를 포함하는 플라즈마 표시 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a reset driving circuit capable of automatically adjusting a slope of a reset waveform and a plasma display device including the same.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 패널의 구동장치는 제1 전극과 제2 전극을 포함하며 상기 제1 전극과 제2 전극에 의해 형성되는 패널 커패시터가 형성되는 플라즈마 표시 패널의 상기 제1 전극에 상승하는 파형을 인가하는 플라즈마 표시 패널의 구동장치로서,According to an aspect of the present invention, there is provided a driving apparatus of a plasma display panel including a first electrode and a second electrode and a panel capacitor formed by the first electrode and the second electrode. A driving device of a plasma display panel applying a rising waveform to the first electrode.
제1 전압을 공급하는 제1 전원에 제1 주전극이 전기적으로 연결되고 상기 제1 전극에 제2 주전극이 전기적으로 연결되는 트랜지스터, 상기 트랜지스터의 제1 주전극과 제어전극 사이에 전기적으로 연결되는 제1 커패시터 및 상기 트랜지스터의 제어전극과 상기 제1 전극 사이에 전기적으로 연결되며, 상기 제1 전극에 흐르는 전류를 측정하고, 상기 측정된 전류를 토대로 상기 트랜지스터의 제1 주전극에서 제2 주전극으로 흐르는 전류의 크기를 제어하는 기울기 조절부를 포함한다.A transistor in which a first main electrode is electrically connected to a first power supply for supplying a first voltage and a second main electrode is electrically connected to the first electrode, and electrically connected between a first main electrode and a control electrode of the transistor. The first capacitor is electrically connected between the control electrode of the transistor and the first electrode, and measures a current flowing through the first electrode and based on the measured current, a second main electrode of the first main electrode of the transistor. It includes a tilt control unit for controlling the magnitude of the current flowing to the electrode.
또한, 본 발명의 다른 특징에 따른 플라즈마 표시 패널의 구동장치는 ,In addition, the driving apparatus of the plasma display panel according to another aspect of the present invention,
제1 전압을 공급하는 제1 전원에 제2 주전극이 전기적으로 연결되고 상기 제1 전극에 제1 주전극이 전기적으로 연결되는 트랜지스터, 상기 트랜지스터의 제1 주전극과 제어전극 사이에 전기적으로 연결되는 제1 커패시터 및 상기 트랜지스터의 제어전극과 상기 제1 전극 사이에 전기적으로 연결되며, 상기 제1 전극에 흐르는 전류를 측정하고, 상기 측정된 전류를 토대로 상기 트랜지스터의 제1 주전극에서 제2 주전극으로 흐르는 전류의 크기를 제어하는 기울기 조절부를 포함한다.A transistor in which a second main electrode is electrically connected to a first power supply for supplying a first voltage, and a first main electrode is electrically connected to the first electrode, and electrically connected between a first main electrode and a control electrode of the transistor. The first capacitor is electrically connected between the control electrode of the transistor and the first electrode, and measures a current flowing through the first electrode and based on the measured current, a second main electrode of the first main electrode of the transistor. It includes a tilt control unit for controlling the magnitude of the current flowing to the electrode.
이때, 상기 기울기 조절부는,At this time, the inclination adjustment unit,
상기 트랜지스터의 제어전극과 상기 트랜지스터를 제어하는 신호를 공급하는 전압원 사이에 연결되며 크기가 가변되는 저항을 포함하며,A resistor connected between a control electrode of the transistor and a voltage source supplying a signal for controlling the transistor, the resistor having a variable size;
상기 저항의 크기에 의해 상기 전류가 조절된다.The current is controlled by the magnitude of the resistance.
또한, 상기 기울기 조절부는,In addition, the inclination adjustment unit,
상기 제1 전극의 전류를 측정하여 상기 저항의 크기를 조절하기 위한 제어 신호를 출력하는 전류 측정부를 더 포함하며,Further comprising a current measuring unit for outputting a control signal for adjusting the size of the resistance by measuring the current of the first electrode,
상기 저항은 상기 제어 신호에 의해 저항값이 결정되는 디지털 포텐셔미터로 이루어진다.The resistance consists of a digital potentiometer whose resistance value is determined by the control signal.
본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극 및 복수의 제2 전극을 포함하며 상기 제1 전극과 제2 전극에 의해 용량성 성분이 형성되는 플라즈마 표시 패널, 그리고 상기 제1 전극에 파형을 인가하는 구동회로를 포함하는 플라즈마 표시장치로서,According to an aspect of the present invention, a plasma display device includes a plasma display panel including a plurality of first electrodes and a plurality of second electrodes, the capacitive component being formed by the first electrode and the second electrode, and the first electrode. A plasma display device comprising a driving circuit for applying a waveform,
상기 구동회로는,The drive circuit,
제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되며, 턴 온 되는 동안에 상기 제1 전원과 상기 제1 전극 사이에서 전류 경로를 형성하는 트랜지스터, 상기 트랜지스터의 제1 주전극과 제어전극 사이에 연결되는 커패시터 및 상기 제1 전극과 상기 트랜지스터의 제어전극 사이에 전기적으로 연결되며, 상기 제1 전극에 흐르는 전류값에 따라 저항값을 조절하여 상기 트랜지스터가 턴 온될 때 상기 트랜지스터의 제1 주전극에서 제2 주전극으로 흐르는 전류의 크기를 조절하는 기울기 조절부를 포함한다.A transistor electrically connected between a first power supply for supplying a first voltage and the first electrode and forming a current path between the first power supply and the first electrode while being turned on, a first main electrode of the transistor And a capacitor connected between the control electrode and the control electrode of the transistor and the first electrode and the control electrode of the transistor. When the transistor is turned on by adjusting a resistance value according to a current flowing through the first electrode, It includes a tilt control unit for adjusting the magnitude of the current flowing from the first main electrode to the second main electrode.
상기 기울기 조절부는,The tilt control unit,
상기 트랜지스터의 제어전극과 상기 트랜지스터를 제어하는 신호를 공급하는 전압원 사이에 연결되며 크기가 가변되는 저항, 그리고 상기 제1 전극의 전류를 측정하여 상기 저항의 크기를 조절하기 위한 제어 신호를 출력하는 전류 측정부를 포함하며,A resistance connected between a control electrode of the transistor and a voltage source for supplying a signal for controlling the transistor, and a current for outputting a control signal for adjusting the size of the resistance by measuring a current of the first electrode. It includes a measuring unit,
상기 저항의 크기에 의해 상기 전류가 조절된다.The current is controlled by the magnitude of the resistance.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
먼저 본 발명의 실시예에 따른 플라즈마 표시 장치 및 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.First, a plasma display device and a driving method according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 도면이다. 1 is a schematic diagram of a plasma display device according to an exemplary embodiment of the present invention.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(이하 'X 전극 구동부'라 함)(400) 및 주사 전극 구동부(이하 'Y 전극 구동부'라 함)(500)를 포함한다. As shown in FIG. 1, the plasma display device according to an exemplary embodiment of the present invention includes a
표시 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am), 그리고 행 방향으로 배열되어 있는 복수의 유지 전극(이하 'X 전극'이라 함)(X1-Xn) 및 주사 전극(이하 'Y 전극'이라 함)(Y1-Yn)을 포함한다. X 전극(X1-Xn)은 각 Y 전극(Y1-Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 표시 패널(100)은 X 및 Y 전극(X1-Xn, Y1-Yn)이 배열된 기판(도시 하지 않음)과 어드레스 전극(A1-Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 Y 전극(Y1-Yn)과 어드레스 전극(A1-Am) 및 X 전극(X1-Xn)과 어드레스 전극(A1-Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1-Am)과 X 및 Y 전극(X1-Xn, Y1-Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.The
제어부(200)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호, X 전극 구동 제어 신호 및 Y 전극 구동 제어 신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. The
어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. X 전극 구동부(400)는 제어부(200)로부터 X 전극 구동 제어 신호를 수신하여 X 전극(X1-Xn)에 구동 전압을 인가하고, Y 전극 구동부(500)는 제어부(200)로부터 Y 전극 구동 제어 신호를 수신하여 Y 전극(Y1-Yn)에 구동 전압을 인가한다. The
도 2는 Y 전극 구동부(500)에 포함되며, 리셋 기간에 Y 전극에 리셋 램프 파형을 인가하기 위한 일반적인 램프 구동회로를 나타낸 것이다. 2 illustrates a general lamp driving circuit included in the
도 2에 나타낸 바와 같이, 일반적인 램프 구동 회로는 트랜지스터(M1), 커패시터(C1), 저항(R1) 및 제어 신호 전압원(Vg)을 포함한다. 여기서 패널 커패시터(Cp)는 Y 전극과 X 전극에 의해 형성되는 용량성 성분을 나타낸다. As shown in FIG. 2, a general lamp driving circuit includes a transistor M1, a capacitor C1, a resistor R1, and a control signal voltage source Vg. Here, the panel capacitor Cp represents a capacitive component formed by the Y electrode and the X electrode.
트랜지스터(M1)의 드레인은 패널 커패시터(Cp)의 제1단에 연결되고 소스는 접지단에 연결되어 있고, 트랜지스터(M1)의 드레인과 게이트 사이에는 커패시터(C1)가 연결되어 있다. 또한 제어 신호 전압원(Vg)이 가변저항(R1)을 통하여 트랜지스터(M1)의 게이트와 연결되어 트랜지스터(M1)에 제어 신호(Vg)를 공급한다. A drain of the transistor M1 is connected to the first end of the panel capacitor Cp, a source is connected to the ground terminal, and a capacitor C1 is connected between the drain and the gate of the transistor M1. In addition, the control signal voltage source Vg is connected to the gate of the transistor M1 through the variable resistor R1 to supply the control signal Vg to the transistor M1.
이러한 램프 구동회로의 동작을 살펴보면, 제어신호 전압원(Vg)에서 트랜지스터(M1)를 턴 온하기 위한 제어신호를 출력하면 커패시터(C1)가 충전되고 저항(R1)과 커패시터(C1) 및 트랜지스터(M1)의 게이트와 드레인간에 형성되는 기생 커패시터(Cgd)(도시하지 않음)에 의한 RC 시정수를 따라 트랜지스터(M1)의 게이트 전압이 증가하여 트랜지스터(M1)가 턴 온된다.Referring to the operation of the lamp driving circuit, when a control signal for turning on the transistor M1 is output from the control signal voltage source Vg, the capacitor C1 is charged and the resistor R1, the capacitor C1, and the transistor M1. The gate voltage of the transistor M1 increases along the RC time constant by the parasitic capacitor Cgd (not shown) formed between the gate and the drain of the transistor M1, thereby turning on the transistor M1.
그러면 트랜지스터(M1)를 통하여 패널 커패시터(Cp)가 방전되고 트랜지스터(M1)의 드레인 및 소스 전압이 증가하며, 커패시터(C1)가 충전되어 트랜지스터(M1)의 게이트 전압이 감소한다. 따라서 트랜지스터(M1)가 턴 오프된다. Then, the panel capacitor Cp is discharged through the transistor M1, the drain and source voltages of the transistor M1 are increased, and the capacitor C1 is charged to decrease the gate voltage of the transistor M1. Thus, transistor M1 is turned off.
다시, 제어신호 전압원(Vg)에서 트랜지스터(M1)를 턴 온하기 위한 제어신호를 출력하면 트랜지스터(M1)의 게이트 전압이 증가하여 트랜지스터(M1)가 턴 온되며, 이후 위와 같은 동작을 반복하여 패널 커패시터(Cp)를 점진적으로 방전시킨다.When the control signal for turning on the transistor M1 is output from the control signal voltage source Vg, the gate voltage of the transistor M1 is increased so that the transistor M1 is turned on. The capacitor Cp is gradually discharged.
이때, 트랜지스터(M1)가 턴 온되었을 때의 게이트와 소스간 전압을 V1이라 하면, 패널 커패시터(Cp)에 공급되는 전류(I)와 전압(V)은 다음의 수학식 1과 같이 표현할 수 있다.At this time, if the voltage between the gate and the source when the transistor M1 is turned on is V1, the current I and the voltage V supplied to the panel capacitor Cp can be expressed as in
따라서, 저항(R1)의 크기를 조절하여 전류의 크기를 조절할 수 있으며, 그 결과 전압의 기울기를 조절할 수 있다.Therefore, the magnitude of the current can be adjusted by adjusting the size of the resistor R1, and as a result, the slope of the voltage can be adjusted.
그런데 도 2의 램프 구동 회로에 따르면, 가변저항(R1)을 수동으로 조절하여 램프 파형의 기울기를 조절한다. 그러므로 램프 파형의 기울기를 수시로 조절하는 것이 어려울 뿐만 아니라 패널의 산포에 따라 기울기를 정밀하게 조정하는 것이 불가능하다.However, according to the lamp driving circuit of FIG. 2, the slope of the ramp waveform is adjusted by manually adjusting the variable resistor R1. Therefore, it is not only difficult to adjust the slope of the ramp waveform from time to time, but also it is impossible to precisely adjust the slope according to the dispersion of the panel.
따라서 본 발명의 실시예에서는 자동으로 리셋 파형의 기울기를 조절할 수 있는 리셋 구동회로를 제시한다.Therefore, an embodiment of the present invention provides a reset driving circuit that can automatically adjust the slope of the reset waveform.
아래에서는 도 3을 참조하여 본 발명의 실시예에 따른 리셋 구동 회로의 구성 및 동작에 대하여 설명한다. Hereinafter, the configuration and operation of a reset driving circuit according to an exemplary embodiment of the present invention will be described with reference to FIG. 3.
도 3은 본 발명의 실시예에 따른 Y 전극 구동부(500)에 포함되는 하강 리셋 구동 회로를 나타낸 도면이다. 3 is a diagram illustrating a falling reset driving circuit included in the
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 하강 리셋 구동 회로는 트랜지스터(M2), 커패시터(C2), 램프 기울기 조절부(300) 및 제어 신호 전압원(Vg)을 포함한다. As shown in FIG. 3, the falling reset driving circuit according to the exemplary embodiment of the present invention includes a transistor M2, a capacitor C2, a
트랜지스터(M2)의 드레인은 패널 커패시터(Cp)의 제1단에 연결되고 소스는 접지단에 연결되어 있다. 이때, 트랜지스터(M2)의 소스는 별도의 전원에 연결될 수 있다. 트랜지스터(M2)의 게이트와 드레인 사이에는 커패시터(C2)가 연결되어 있다. 제어 신호 전압원(Vg)은 기울기 조절부(300)를 통하여 트랜지스터(M1)의 게이트에 연결되어 트랜지스터(M1)에 제어 신호(Vg)를 공급한다. The drain of the transistor M2 is connected to the first end of the panel capacitor Cp and the source is connected to the ground end. In this case, the source of the transistor M2 may be connected to a separate power source. The capacitor C2 is connected between the gate and the drain of the transistor M2. The control signal voltage source Vg is connected to the gate of the transistor M1 through the
또한, 본 발명의 실시예에 따른 기울기 조절부(300)는 전류 측정부(310)와 저항 조절부(320)를 포함한다. 전류 측정부(310)는 일단이 패널 커패시터(Cp)의 제1단에 연결되어 패널 커패시터(Cp)의 전류를 측정하며, 오방전 등에 의하여 발생하는 피크성 전류를 검출한다. 저항 조절부(320)는 디지털 포텐셔미터(Digital Potentiometer)로 구성되며, 전류 측정부(310)로부터 입력되는 신호에 따라 저항값을 가변하여 전류의 양을 조절한다.In addition, the
다음, 본 발명의 실시예에 따른 하강 리셋 구동 회로의 동작에 대하여 설명한다.Next, the operation of the falling reset driving circuit according to the embodiment of the present invention will be described.
기울기 조절부(300)의 저항값이 소정 기울기를 가지는 리셋 파형을 인가하기 위한 값으로 고정된 상태에서 제어신호 전압원(Vg)에서 출력되는 제어신호를 이용하여 트랜지스터(M2)의 게이트 전압을 조절함으로써 트랜지스터(M2)를 온/오프하여 패널 커패시터(Cp)를 점진적으로 방전시킨다.By adjusting the gate voltage of the transistor M2 by using the control signal output from the control signal voltage source Vg while the resistance value of the
이때, 리셋 파형에 의하여 약방전이 아닌 강방전이 발생하면 도 4a에 도시한 바와 같이 펄스 형태의 피크성 전류가 발생한다. 이처럼 패널측에서 피크성 전류가 발생하면 전류 측정부(310)가 이것을 감지하여 저항 조절부(320)로 알리기 위한 신 호를 전송한다. At this time, if a strong discharge rather than a weak discharge occurs due to the reset waveform, a peak current in the form of pulse is generated as shown in FIG. 4A. As such, when a peak current occurs on the panel side, the
즉, 전류 측정부(310)는 패널 커패시터(Cp)에서 측정한 전류를 디지털 값으로 변경하고, 그 값을 기 설정된 기준 전류값과 비교하여 비교 결과에 해당하는 디지털 값을 생성한다. That is, the
그러면 저항 조절부(320)는 이 디지털 값(즉, 비트값)을 입력으로 받아서 저항값을 증가시키며, 따라서 리셋 파형의 기울기가 완만하게 조정된다.Then, the
도 4b는 도 4a에서 리셋 파형의 기울기를 완만하게 조정한 후의 패널의 방전 전류 파형을 나타낸 것으로, 도 4a에서와 같은 피크성 전류 성분이 제거되었다. FIG. 4B illustrates the discharge current waveform of the panel after gently adjusting the slope of the reset waveform in FIG. 4A, in which the peak current component as in FIG. 4A is removed.
이후, 전류 측정부(310)는 계속적으로 패널측의 전류를 측정하여 강방전 발생 여부를 판단하며, 다시 강방전에 의한 피크성 전류를 검출하면 이를 저항 조절부(320)로 전달하고, 저항 조절부(320)는 저항값을 증가시켜서 램프 파형의 기울기를 더욱 완만하게 조정한다.Subsequently, the
본 발명의 실시예에 따른 기울기 조절부(300)는 이와 같은 과정을 반복하여 강방전이 발생하지 않을 때까지 리셋 파형의 기울기를 자동적으로 조절하며, 더 이상 강방전이 발생하지 않으면 이후에는 리셋 파형의 기울기를 일정하게 유지한다.The
한편, 본 발명의 실시예에 따른 기울기 조절부(300)는 전류 측정부(310)에서 강방전을 검출한 직후에 저항 조절부(320)를 통하여 램프의 기울기를 조절하여 램프 파형이 인가되고 있는 도중에 기울기가 변화하도록 하거나, 강방전이 검출된 서브필드의 리셋 기간동안에는 기울기를 조절하지 않고 다음 서브필드의 리셋 기간에 인가되는 램프 파형의 기울기를 조절할 수 있다. On the other hand, the
한편, 상승 리셋 구동회로에도 본 발명을 적용할 수 있다.On the other hand, the present invention can also be applied to a rising reset driving circuit.
도 5는 본 발명의 실시예에 따른 상승 리셋 구동회로를 나타낸 것이다.5 shows a rise reset driving circuit according to an embodiment of the present invention.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 상승 리셋 구동 회로는 트랜지스터(M3), 커패시터(C3), 제어 신호 전압원(Vg') 및 제어 신호 전압원(Vg')과 트랜지스터(M3)의 게이트 사이에 연결된 기울기 조절부(400)를 포함한다.As shown in FIG. 5, the rising reset driving circuit according to the exemplary embodiment of the present invention may include a transistor M3, a capacitor C3, a control signal voltage source Vg ′, a control signal voltage source Vg ′, and a transistor M3. It includes a
트랜지스터(M3)의 드레인은 전압원(V1)에 연결되어 있고, 소스는 패널 커패시터(Cp)의 제1단에 연결되어 있다. 트랜지스터(M3)의 게이트와 드레인 사이에는 커패시터(C3)가 연결되어 있다. 제어 신호 전압원(Vg')은 트랜지스터(M3)의 게이트에 연결되어 트랜지스터(M3)에 제어 신호(Vg')를 공급한다. 패널 커패시터(Cp)의 Y 전극은 트랜지스터(M3)의 소스에 연결되며, 패널 커패시터(Cp)와 전압원(Vg')의 일단은 전원(Vs)에 연결된다. The drain of the transistor M3 is connected to the voltage source V1, and the source is connected to the first end of the panel capacitor Cp. The capacitor C3 is connected between the gate and the drain of the transistor M3. The control signal voltage source Vg 'is connected to the gate of the transistor M3 to supply the control signal Vg' to the transistor M3. The Y electrode of the panel capacitor Cp is connected to the source of the transistor M3, and one end of the panel capacitor Cp and the voltage source Vg 'is connected to the power supply Vs.
그밖에, 본 발명의 실시예에 따른 기울기 조절부(400) 및 상승 리셋 구동회로의 동작은 하강 리셋 구동회로와 동일하므로 중복되는 설명을 생략한다.In addition, since the operation of the
이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다. Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various other modifications and changes are possible.
이상에서 설명한 바와 같이, 본 발명에 따르면 패널 커패시터의 전류를 측정하고 이 전류에 따라 디지털 포텐셔미터를 조절하여 리셋 파형의 기울기를 자동으로 조절함으로써 리셋 기간에 강방전이 일어나는 것을 방지할 수 있다.As described above, according to the present invention, the strong discharge can be prevented in the reset period by measuring the current of the panel capacitor and automatically adjusting the slope of the reset waveform by adjusting the digital potentiometer according to the current.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016507A KR100578985B1 (en) | 2005-02-28 | 2005-02-28 | Plasma display device and driving apparatus of plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050016507A KR100578985B1 (en) | 2005-02-28 | 2005-02-28 | Plasma display device and driving apparatus of plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100578985B1 true KR100578985B1 (en) | 2006-05-12 |
Family
ID=37181435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050016507A KR100578985B1 (en) | 2005-02-28 | 2005-02-28 | Plasma display device and driving apparatus of plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100578985B1 (en) |
-
2005
- 2005-02-28 KR KR1020050016507A patent/KR100578985B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100490632B1 (en) | Plasma display panel and method of plasma display panel | |
KR100502927B1 (en) | Driving apparatus and method of plasma display panel | |
JP2006209072A (en) | Plasma display device, apparatus and method for driving same | |
KR100599696B1 (en) | Plasma display device and power device thereof | |
KR100627415B1 (en) | Plasma display device and power device thereof | |
JP4149976B2 (en) | Plasma display panel and driving method thereof | |
KR100560490B1 (en) | A driving apparatus and a method of plasma display panel | |
KR100477995B1 (en) | Plasma display panel and method of plasma display panel | |
KR100515341B1 (en) | Driving apparatus of plasma display panel | |
KR100578985B1 (en) | Plasma display device and driving apparatus of plasma display panel | |
KR100578938B1 (en) | Plasma display device and driving method thereof | |
KR100477974B1 (en) | Driving apparatus and method of plasma display panel | |
KR100570607B1 (en) | Driving apparatus and method of plasma display panel | |
KR100739642B1 (en) | Plasma display device and driving method thereof | |
KR100599807B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100497237B1 (en) | Driving apparatus and method of plasma display panel | |
KR100578811B1 (en) | Plasma display device | |
KR100739634B1 (en) | A plasma display panel and a diriving method of the same | |
KR100627275B1 (en) | Driving method of plasma display panel and plasma display device | |
KR100581882B1 (en) | Ramp circuit of plasma display panel | |
KR100497239B1 (en) | Driving apparatus of plasma display panel | |
KR100612313B1 (en) | Plasma display device and driving apparatus of plasma display panel | |
KR100805110B1 (en) | Plasma display device and driving method thereof | |
KR20080002078A (en) | Plasma display device and driving apparatus thereof | |
KR100612344B1 (en) | Driving apparatus and method of plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |