KR100578811B1 - Plasma display device - Google Patents
Plasma display device Download PDFInfo
- Publication number
- KR100578811B1 KR100578811B1 KR1020040047007A KR20040047007A KR100578811B1 KR 100578811 B1 KR100578811 B1 KR 100578811B1 KR 1020040047007 A KR1020040047007 A KR 1020040047007A KR 20040047007 A KR20040047007 A KR 20040047007A KR 100578811 B1 KR100578811 B1 KR 100578811B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- transistor
- temperature
- capacitor
- plasma display
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 35
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
- H01C3/04—Iron-filament ballast resistors; Other resistors having variable temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/26—Structural combinations of electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices with each other
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 플라즈마 표시 장치에 관한 것이다. 본 발명의 플라즈마 표시 장치는 램프 구동 회로에서 온도에 따라 커패시터의 용량이 가변된 만큼 저항값을 조절하여 RC 시정수를 조절한다. 이와 같이 하면, 온도에 관계없이 램프 기울기를 일정하게 유지할 수 있으므로 플라즈마 표시 장치의 동작 마진을 향상시킬 수 있으며 저온으로 인해 저방전이 일어나는 현상도 방지할 수 있다. The present invention relates to a plasma display device. The plasma display device of the present invention adjusts the RC time constant by adjusting the resistance value of the capacitor in accordance with the temperature in the lamp driving circuit. In this way, since the lamp inclination can be kept constant regardless of the temperature, the operating margin of the plasma display device can be improved and the phenomenon of low discharge due to low temperature can be prevented.
PDP, 리셋, 램프, 커패시터, 저항PDP, Reset, Lamp, Capacitor, Resistor
Description
도 1은 교류형 플라즈마 표시 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.
도 2는 플라즈마 표시 패널의 전극 배열도이다. 2 is an electrode array diagram of a plasma display panel.
도 3은 종래의 램프 구동 회로도이다. 3 is a conventional lamp driving circuit diagram.
도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 4 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도를 나타내는 도면이다. 5 illustrates a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention.
도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 램프 구동 회로도이다. 6 is a lamp driving circuit diagram of the plasma display panel according to the first embodiment of the present invention.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 램프 구동 회로도이다. 7 is a lamp driving circuit diagram of a plasma display panel according to a second embodiment of the present invention.
본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)을 포함하는 플라즈마 표시 장치에 관한 것이다. The present invention relates to a plasma display device including a plasma display panel (PDP).
최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다. Recently, flat display devices such as liquid crystal displays (LCDs), field emission displays (FEDs), and PDPs have been actively developed. Among these flat panel display devices, PDPs have advantages of higher luminance and luminous efficiency and wider viewing angles than other flat panel display devices. Therefore, the PDP is in the spotlight as a display device to replace the conventional cathode ray tube (CRT) in a large display device of 40 inches or more.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.PDPs are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix according to their size. Such PDPs are classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of the driving voltage waveform applied and the structure of the discharge cell.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC-type PDP, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made for this purpose. On the other hand, in the AC type PDP, the electrode covers the dielectric layer, so the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.
도 1은 AC형 플라즈마 표시 패널의 일부 사시도이다. 1 is a partial perspective view of an AC plasma display panel.
도 1에 도시한 바와 같이, 제1 유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전8/극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2 유리기판(6) 위에는 복수의 어드레스 전극(8)이 설치되며, 어드레스 전극(8)은 절연체층(7)에 의해 덮혀 있다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연 체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1 유리기판(1)과 제2 유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부분에 있는 방전공간이 방전셀(12)을 형성한다.As shown in FIG. 1, the pre-scan 8 /
도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다. 2 shows an electrode arrangement diagram of a plasma display panel.
도2에 도시한 바와 같이, PDP 전극은 m × n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 교대로 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.As shown in Fig. 2, the PDP electrode has a matrix structure of m x n. Specifically, the address electrodes A1 to Am are arranged in the column direction, and the scan electrodes Y1 to n rows in the row direction. Yn) and sustain electrodes X1 to Xn are alternately arranged. Hereinafter, the scanning electrode will be referred to as "Y electrode" and the sustain electrode as "X electrode". The
이러한 구조를 가지는 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다. According to the conventional PDP driving method having such a structure, each subfield is composed of a reset section, an address section, and a sustain section.
리셋 구간은 상승 램프 및 하강 램프 펄스를 이용하여 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 한다. 어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The reset section uses the rising ramp and falling ramp pulses to erase the wall charge state of the previous sustain discharge and to set up the wall charge to stably perform the next address discharge. The address period is a period in which a wall charge is accumulated in a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in the panel. The sustain period is a period in which discharge for actually displaying an image on the addressed cell is performed.
한편, 도 3은 종래의 리셋 구간에 램프 파형을 생성하기 위한 회로의 실시예 를 도시한 것이다.On the other hand, Figure 3 shows an embodiment of a circuit for generating a ramp waveform in the conventional reset period.
도 3에 도시한 바와 같이, 종래의 램프 구동 회로는 트랜지스터(M1)와, 트랜지스터(M1)의 게이트와 드레인 사이에 연결된 커패시터(C1) 및 트랜지스터(M1)의 게이트와 드라이브 IC 사이에 연결된 저항(R1)을 포함한다. As shown in FIG. 3, the conventional lamp driving circuit includes a transistor C1 and a capacitor C1 connected between the gate and the drain of the transistor M1 and a resistor connected between the gate and the drive IC of the transistor M1. R1).
이러한 회로에서 트랜지스터(M1)가 완전히 턴 온 되기 위해서는 먼저 게이트와 소스간의 기생 커패시터(Cgs)를 충전한 후 게이트와 드레인간의 기생 커패시터(Cgd)를 충전시킨다. 또한, 커패시터(C1)를 커패시터(Cgd)와 병렬로 연결시킴으로써, 커패시터(Cgs)가 충전되어 문턱전압(Threshold voltage)을 넘어서 트랜지스터(M1)가 도통되기 시작하는 시점부터 트랜지스터(M1)가 완전히 도통되는 시점까지의 시간을 연장시킨다. 그러면 처음에는 도 3의 ①의 경로로 전류가 흘러서 커패시터(Cgs)가 충전되어 트랜지스터(M1)가 도통되고, 이후에 도 3의 ②의 경로로 전류가 흐르면서 충전된 커패시터(Cgs)는 방전되고 트랜지스터(M1)가 닫힌다. 이와 같이, 전류 경로 ①과 ②가 서로 네거티브 피드백 효과를 주어 트랜지스터(M1)가 정전류원으로서 동작하여 시간축에 대하여 선형적으로 전압이 증가하는 램프 형태의 파형이 생성된다. In this circuit, in order to completely turn on the transistor M1, the parasitic capacitor Cgs between the gate and the source is first charged, and then the parasitic capacitor Cgd between the gate and the drain is charged. In addition, by connecting the capacitor C1 in parallel with the capacitor Cgd, the transistor M1 is completely conducting from the time when the capacitor Cgs is charged and the transistor M1 starts to conduct beyond the threshold voltage. The time until the point of time is extended. Then, the current flows in the path of ① of FIG. 3 and the capacitor Cgs is charged to conduct the transistor M1. Then, the charged capacitor Cgs is discharged while the current flows in the path of ② of FIG. 3 and the transistor is discharged. (M1) is closed. In this way, the
이러한 램프 구동 회로에서 램프의 기울기는 저항(R1)과 커패시터(C1)에 의한 RC 시정수에 따라 결정된다. 그런데, 커패시터는 온도에 따라 가변하는 특성이 있기 때문에 PDP 세트의 주변 온도가 변하면 램프 구동 회로의 커패시터의 특성이 변해서 램프 기울기가 변할 수 있다.In this lamp driving circuit, the slope of the lamp is determined according to the RC time constant by the resistor R1 and the capacitor C1. However, since the capacitor has a characteristic that varies with temperature, when the ambient temperature of the PDP set changes, the characteristic of the capacitor of the lamp driving circuit may change, and thus the lamp slope may change.
본 발명이 이루고자 하는 기술적 과제는 주변 온도가 변하더라도 램프의 기울기를 일정하게 유지하기 위한 램프 구동 회로를 포함하는 플라즈마 표시 장치를 제공하는 것이다. An object of the present invention is to provide a plasma display device including a lamp driving circuit for maintaining a constant slope of a lamp even when the ambient temperature changes.
이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극 및 제2 전극을 포함하는 패널; 상기 패널에 램프 펄스 형태의 구동 파형을 인가하는 구동 회로를 포함하며, According to an aspect of the present invention, a plasma display device includes a panel including a plurality of first electrodes and a second electrode; A driving circuit for applying a driving waveform in the form of a ramp pulse to the panel;
상기 구동회로는,The drive circuit,
상기 제1 전극에 드레인 또는 소스가 연결되는 트랜지스터; 상기 트랜지스터의 게이트와 드레인 사이에 연결되는 커패시터; 및 상기 트랜지스터의 게이트에 일단이 연결되고 타단으로 게이트 신호가 인가되며 온도에 따라 크기가 가변하는 저항을 포함하거나,A transistor having a drain or a source connected to the first electrode; A capacitor connected between the gate and the drain of the transistor; And a resistor having one end connected to the gate of the transistor, a gate signal applied to the other end, and having a variable size depending on temperature.
상기 제1 전극에 드레인 또는 소스가 연결되는 트랜지스터; 상기 트랜지스터의 게이트와 드레인 사이에 연결되는 커패시터; 및 상기 트랜지스터의 게이트에 일단이 연결되고 타단으로 게이트 신호가 인가되며 제어단으로 입력되는 신호에 따라 크기가 가변하는 저항; 온도를 검출하는 온도 검출 소자; 및 상기 온도 검출 소자에서 출력되는 신호에 따라 상기 저항의 크기를 가변하도록 제어하는 신호를 상기 저항의 제어단으로 출력하는 제어부를 포함할 수 있다.A transistor having a drain or a source connected to the first electrode; A capacitor connected between the gate and the drain of the transistor; And a resistor having one end connected to a gate of the transistor, a gate signal applied to the other end, and having a variable size according to a signal input to the control terminal. A temperature detecting element for detecting a temperature; And a controller for outputting a signal for controlling the resistance of the resistor to a control terminal of the resistor according to the signal output from the temperature detecting element.
이때, 상기 제1 전극에 상기 트랜지스터의 드레인이 연결되어, 상기 제1 전극에 상승하는 램프 형태의 파형을 인가하거나,In this case, the drain of the transistor is connected to the first electrode to apply a waveform in the form of a ramp rising to the first electrode,
상기 제1 전극에 상기 트랜지스터의 소스가 연결되어, 상기 제1 전극에 하강하는 램프 형태의 파형을 인가할 수 있다.A source of the transistor may be connected to the first electrode to apply a waveform of a ramp shape falling to the first electrode.
또한, 상기 저항의 크기의 변화는 상기 커패시터의 온도에 따른 크기의 변화에 대하여 반대 특성을 가진다.In addition, the change in the size of the resistance has the opposite characteristics to the change in size with the temperature of the capacitor.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 또한, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like reference numerals designate like parts throughout the specification.
먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구조에 대하여 도 4를 참고로 하여 상세하게 설명한다.First, the structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.
도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 4 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.
도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다. As shown in FIG. 4, a plasma display device according to an exemplary embodiment of the present invention includes a
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다. The
어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다. The
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다. The
도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형을 나타내는 도면이다. 5 illustrates a driving waveform of the plasma display device according to an exemplary embodiment of the present invention.
도 5에 도시한 바와 같이, 플라즈마 디스플레이 패널은 한 프레임이 복수의 서브필드로 나누어져 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. As shown in Fig. 5, the plasma display panel is driven by dividing one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.
리셋 기간은 Y 전극에 상승 램프 및 하강 램프 파형을 인가하여 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하며, 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행한다.The reset period applies the rising ramp and falling ramp waveforms to the Y electrode to erase the wall charges formed by the previous sustain discharge and to set up the wall charges stably to perform the next address discharge. The address period performs an operation of accumulating wall charges on a cell (addressed cell) that is turned on by selecting a cell that is turned on and a cell that is not turned on in a panel, and a sustain period is used to generate a sustain discharge for actually displaying an image on the addressed cell. Perform.
이하, 이러한 리셋 기간에 상승 또는 하강 램프 파형을 생성하는 램프 구동 회로에 대하여 도 6 및 도 7을 참조하여 설명한다.Hereinafter, a lamp driving circuit that generates a rising or falling ramp waveform in this reset period will be described with reference to FIGS. 6 and 7.
도 6은 본 발명의 제1 실시예에 따른 램프 구동 회로를 나타낸 도이다.6 is a diagram illustrating a lamp driving circuit according to a first embodiment of the present invention.
도 6에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 램프 구동 회로는 트랜지스터(M2)와, 트랜지스터(M2)의 게이트와 드레인 사이에 연결된 커패시터(C2) 및 트랜지스터(M2)의 게이트와 드라이브 IC 사이에 연결된 저항(R2)을 포함한다. 패널 커패시터(도시하지 않음)에 상승 램프 파형을 인가하기 위해서는 트랜지스터(M2)의 드레인을 패널 커패시터에 연결하며, 하강 램프 파형을 인가하기 위해서는 트랜지스터(M2)의 소스를 패널 커패시터에 연결한다. 또한, 저항(R2)은 온도에 따라 가변하는 저항을 사용한다.As shown in FIG. 6, the lamp driving circuit according to the first embodiment of the present invention includes a transistor M2 and a gate of the capacitor C2 and the transistor M2 connected between the gate and the drain of the transistor M2. It includes a resistor (R2) connected between the drive IC. To apply the rising ramp waveform to the panel capacitor (not shown), the drain of the transistor M2 is connected to the panel capacitor, and to apply the falling ramp waveform, the source of the transistor M2 is connected to the panel capacitor. In addition, the resistor R2 uses a resistor that varies with temperature.
커패시터(C2)가 온도에 대해 네거티브 특성을 가지면 온도가 낮아질수록 커패시터의 용량이 커져서 시정수가 변하므로 램프 기울기도 변화한다. 따라서 온도에 대해 포지티브 특성을 갖는 저항(R2)을 사용하여 커패시터에 의해 가변되는 램프 기울기를 보상해준다. 즉, 온도가 하강하면 커패시터(C2)의 용량이 커지지만 저항(R2)의 크기가 작아지며, 온도가 상승하면 커패시터(C2)의 용량은 작아지지만 저항(R2)의 크기는 커지기 때문에 RC 시정수가 일정하게 유지되어 램프 기울기가 가변되는 것을 방지할 수 있다. 이처럼 온도에 따라 가변하는 저항(R2)으로는 초전도 소자 등을 사용할 수 있다. If the capacitor C2 has a negative characteristic with respect to temperature, as the temperature is lowered, the capacitance of the capacitor increases, so that the ramp constant changes. Therefore, the resistor R2, which has a positive characteristic with respect to temperature, is used to compensate for the ramp slope that is varied by the capacitor. That is, when the temperature decreases, the capacity of the capacitor C2 increases, but the size of the resistor R2 decreases. When the temperature rises, the capacity of the capacitor C2 decreases, but the size of the resistor R2 increases. It can be kept constant to prevent the ramp tilt from varying. As such, a superconducting element may be used as the resistor R2 that varies with temperature.
그런데, 본 발명의 제1 실시예에 따르면 저항(R2)의 값은 온도에 따라 가변되므로 정확하지 않을 수 있다. 따라서 본 발명의 제2 실시예에서는 보다 정확하게 램프의 기울기를 조절하기 위해서 저항의 값을 온도에 따라 인위적으로 가변시킨다.However, according to the first embodiment of the present invention, since the value of the resistor R2 varies with temperature, it may not be accurate. Therefore, in the second embodiment of the present invention, the value of the resistance is artificially changed in accordance with the temperature in order to more accurately control the inclination of the lamp.
도 7은 본 발명의 제2 실시예에 따른 램프 구동 회로를 나타낸 도이다.7 is a diagram illustrating a lamp driving circuit according to a second embodiment of the present invention.
도 7에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 램프 구동 회로는 트랜지스터(M3)와, 트랜지스터(M3)의 게이트와 드레인 사이에 연결된 커패시터(C3) 및 트랜지스터(M3)의 게이트와 드라이브 IC 사이에 연결된 저항(R3)을 포함한다. 이때, 본 발명의 제1 실시예와 마찬가지로 패널 커패시터(도시하지 않음)에 상승 램프 파형을 인가하기 위해서는 트랜지스터(M3)의 드레인을 패널 커패시터에 연결하며, 하강 램프 파형을 인가하기 위해서는 트랜지스터(M3)의 소스를 패널 커패시터에 연결한다. 또한, 저항(R3)은 마이콤으로부터 입력되는 신호(Sr)에 따라 저항값이 가변하는 저항을 사용한다. As shown in FIG. 7, the lamp driving circuit according to the second embodiment of the present invention includes a transistor M3, a capacitor C3 and a gate of the transistor M3 connected between the gate and the drain of the transistor M3. It includes a resistor (R3) connected between the drive IC. At this time, as in the first embodiment of the present invention, the drain of the transistor M3 is connected to the panel capacitor to apply the rising ramp waveform to the panel capacitor (not shown), and the transistor M3 is used to apply the falling ramp waveform. Connect the source of to the panel capacitor. In addition, the resistor R3 uses a resistor whose resistance value varies depending on the signal Sr input from the microcomputer.
즉, 본 발명의 제2 실시예에 따른 플라즈마 표시 장치는 주변 온도를 검출하기 위한 온도 검출 소자(도시하지 않음)를 구비하며, 제어부(400) 내의 마이콤(도시하지 않음)은 온도 검출 소자에서 검출된 온도에 따라 저항값을 가변하도록 제어하는 신호를 저항(R3)으로 출력한다. That is, the plasma display device according to the second embodiment of the present invention includes a temperature detection element (not shown) for detecting the ambient temperature, and the microcomputer (not shown) in the
이처럼 마이컴을 이용하면 온도에 따라 커패시터(C3)의 용량이 가변된 만큼 저항(R3) 값을 조절할 수 있으므로 주변 온도가 변하더라도 RC 시정수를 조절하여 램프 기울기를 일정하게 유지할 수 있다. As such, when the microcomputer is used, the resistance (R3) of the capacitor (C3) can be adjusted according to the temperature, so that the ramp slope can be kept constant by adjusting the RC time constant even when the ambient temperature changes.
이와 같이 하면, 리셋 구간에 항상 일정한 램프 파형을 표시 패널에 인가할 수 있으므로 플라즈마 표시 장치의 동작 마진을 향상시킬 수 있으며 저온으로 인해 저방전이 일어나는 현상도 방지할 수 있다. In this case, since a constant ramp waveform can be applied to the display panel at all times during the reset period, the operating margin of the plasma display device can be improved, and low discharge can be prevented due to low temperature.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. Although a preferred embodiment of the present invention has been described in detail above, the present invention is not limited thereto, and various other changes and modifications are possible.
앞서 설명한 바와 같이, 본 발명에 따르면 램프 구동 회로에서 온도에 따라 커패시터의 용량이 가변된 만큼 저항값을 조절하여 RC 시정수를 조절함으로써 온도에 관계없이 램프 기울기를 일정하게 유지할 수 있다. 따라서, 플라즈마 표시 장치의 동작 마진을 향상시킬 수 있으며 저온으로 인해 저방전이 일어나는 현상도 방지할 수 있다. As described above, according to the present invention, the ramp inclination may be maintained regardless of the temperature by adjusting the RC time constant by adjusting the resistance value as the capacitance of the capacitor is varied according to the temperature in the lamp driving circuit. Therefore, it is possible to improve the operating margin of the plasma display device and to prevent the occurrence of low discharge due to the low temperature.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040047007A KR100578811B1 (en) | 2004-06-23 | 2004-06-23 | Plasma display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040047007A KR100578811B1 (en) | 2004-06-23 | 2004-06-23 | Plasma display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050121901A KR20050121901A (en) | 2005-12-28 |
KR100578811B1 true KR100578811B1 (en) | 2006-05-11 |
Family
ID=37293887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040047007A KR100578811B1 (en) | 2004-06-23 | 2004-06-23 | Plasma display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100578811B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101420415B1 (en) * | 2006-12-29 | 2014-07-17 | 엘지디스플레이 주식회사 | Device of driving backlight unit |
-
2004
- 2004-06-23 KR KR1020040047007A patent/KR100578811B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20050121901A (en) | 2005-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100484647B1 (en) | A driving apparatus and a method of plasma display panel | |
KR100521479B1 (en) | Driving apparatus and method of plasma display panel | |
KR20040009331A (en) | Driving circuit for plasma display panel and method thereof | |
KR100551033B1 (en) | Driving method of plasma display panel and diriving apparatus thereof and plasma display device | |
KR100570613B1 (en) | Plasma display panel and driving method thereof | |
JP2005128507A (en) | Plasma display panel and drive unit and method thereof | |
KR100570611B1 (en) | Plasma display panel and driving method thereof | |
KR100560490B1 (en) | A driving apparatus and a method of plasma display panel | |
KR100490633B1 (en) | A plasma display panel and a driving method thereof | |
JP4031001B2 (en) | Driving device and driving method for plasma display panel | |
KR100560517B1 (en) | Plasma display device and driving method thereof | |
KR100578811B1 (en) | Plasma display device | |
KR100578960B1 (en) | Plasma display panel and driving method thereof | |
KR100521468B1 (en) | Plasma display panel and driving method thereof | |
KR100521493B1 (en) | Plasma display divice and driving method thereof | |
KR100560477B1 (en) | Driving method of plasma display panel | |
KR100599738B1 (en) | Plasma display divice and driving method thereof | |
KR100589315B1 (en) | Plasma display panel and driving method thereof | |
KR20050077964A (en) | Plasma display panel and method thereof | |
KR100458567B1 (en) | A plasma display panel driving apparatus which produces a multi-level driving voltage and the driving method thereof | |
KR100536219B1 (en) | Plasma display panel and driving method thereof | |
KR100553207B1 (en) | Plasma display panel and Method for driving the same | |
KR100521466B1 (en) | Driving method of plasma display panel | |
KR100521497B1 (en) | Plasma display device and driving method of plasma display panel | |
KR100560441B1 (en) | Plasma display panel and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |