KR100577786B1 - 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법 - Google Patents

Abstract

본 발명은 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로, 특히, 식각 공정의 단순화와 양호한 식각 프로파일을 얻을 수 있는 게이트 라인 형성방법에 관한 것이다. 개시된 본 발명의 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법은, 절연성 기판 상에 AlNd 금속막과 Mo 금속막을 차례로 증착하는 단계; 상기 Mo 금속막 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계; 및 상기 노출된 Mo 금속막 부분과 그 하부에 배치된 AlNd 금속막 부분을 인산:질산:초산:물이 58∼68:5∼15:5∼8:14∼17의 중량비(wt%)로 혼합되어진 에천트를 사용하여 연속적으로 식각하는 단계;를 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시소자의 게이트 라인 형성방법{Method for forming gate line of TFT-LCD}

도 1은 종래 기술에 따른 TFT 어레이 기판을 도시한 단면도.

도 2는 종래 문제점을 설명하기 위한 SEM 사진.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 게이트 라인 형성방법을 설명하기 위한 공정 단면도.

도 4는 본 발명의 실시예에 따라 형성된 게이트 라인을 보여주는 SEM 사진.

(도면의 주요 부분에 대한 부호의 설명)

21 : 유리기판 22 : AlNd 금속막

23 : Mo 금속막 24 : 감광막 패턴

30 : 게이트 라인

본 발명은 박막 트랜지스터 액정표시소자의 제조방법에 관한 것으로, 특히, 식각 공정의 단순화와 양호한 식각 프로파일을 얻을 수 있는 게이트 라인 형성방법에 관한 것이다.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자는 CRT(Cathode-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 액정표시소자(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성을 갖고, 아울러, 고화소수에 적합하기 때문에, CRT에 필적할만한 표시화면의 고화질화 및 대형화 등을 실현하고 있다.

이러한 TFT-LCD는 TFT 및 화소전극이 형성된 TFT 어레이 기판과, 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다.

도 1은 종래 기술에 따른 TFT 어레이 기판을 도시한 단면도로서, 이를 설명하면 다음과 같다.

먼저, 유리기판(1) 상에 게이트 라인(2)이 형성되고, 이를 덮도록 상기 유리기판 (1)의 전면 상에 게이트 절연막(3)이 도포된다. 그런다음, 비도핑된 비정질실리콘층으로 이루어진 반도체층(4)이 상기 게이트 전극(2) 상부의 게이트 절연막(3) 부분 상에 형성되고, 상기 반도체층(4) 상에 도핑된 비정질실리콘층으로 이루어진 오믹층(5)이 형성된다. 이어서, 소오스 전극(6a)과 드레인 전극(6b)을 포함하는 데이터 라인(도시안됨)이 형성되고, 이 결과로, TFT(10)가 구성된다.

한편, 화소영역에 해당하는 게이트 절연막(3) 부분 상에는 ITO 금속막으로 이루어진 화소전극(7)이 형성되며, 이러한 화소전극은 TFT(10)의 소오스 전극(6a)과 콘택된다.

이후, 도시되지는 않았으나, 상기 결과물의 상부에 TFT(10)를 보호하기 위한 보호막이 형성되고, 아울러, 배향막 등이 형성된다.

그러나, 상기와 같은 TFT 어레이 기판을 제작함에 있어서는 다음과 같은 문제점이 존재한다.

상기한 TFT 어레이 기판에서, 게이트 라인은, 통상, 전기 전도도가 우수한 Al 금속막을 사용하여 형성되어 왔다. 그러나, Al 금속막은 식각 프로파일이 불량하고, 특히, 힐락 발생이라는 치명적인 결함이 있기 때문에, 그 자체만으로는 게이트 라인의 신뢰성을 확보할 수 없다. 따라서, 근래에는 바텀 Cr 금속막 상에 Al 금속막을 적층시키거나, 또는, Al 금속막 상에 탑 Mo 금속막을 적층시킨 세미 클래드형(Semi Clad Type)의 적층 금속막을 이용하고 있다.

그런데, Cr 금속막과 Al 금속막의 적층 구조는 서로 다른 식각 용액(이하, 에천트라 칭함)을 사용하여 2회에 걸쳐 식각 공정을 수행해야 하기 때문에, 그 공정이 복잡하고, 아울러, 공정 시간이 증가되는 문제점이 있으며, 특히, Cr 금속막은 환경 오염 문제로 인하여 그 사용이 제한되고 있다.

반면에, Al 금속막과 Mo 금속막의 적층 구조는 단일 에천트를 사용하여 동시에 식각할 수는 있지만, 도 2에 도시된 바와 같이, Mo 금속막(12)에 팁(Tip : A)이 발생되는 문제가 있고, 아울러, Al 금속막(11)의 식각 프로파일이 불량한 문제점이 있다.

자세하게, 종래에는 Al 금속막과 Mo 금속막의 적층 금속막을 인산(H₃PO₄) 용액과 질산(HNO₃) 용액, 초산(CH₃COOH) 용액 및 물(H₂O)이 혼합되어져 있는 에천트를 사용하여 식각하고 있다.

그런데, Al 금속막과 Mo 금속막은 그 식각시에 서로 다른 표준전극전위를 갖게 되고, 이때, Al 금속막은 그 표준전극전위가 상대적으로 낮은 것에 기인하여 양극으로 존재하게 되고, 이에 따라, 상기한 에천트에 의해 쉽게 산화되지만, Mo 금속막은 그 표준전극전위가 상대적으로 높은 것에 기인하여 음극으로 존재하기 때문에 산화되는 성질 보다는 환원되는 성질이 강하게 됨으로써, 산화가 제대로 이루어지지 않게 된다.

따라서, Mo 금속막의 표면은 질산에 의해 쉽게 산화되지만, 음극으로 작용하는 것에 기인하여 Mo 금속막의 표면에 발생된 Mo 산화막이 계속적으로 전자를 받아들이기 때문에, 이 과정에서 Mo 산화막은 다시 Mo 금속막으로 환원되어 산소를 발생하면서 반응을 하지 않게 되고, 그 결과로, Mo 금속막은 그 식각이 제대로 이루어지지 않는 반면, 양극으로 작용하는 Al 금속막은 그 식각이 상대적으로 더 빨리 이루어지기 때문에, 상기 Mo 금속막에 팁이 발생되고, 아울러, Al 금속막의 식각 프로파일은 불량해진다.

그러므로, 상기한 Mo 금속막(11)의 팁(12)을 제거함과 동시에, 식각 프로파일을 개선하기 위해서는 추가로 식각 공정이 수행되어야 하기 때문에, 현재의 기술로는 식각 공정에 대한 공정 단순화가 어렵다.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, Al 금속막 대신에 AlNd 합금막을 이용하고, 아울러, 인산, 질산, 초산 및 물로 이루어진 에천트에서 각 용액들간의 조성비를 변경함으로써, Mo 금속막의 팁이 발생되는 것 을 방지함과 동시에 양호한 식각 프로파일을 얻을 수 있는 TFT-LCD의 게이트 라인 형성방법을 제공하는데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 게이트 라인 형성방법은, TFT 어레이 기판과 컬러필터 기판이 액정층의 개재하에 합착되어진 TFT-LCD에서의 상기 TFT 어레이 기판 상에 게이트 라인을 형성하기 위한 방법으로서, 절연성 기판 상에 AlNd 금속막과 Mo 금속막을 차례로 증착하는 단계; 상기 Mo 금속막 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계; 및 상기 노출된 Mo 금속막 부분과 그 하부에 배치된 AlNd 금속막 부분을 인산:질산:초산:물이 58∼68:5∼15:5∼8:14∼17의 중량비(wt%)로 혼합되어진 에천트를 사용하여 연속적으로 식각하는 단계;를 포함하는 것을 특징으로 한다.

삭제

본 발명에 따르면, Al 금속막 대신에 상기 Al 금속막과 Nd 금속막의 합금막인 AlNd 금속막을 사용함으로써, Mo 금속막에 팁이 발생되는 것을 방지할 수 있고, 아울러, 인산, 질산, 초산 및 물로 이루어진 에천트의 조성을 적절하게 조절함으로써, 그 식각 프로파일을 양호하게 만들 수 있다.

(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 게이트 라인 형성방법을 설명하기 위한 공정별 단면도이다.

먼저, 도 3a에 도시된 바와 같이, 절연성 기판, 예컨데, 유리기판(21) 상에 Al 금속막에 2%의 Nd 금속 원자가 첨가된 AlNd 합금막(22)과 Mo 금속막(23)을 차례로 증착하고, 이어서, 상기 Mo 금속막(23) 상에 식각 마스크로 사용하기 위한 감광막 패턴(24)을 형성한다.

여기서, AlNd 합금막(22)은 Al 금속막과 유사한 전기적 특성을 갖으며, 결정학적 측면에서는 FCC(Face Centered Cubic)의 격자 구조를 갖는 Al 금속막에 Nd 원자가 고형화된 격자 구조를 갖는다. 그런데, 상기 AlNd 합금막(22)은 그 자체로는 Al 금속막에 비해 식각 속도가 빠르지만, 이러한 AlNd 합금막(22)과 Mo 금속막(23)이 적층되는 경우에는 상기 AlNd 합금막(22)의 산화되는 속도가 낮아지기 때문에, 그 식각 속도는 Al 금속막에 비해 느려지는 특성을 갖는다.

다음으로, 도 3b에 도시된 바와 같이, 인산:질산:초산:물이 58∼68:5∼15:5∼8:14∼17의 중량비(wt%)로 혼합되어진 에천트를 사용하여 노출된 Mo 금속막(23)에 대한 식각 공정을 수행하고, 연속적으로, 도 3c에 도시된 바와 같이, 상기한 에천트로 AlNd 합금막(22)에 대한 식각 공정을 수행하여 Mo 금속막과 AlNd 합금막(22)의 적층 구조로 이루어진 게이트 라인(30)을 형성한다.

여기서, Mo 금속막과 AlNd 합금막(22)이 식각되는 반응 메카니즘을 살펴보면 다음과 같다.

먼저, 인산, 질산, 초산 및 물로 이루어진 에천트에서, 상기 인산은 실질적인 식각 용액으로서의 역할을 하며, 질산은 금속막을 산화시키는 역할을 하고, 초산은 금속막 표면에 에천트가 균일하게 접촉할 수 있도록 하는 역할을 한다.

따라서, 상기한 에천트를 이용한 습식 식각시에, Mo 금속막(23)은 질산에 의해 산화되고, 이어서, 인산에 의해 제거된다. 이때, AlNd 금속막(22)과 잔류된 Mo 금속막(23)의 측면에는 산화막(도시안됨)이 발생되는데, 이러한 산화막은 후속의 AlNd 금속막(22)의 식각시에 질산에 의해 산화된 AlNd 금속막(22)과 함께 인산에 의해 분해·제거된다.

본 발명의 실시예와 같이, Al 금속막 대신에 AlNd 합금막(22)을 사용하고, 아울러, 에천트의 조성을 조절할 경우에는 다음과 같은 잇점을 얻을 수 있다.

먼저, 전술한 바와 같이, AlNd 합금막(22)은 Mo 금속막과 적층될 때, 그 식각 속도가 Al 금속막에 비해 느리다. 따라서, Al 금속막 대신에 AlNd 금속막을 이용할 경우, 상기 Mo 금속막(23)에 팁이 발생되지 않으며, 이에 따라, 상기 팁을 제거하기 위한 추가 공정을 수행할 필요가 없게 된다.

다음으로, 상기와 같은 조성의 에천트를 사용하여 Mo 금속막(23)과 AlNd 금속막(22)에 대한 습식 식각 공정을 수행하게 되면, 실질적인 게이트 라인(30)의 재질인 AlNd 금속막(22)은 대략 20∼30°의 식각 프로파일을 갖게 된다. 따라서, 게이트 라인(30)의 식각 프로파일을 양호하게 가져갈 수 있기 때문에, 식각 프로파일을 조절하기 위한 추가 공정을 실시할 필요가 없으며, 특히, 공지된 TFT 어레이 기판의 제조시에, 표면 단차에 기인된 결함의 발생을 방지할 수 있게 된다.

도 4는 본 발명의 실시예에 따라 형성된 게이트 라인을 보여주는 SEM 사진으로서, 보여지는 바와 같이, 습식 식각을 통해 얻어진 AlNd 금속막(22)과 Mo 금속막(23)으로 이루어진 게이트 라인(30)에서, 상기 Mo 금속막(23)에는 팁이 발생 되지 않으며, 특히, AlNd 금속막(22)의 식각 프로파일(C)은 매우 양호하다. 여기서, 미설명된 도면부호 21은 유리기판이고, 24는 식각 마스크로 사용된 감광막 패턴이다.

이상에서와 같이, 본 발명은 AlNd 금속막과 Mo 금속막의 적층 금속막으로 게이트 라인을 형성하기 때문에, 상기 적층 금속막의 식각시에 단일 에천트로 동시에 식각할 수 있는 것에 기인하여 그 식각 공정의 단순화를 얻을 수 있다.

또한, 인산, 질산, 초산 및 물로 이루어진 에천트에서 각 용액들간의 조성비를 변경함으로써, AlNd 금속막의 식각 프로파일을 양호하게 만들 수 있고, 아울러, 유리기판의 전 영역에 대해서 균일하게 할 수 있기 때문에, 게이트 라인의 신뢰성 및 후속 공정에서 표면 단차에 기인된 결함의 발생을 방지할 수 있고, 아울러, 대화면 TFT-LCD의 제조에 매우 유리하게 적용할 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

1. 박막 트랜지스터 어레이 기판과 컬러필터 기판이 액정층의 개재하에 합착되어진 박막 트랜지스터 액정표시소자에서의 상기 박막 트랜지스터 어레이 기판 상에 게이트 라인을 형성하기 위한 방법으로서,

   절연성 기판 상에 AlNd 금속막과 Mo 금속막을 차례로 증착하는 단계;

   상기 Mo 금속막 상에 그의 소정 부분을 노출시키는 감광막 패턴을 형성하는 단계; 및

   상기 노출된 Mo 금속막 부분과 그 하부에 배치된 AlNd 금속막 부분을 인산:질산:초산:물이 58∼68:5∼15:5∼8:14∼17의 중량비(wt%)로 혼합되어진 에천트를 사용하여 연속적으로 식각하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법.
2. 삭제

Images