KR100576703B1 - 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 - Google Patents
금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100576703B1 KR100576703B1 KR1020030074115A KR20030074115A KR100576703B1 KR 100576703 B1 KR100576703 B1 KR 100576703B1 KR 1020030074115 A KR1020030074115 A KR 1020030074115A KR 20030074115 A KR20030074115 A KR 20030074115A KR 100576703 B1 KR100576703 B1 KR 100576703B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- phase transition
- insulator phase
- insulator
- layer
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 85
- 230000007704 transition Effects 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000010409 thin film Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract 9
- 239000002184 metal Substances 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 238000002441 X-ray diffraction Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 claims description 6
- 239000012782 phase change material Substances 0.000 claims 4
- 230000005669 field effect Effects 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract description 2
- GRUMUEUJTSXQOI-UHFFFAOYSA-N vanadium dioxide Chemical compound O=[V]=O GRUMUEUJTSXQOI-UHFFFAOYSA-N 0.000 abstract 2
- 229910021542 Vanadium(IV) oxide Inorganic materials 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N99/00—Subject matter not provided for in other groups of this subclass
- H10N99/03—Devices using Mott metal-insulator transition, e.g. field-effect transistor-like devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 340 K(68 ℃) 부근에서 절연체로부터 금속으로의 상전이(Metal-Insulator Transition: MIT) 특성을 가지는 VO2(Vanadium Dioxide) 박막을 채널 층 재료로 이용한 금속-절연체 상전이 스위칭 소자 제작에 관한 것이다. 이 트랜지스터는 실리콘 기판, 실리콘 기판위에 위치하는 바닥 게이트 방식의 게이트, 게이트 위에 위치하며 일정 전압 인가에 의하여 정공(hole)을 VO2 박막에 유기시키고 열적으로 안정한 특성을 가지는 게이트 절연막, 게이트 절연막 위에 위치한 VO2 채널 층, 및 VO2 채널 층 좌우에 전기적으로 연결된 소스(Source) 및 드레인(Drain)을 포함하고 있다. 그리고, 게이트에 높은 전압을 인가할 경우에 소자 내부에서 발생되는 열에 의하여 소자 특성이 저하되는 것을 방지함으로써, 큰 전류 이득을 얻을 수 있도록 설계된 것이 특징이다. 그리고 상기 구성을 갖는 제작된 트랜지스터의 I-V 특성 측정에서 높은 전류 이득이 최초로 관측 되었다.
VO2 채널 층, 모트(mott) 전계효과 트랜지스터, 고 전류 이득형 트랜지스터, 열전도
Description
도 1 및 2는 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자의 단면도 및 평면도이다.
도 3 내지 6은 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자 제조 공정의 투시도를 순서대로 나타낸 도면이다.
도 7 및 8은 각각 성장 온도 465 ℃, 산소 유량 변화 5.0 sccm로 성장된 VO2 박막의 투과 전자 조사 현미경 사진 및 X-Ray 회절(Diffraction Peak) 분석 결과를 나타내는 도면이다.
도 9는 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자의 게이트 인가전압(Vg) 및 소스-드레인 사이의 전압(Vds)에 따른 드레인 전류(Ids
)의 변화를 나타내는 도면이다.
본 발명은 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법에 관한 발명이다. 특히 VO2 박막을 금속-절연체 상전이 채널 층으로 사용한 금속-절연체 상전이 스위칭 소자 및 그 제조 방법에 관한 발명이다.
초소형 및 초고속을 목적으로 개발되고 있는 종래의 트랜지스터로는 대표적으로 금속-산화물 반도체 전계효과 트랜지스터(MOSFET: metal-oxide semiconductor field effect transistor)와 IBM에서 개발한 모트 트랜지스터 (mott transistor)가 있다. 모트 트랜지스터와 관련된 내용은 "D. M. Newns, J. A. Misewich, C. C. Tsuei, A. Gupta, B. A. Scott, and A. Schrott, Appl. Phys. Lett. Vol. 73, 780 (1998)"에 기재되어 있다. 그러나, 상기 2 종류의 트랜지스터는 전류 채널 층으로 반도체 영역을 이용하므로, 채널 층의 면적을 감소시킬 경우에 면적의 감소에 따라 전류 이득 또한 감소한다는 문제점이 있다. 따라서, 전류 이득을 높이기 위해서는 불가피하게 전류 증폭을 유도하는 게이트를 복수개 사용하는 다중 게이트 구조를 사용하여야만 한다.
또한, 상기한 종래의 트랜지스터들은 반도체 특성을 이용하므로, PN 접합 형성 및 다중 게이트 구조 형성 등으로 인하여 상당한 면적을 필요로 하며, 반도체가 가진 운반자(carrier)의 수는 한정되어 있으므로 구조의 변경에도 불구하고 그 전류 이득은 제한을 가질 수밖에 없다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적 은 소형화가 가능하며, 높은 전류 이득 특성을 가지는 트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 열적으로 안정된 트랜지스터를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 기판, 상기 기판 상에 위치한 게이트, 상기 게이트 및 기판 상에 위치한 게이트 절연막, 상기 게이트 절연막 상에 위치하며, 전기장의 변화에 따라 금속에서 절연체로 또는 절연체에서 금속으로 상태가 변화하는 금속-절연체 상전이 채널 층, 및 상기 금속-절연체 상전이 채널 층의 양 단에 각각 접한 소스 및 드레인을 포함한 금속-절연체 상전이 스위칭 소자를 제공한다.
본 발명의 제 2 측면은 기판 위에 게이트를 형성하는 단계, 상기 기판 및 상기 게이트 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 소스 및 드레인을 형성하는 단계, 상기 소스 및 상기 드레인 사이에 금속-절연체 상전이 채널 층을 형성하는 단계를 포함하는 금속-절연체 상전이 스위칭 소자 제조 방법을 제공한다.
바람직하게는, 상기 금속-절연체 상전이 채널 층은 VO2 박막으로 형성된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인하여 한정되는 식으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어 지는 것이다.
도 1 및 2는 본 발명의 제 1 실시예에 따른 금속-절연체 상전이(MIT: metal insulator transition) 스위칭 소자의 단면도 및 입면도이다.
도 1 및 2에서, 금속-절연체 상전이 스위칭 소자는 기판(substrate)(10), 게이트(20), 게이트 절연막(30), 소스(40), 드레인(50), 및 금속-절연체 상전이 채널 층(60)을 구비한다.
기판(10)은 열전도율이 뛰어난 실리콘 기판을 사용함이 바람직하다. 특히 열적으로 불안정한 특성을 가지는 VO2 박막이 금속-절연체 상전이 채널 층(60)에 사용되는 경우에는, 열전도율이 나쁜 종래의 사파이어 기판을 사용하지 아니하고, 열전도율이 매우 좋은 실리콘(silicon) 기판을 사용함으로써, 소자 구동을 위하여 고전압을 인가할 때에 소자 내부에서 생성되는 열에 의하여 특성 저하가 발생하는 것을 방지할 수 있다. 게이트(20), 게이트 절연막(30), 소스(40), 드레인(50), 및 금속-절연체 상전이 채널 층(60)은 기판(10) 위에 제작된다.
게이트(20)는 텅스텐-실리사이드(W/Si)를 사용하여 100 nm의 두께로 형성될 수 있다.
게이트 절연막(30)으로 200 nm의 두께를 가지는 실리콘 산화막을 사용할 수 있다. 게이트 절연막(30)은 게이트(20)와 금속-절연체 상전이 채널 층(60) 사이에 위치한다.
소스(40) 및 드레인(50)으로 Cr 층 및 Au 층으로 구성된 이중층을 사용할 수 있으며, 이중층의 두께는 200 nm일 수 있다. Cr 층은 산화막과 Au 층 사이에 위치하며, 접착도 향상을 위하여 사용되었으며, 그 두께는 50nm일 수 있다.
금속-절연체 상전이 채널 층(60)은 전기장에 변화에 따라 금속에서 절연체로 또는 절연체에서 금속으로 그 상태가 변화하는 채널 층을 말한다. 금속-절연체 상전이 채널 층(60)은 소스(40) 및 드레인(50) 사이에 위치하며, 이들에 접한다. 금속-절연체 상전이 채널 층(60)은 일례로 VO2를 사용하여 두께, 길이 및 폭이 각각 90 내지 100 nm, 3 ㎛ 및 10 ㎛가 되도록 형성될 수 있다. 게이트(20)에 일정한 전압이 인가되면, 금속-절연체 상전이 채널 층(60) 내부에 충전 캐리어(hole)의 유기 및 금속-절연체 상전이가 발생하여, 상당량의 전류가 흐르는 전도성 채널(70)이 형성된다. 충전 캐리어(hole)의 유기에 관한 이론은 "Hyun-Tak Kim, NATO Science Series (Kluwer, 2002) Vol II/67 p137; http://xxx.lanl.gov/abs/cond-mat/0110112", 및 "N. F. Mott, Metal-Insulator Transition, Chapter 3, (Taylor & Frances, 2nd edition, 1990)"에 기재되어 있다.
이하 본 발명의 제 1 실시예에 의한 금속-절연체 상전이 스위칭 소자의 작동 원리를 설명하겠다.
소스(40) 및 드레인(50)에 일정 전압을 인가하여, 금속-절연체 상전이 채널 층(60)에 소정 크기의 전위(electronic potential)가 생성되도록 한다. 그리고, 게이트(20)에 전압(Vg)을 인가하면, 게이트 절연체(30)에 의해 유기된(induced) 저농 도의 충전 캐리어인 정공(hole)이 금속-절연체 상전이 채널 층(60)으로 주입된다. 정공이 주입된 금속-절연체 상전이 채널 층(60)에는 급격한 금속-절연체 상전이 현상에 의해 전도성 채널(70)이 형성된다. 이와 같은 전도성 채널을 통하여 소스(40)와 드레인(50) 사이에 상당량의 전류가 흐르게 된다.
이하 도 3 내지 6을 참조하여 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자의 제조 방법을 설명하겠다.
도 3에서, 기판(10) 위에 게이트(20)의 패턴을 형성한다. 기판(10)은 열전도율이 좋은 실리콘 기판을 사용함이 바람직하며, 게이트(20)는 텅스텐-실리사이드(W/Si)를 사용하여 100 nm의 두께로 형성될 수 있다. 또한 게이트(20)는 실리콘 기판에 도핑을 함으로써 형성될 수 있다.
도 4에서, 게이트 절연막(30)을 형성한다. 게이트 절연막(30)은 실리콘 산화막(SiO2)을 사용하여 200 nm의 두께로 형성될 수 있다.
도 5에서, 소스(40) 및 드레인(50)을 형성한다. 소스(40) 및 드레인(50)은 이베포레이터(evaporator) 장비를 사용하여 Au/Cr을 200 nm 두께로 증착한 후에 리프트-오프(lift-off) 공정을 이용하여 패턴을 형성하는 방법으로 형성될 수 있다. Cr은 게이트 절연막(30)과 Au 박막 사이의 접착도 향상을 위해 사용되며 그 두께는 약 50 nm 정도이다.
도 6에서, 금속-절연체 상전이 채널 층(60)을 형성한다. 금속-절연체 상전이 채널 층(60)은 VO2을 사용하여 두께, 길이 및 폭이 각각 90 내지 100 nm, 3 ㎛ 및 10 ㎛로 형성될 수 있다.
이하 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자의 제조 방법의 특징을 설명하겠다.
만일 종래기술인 MOSFET 제조 방법과 유사하게 금속-절연체 상전이 스위칭 소자를 제조할 경우에는, 먼저 금속-절연체 상전이 채널 층을 형성한 후, PECVD(plasma enhanced chemical vapor deposition) 방법과 같은 고온 증착 공정을 사용하여 게이트 절연막을 증착한 후, 소스, 드레인 및 게이트를 형성하게 된다. 이와 같이 금속-절연체 상전이 스위칭 소자를 제조하면, 고온에서 이루어지는 후속 공정에 의하여, 하부에 이미 형성된 열에 민감한 금속-절연체 상전이 채널 층에 특성 변화가 일어날 수 있다.
이와 같은 문제점을 방지하기 위하여, 본 발명에 의한 금속-절연체 상전이 스위칭 소자는 상기한 바와 같이, 먼저 게이트, 게이트 절연막, 소스, 드레인을 형성한 후에, 금속-절연체 상전이 채널 층을 형성하는 후방(back) 게이트 방식의 소자 제조 방법을 사용한다. 이와 같은 방법으로 제작된 금속-절연체 상전이 스위칭 소자는 열적으로 안정된 고신뢰성을 가질 수 있다.
이하 도 7 및 8을 참조하여, VO2 박막을 사용하여 금속-절연체 상전이 채널 층을 형성할 때에, VO2 박막의 성장 조건을 설명하겠다.
도 7 및 8은 각각 성장 온도를 465 ℃로, 산소 유량 변화를 5.0 sccm로 설정하여 성장된 VO2 박막의 투과 전자 조사 현미경 사진 및 X-Ray 회절(diffraction peak) 분석 결과이다. 도 7에서, 상기한 성장 조건에서 그레인(grain)의 크기가 크며, 표면이 평탄하여 특성이 좋은 VO2 박막을 얻을 수 있음을 확인할 수 있다. 또한 도 8에서, 상기한 성장 조건에서 특성이 좋은 다결정(poly-christalline) 형태의 VO2 박막을 얻을 수 있음을 확인할 수 있다. 즉 (011) 및 (012) 면에서 VO2 피크(peak)가 형성되어 있으므로, 상기한 성장 조건에서 다결정 형태의 VO2 박막이 형성됨을 알 수 있다. 또한 성장 온도 450 내지 470 ℃ 및 산소 유량 변화 5 내지 6 sccm에서 성장된 VO2 박막도 상기한 바와 유사하게 우수한 특성을 가짐을 실험을 통하여 확인할 수 있었다.
성장 온도가 450 ℃보다 낮은 경우에는 그레인 크기가 감소하며, 표면이 평탄하지 아니하고, 비정질(Amorphous) 상태가 된다는 문제점이 있으며, 성장 온도가 470 ℃보다 높은 경우에는 산소 결핍층인 V2O3 등이 형성되는 문제점이 있다. 또한, 산소 유량이 5 sccm보다 낮은 경우에는 산소 결핍층인 V2O3 등이 형성되는 문제점이 있으며, 산소 유량이 6 sccm보다 높은 경우에는 가늘고 긴 그레인들이 증가하는 형상으로부터 파악될 수 있듯이, 산소가 다량 함유 되어 있는 V2O5 또는 V3O
7이 생성된다는 문제점이 있다.
이하 도 9를 참조하여, 본 발명의 제 1 실시예에 따른 금속-절연체 상전이 스위칭 소자의 전류 특성을 설명하겠다.
도 9는 게이트 인가전압(Vg) 및 소스-드레인 사이의 전압(Vds)에 따른 드레인 전류(Ids)의 변화를 나타내는 도면이다. 소스-드레인 사이의 전압(Vds)은 0에서 20 V까지 변화시키고, 게이트 인가전압(Vg)은 0에서 -10 V까지 -2 V 간격으로 변화 시키면서, 상온에서 드레인 전류(Ids)의 변화를 측정하였다.
게이트에 전압을 인가하지 않고, 즉 Vg = 0 V인 상태에서, 소스-드레인 사이의 전압(Vds)만을 0에서 20 V까지 변화시킬 경우, 소스-드레인 사이의 전압 Vds = 15 V(110)에서 드레인 전류(Ids)가 갑자기 증가하는(current jump) 현상을 세계 최초로 관측하였으며, 이러한 드레인 전류(Ids)의 급격한 변화는 금속-절연체 상전이에 따른 전류의 증가에서 기인된 것으로 판단된다.
소스-드레인 사이의 전압(Vds) 인가와 함께 게이트 전압(Vg)을 0에서 -10 V까지 -2 V 간격으로 변화시킬 경우, 드레인 전류(Ids)가 급격히 증가하는 지점에서의 소스-드레인 전압(Vds-MIT)이 도면 부호 110 => 120 => 130 => 140 => 150 순서로 천이하는 것도 관측할 수 있었다. 이는 게이트 전압(Vg)을 0 V에서 -2 V로 교대로 변화시키면서 고전류 이득 특성을 제어 할 수 있음을 의미한다. 즉 소스-드레인 전압(Vds)을 12 V로 설정한 경우에, 게이트 전압(Vg)을 0 V로 설정하면 드레인 전류(Ids)가 0에 근접하므로 트랜지스터는 오프(off) 상태가 되고, 게이트 전압(Vg)을 -2 V로 설정하면 드레인 전류(Ids)가 큰 값을 가지므로 트랜지스터는 온(on) 상 태가 된다. 측정시 트랜지스터 소자를 보호하기 위해 최대 드레인 전류 값을 최대 20 mA 까지만 흐르도록 제한하였다.
본 발명은 금속-절연체 상전이 채널 층을 기존의 PN 접합 형태의 반도체 전류 채널 층을 대신하여 사용함으로써, 크기의 제한이 없이 높은 전류 이득을 가지는 스위칭 소자를 구현할 수 있다는 장점이 있다.
또한 본 발명은 종래의 사파이어 기판 대신에 열 전도율이 뛰어난 실리콘 기판을 사용함으로써, 내부에서 발생하는 열에 의하여 금속-절연체 상전이 채널 층의 특성 변화가 생기는 것을 방지할 수 있다는 장점이 있다.
또한 본 발명은 후방 게이트 방식으로 금속-절연체 상전이 스위칭 소자를 제작함으로써, 후반부 공정에 의한 VO2 박막의 특성 변화를 방지할 수 있다는 장점이 있다.
또한 본 발명은 실리콘 기판을 사용함으로써 저비용 대면적의 금속-절연체 상전이 스위칭 소자 제작이 가능하게 되고, 기존의 잘 정립된 실리콘 기반의 공정 기술을 쉽게 접목 할 수 있다.
Claims (18)
- 기판;상기 기판 상에 위치한 게이트;상기 게이트 및 기판 상에 위치한 게이트 절연막;상기 게이트 절연막 상에 위치하며, 전기장의 변화에 따라 금속상태와 절연체 상태가 결정되며, X선 회절에 의하여 (011) 및 (012)면에서 피크를 형성하는 금속-절연체 상전이 물질층; 및상기 금속-절연체 상전이 물질층 만큼 이격되어, 상호 대향하면서 배치된 소스 및 드레인을 포함하는 금속-절연체 상전이 스위칭 소자.
- 제 1 항에 있어서,상기 기판은 실리콘 기판인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제 1 항에 있어서,상기 소스 및 드레인은 Cr 층 및 Au 층으로 구성된 이중층인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제 1 항에 있어서,상기 금속-절연체 상전이 채널 층은 VO2 박막으로 구성된 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 기판 위에 게이트를 형성하는 단계;상기 기판 및 상기 게이트 위에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 위에 소스 및 드레인을 형성하는 단계;상기 소스 및 상기 드레인 사이에 전기장의 변화에 따라 금속상태와 절연체 상태가 결정되며, X선 회절에 의하여 (011) 및 (012)면에서 피크를 형성하는 금속-절연체 상전이 물질층을 형성하는 단계를 포함하는 금속-절연체 상전이 스위칭 소자 제조방법
- 제 5 항에 있어서,상기 소스 및 드레인은 Cr 층 및 Au 층으로 구성된 이중층인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자 제조방법.
- 제 5 항에 있어서,상기 소스 및 드레인을 형성하는 단계는 리프트-오프 공정을 이용한 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자 제조방법.
- 제 5 항에 있어서,상기 금속-절연체 상전이 채널 층은 VO2 박막으로 형성된 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자 제조방법.
- 제 8 항에 있어서,상기 VO2 박막은 성장 온도 450 내지 470 ℃ 및 산소 유량 변화 5 내지 6 sccm에서 성장된 것임을 특징으로 하는 금속-절연체 상전이 스위칭 소자 제조방법.
- 전기장의 변화에 따라 금속상태와 절연체 상태가 결정되며, X선 회절에 의하여 (011) 및 (012)면에서 피크를 형성하는 금속-절연체 상전이 물질층; 및상기 금속-절연체 상전이 물질층 상에 상호 대향하면서 이격되도록 배치된 적어도 두개의 전극을 포함하는 금속-절연체 상전이 스위칭 소자.
- 제10항에 있어서, 상기 금속-절연체 상전이 물질층은 VO2인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제10항에 있어서, 상기 금속-절연체 상전이 물질층은 다결정 형태인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제11항에 있어서, 상기 VO2는 다결정 형태인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제10항에 있어서, 상기 두개의 전극은 Cr층 및 Au층으로 구성된 이중층인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 기판;상기 기판 상에 위치하고, 전기장의 변화에 따라 금속상태와 절연체 상태가 결정되며, X선 회절에 의하여 (011) 및 (012)면에서 피크를 형성하는 금속-절연체 상전이 물질층; 및상기 금속-절연체 상전이 물질층 상에 상호 대향하면서 이격되도록 배치된 소스 및 드레인;상기 소스 및 드레인 사이의 상기 금속-절연체 상전이 물질층 상에 위치하는 게이트절연막; 및상기 소스 및 드레인 사이의 상기 게이트절연막 상에 위치하는 게이트전극을 포함하는 금속-절연체 상전이 스위칭 소자.
- 제15항에 있어서, 상기 금속-절연체 상전이 물질층은 VO2인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제15항에 있어서, 상기 금속-절연체 상전이 물질층은 다결정 형태인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
- 제16항에 있어서, 상기 VO2는 다결정 형태인 것을 특징으로 하는 금속-절연체 상전이 스위칭 소자.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074115A KR100576703B1 (ko) | 2003-10-23 | 2003-10-23 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
| PCT/KR2004/000760 WO2005041308A1 (en) | 2003-10-23 | 2004-04-01 | Metal-insulator transition switching transistor and method for manufacturing the same |
| EP04725203A EP1678766A4 (en) | 2003-10-23 | 2004-04-01 | METAL-INSULATION TRANSITION SWITCHING TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME |
| US10/576,579 US7408217B2 (en) | 2003-10-23 | 2004-04-01 | Metal-insulator transition switching transistor and method for manufacturing the same |
| JP2006536447A JP2007515055A (ja) | 2003-10-23 | 2004-04-01 | 金属絶縁体相転移スイッチングトランジスタ及びその製造方法 |
| CNA2004800346945A CN101124679A (zh) | 2003-10-23 | 2004-04-01 | 金属-绝缘体转换开关晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030074115A KR100576703B1 (ko) | 2003-10-23 | 2003-10-23 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050038834A KR20050038834A (ko) | 2005-04-29 |
| KR100576703B1 true KR100576703B1 (ko) | 2006-05-03 |
Family
ID=36569779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030074115A KR100576703B1 (ko) | 2003-10-23 | 2003-10-23 | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7408217B2 (ko) |
| EP (1) | EP1678766A4 (ko) |
| JP (1) | JP2007515055A (ko) |
| KR (1) | KR100576703B1 (ko) |
| CN (1) | CN101124679A (ko) |
| WO (1) | WO2005041308A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180033581A (ko) * | 2015-07-31 | 2018-04-03 | 인텔 코포레이션 | 기능성 금속 산화물 기반 마이크로전자 디바이스들 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639990B1 (ko) | 2004-12-08 | 2006-10-31 | 한국전자통신연구원 | 급격한 금속-절연체 전이 소자 및 그 제조방법 |
| KR100714125B1 (ko) * | 2005-03-18 | 2007-05-02 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자를 이용한 저전압 잡음 방지회로 및 그회로를 포함한 전기전자시스템 |
| KR100695150B1 (ko) * | 2005-05-12 | 2007-03-14 | 삼성전자주식회사 | 금속-절연체 변환 물질을 이용한 트랜지스터 및 그 제조방법 |
| KR100714115B1 (ko) * | 2005-07-29 | 2007-05-02 | 한국전자통신연구원 | 급격한 ｍｉｔ 소자, 그 소자를 이용한 고전압 잡음제거회로 및 그 제거회로를 포함한 전기전자시스템 |
| KR100809397B1 (ko) | 2005-08-26 | 2008-03-05 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 이용한 전자방출소자 및 이를포함하는 디스플레이 |
| US7679125B2 (en) * | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
| US7989792B2 (en) * | 2006-02-01 | 2011-08-02 | Electronics And Telecommunications Research Institute | Abrupt metal-insulator transition device with parallel MIT material layers |
| KR100701159B1 (ko) * | 2006-02-01 | 2007-03-28 | 한국전자통신연구원 | 병렬 전도층 구조를 갖는 금속-절연체 전이 소자 |
| KR100825738B1 (ko) * | 2006-03-28 | 2008-04-29 | 한국전자통신연구원 | 급격한 금속-절연체 전이를 이용한 전압조정 시스템 |
| KR100864827B1 (ko) | 2006-11-02 | 2008-10-23 | 한국전자통신연구원 | Ｍｉｔ 소자를 이용한 논리회로 |
| KR100864833B1 (ko) | 2006-11-23 | 2008-10-23 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자 기반의 발진 회로 및 그발진 회로 구동방법 |
| KR100842296B1 (ko) | 2007-03-12 | 2008-06-30 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자 기반의 발진 회로 및 그발진 회로의 발진 주파수 조절방법 |
| KR20090013657A (ko) * | 2007-08-02 | 2009-02-05 | 한국전자통신연구원 | Ｇｅ기반 금속-절연체 전이(ＭＩＴ) 박막, 그 ＭＩＴ박막을 포함하는 ＭＩＴ 소자 및 그 ＭＩＴ 소자 제조방법 |
| KR100917600B1 (ko) * | 2007-12-12 | 2009-09-17 | 한국전자통신연구원 | 금속-절연체 전이 소자 및 그 패키지 방법 |
| KR101213471B1 (ko) * | 2008-02-25 | 2012-12-18 | 한국전자통신연구원 | 금속-절연체 전이(ｍｉｔ) 소자의 자체발열 방지회로 및 그방지회로용 집적소자의 제조방법 |
| US20110181345A1 (en) * | 2008-08-01 | 2011-07-28 | President And Fellows Of Harvard College | Phase transition devices and smart capacitive devices |
| JP5029542B2 (ja) * | 2008-09-02 | 2012-09-19 | ソニー株式会社 | 一次元ナノ構造体の製造方法及びその装置 |
| JP2010219207A (ja) | 2009-03-16 | 2010-09-30 | Sony Corp | 金属−絶縁体相転移材料を用いた機能要素の形成方法及びこれによって形成された機能要素、並びに機能デバイスの製造方法及びこれによって製造された機能デバイス |
| JP5299105B2 (ja) * | 2009-06-16 | 2013-09-25 | ソニー株式会社 | 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス |
| US20130207069A1 (en) * | 2010-10-21 | 2013-08-15 | Matthew D. Pickett | Metal-insulator transition switching devices |
| KR101834904B1 (ko) * | 2011-10-31 | 2018-03-08 | 한국전자통신연구원 | 금속-절연체 전이 3 단자 소자와 그를 구비한 전기 전자 시스템 및 그에 따른 정전기 잡음 신호 제거 방법 |
| US8896035B2 (en) | 2012-10-22 | 2014-11-25 | International Business Machines Corporation | Field effect transistor having phase transition material incorporated into one or more components for reduced leakage current |
| US9384811B2 (en) | 2014-04-10 | 2016-07-05 | Samsung Electronics Co., Ltd. | Method and system for providing a thermally assisted spin transfer torque magnetic device including smart thermal barriers |
| US9419016B2 (en) | 2014-11-10 | 2016-08-16 | International Business Machines Corporation | Junctionless tunnel FET with metal-insulator transition material |
| US10553381B2 (en) | 2015-01-20 | 2020-02-04 | Electronics And Telecommunications Research Institute | Electrical switchgear for overcurrent protection using critical temperature device |
| US9379253B1 (en) | 2015-08-27 | 2016-06-28 | International Business Machines Corporation | Symmetric tunnel field effect transistor |
| KR101870860B1 (ko) * | 2016-08-04 | 2018-06-27 | 성균관대학교산학협력단 | 사이리스터 |
| KR101975698B1 (ko) * | 2018-01-22 | 2019-05-07 | 경희대학교 산학협력단 | 모트 절연체 패턴을 포함하는 시야각 제어 시트 및 그를 포함하는 표시 장치 |
| US11387364B2 (en) | 2020-11-03 | 2022-07-12 | Globalfoundries U.S. Inc. | Transistor with phase transition material region between channel region and each source/drain region |
| EP4280292A1 (en) * | 2021-01-14 | 2023-11-22 | University of Science and Technology of China | Solid oxygen ion conductor based field effect transistor and manufacturing method therefor |
| CN113488538A (zh) * | 2021-05-31 | 2021-10-08 | 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) | 场效应管及其制造方法以及场效应管的工作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419890A (en) * | 1994-01-19 | 1995-05-30 | Valence Technology, Inc. | Use of organic solvents in the synthesis of V6 O13+x [0<x≦2] |
| US6121642A (en) * | 1998-07-20 | 2000-09-19 | International Business Machines Corporation | Junction mott transition field effect transistor (JMTFET) and switch for logic and memory applications |
| KR100433623B1 (ko) * | 2001-09-17 | 2004-05-31 | 한국전자통신연구원 | 급격한 금속-절연체 상전이를 이용한 전계 효과 트랜지스터 |
| US6653704B1 (en) * | 2002-09-24 | 2003-11-25 | International Business Machines Corporation | Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells |
| US20040069991A1 (en) * | 2002-10-10 | 2004-04-15 | Motorola, Inc. | Perovskite cuprate electronic device structure and process |
-
2003
- 2003-10-23 KR KR1020030074115A patent/KR100576703B1/ko not_active IP Right Cessation
-
2004
- 2004-04-01 JP JP2006536447A patent/JP2007515055A/ja active Pending
- 2004-04-01 CN CNA2004800346945A patent/CN101124679A/zh active Pending
- 2004-04-01 WO PCT/KR2004/000760 patent/WO2005041308A1/en active Application Filing
- 2004-04-01 EP EP04725203A patent/EP1678766A4/en not_active Withdrawn
- 2004-04-01 US US10/576,579 patent/US7408217B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180033581A (ko) * | 2015-07-31 | 2018-04-03 | 인텔 코포레이션 | 기능성 금속 산화물 기반 마이크로전자 디바이스들 |
| KR102386522B1 (ko) * | 2015-07-31 | 2022-04-14 | 인텔 코포레이션 | 기능성 금속 산화물 기반 마이크로전자 디바이스들 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050038834A (ko) | 2005-04-29 |
| WO2005041308A1 (en) | 2005-05-06 |
| EP1678766A1 (en) | 2006-07-12 |
| US20070069193A1 (en) | 2007-03-29 |
| EP1678766A4 (en) | 2007-04-25 |
| JP2007515055A (ja) | 2007-06-07 |
| US7408217B2 (en) | 2008-08-05 |
| CN101124679A (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100576703B1 (ko) | 금속-절연체 상전이 고속 스위칭 소자 및 그 제조 방법 | |
| JP4560505B2 (ja) | 電界効果型トランジスタ | |
| JP2004172616A (ja) | 垂直ナノチューブを利用した不揮発性メモリ素子 | |
| JPWO2005091376A1 (ja) | 有機縦形トランジスタおよびその製造方法 | |
| JP2009010348A (ja) | チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法 | |
| KR100467330B1 (ko) | 절연체 바나듐 산화막을 채널 영역으로 이용한 전계 효과트랜지스터 및 그 제조 방법 | |
| JPH06101563B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP5716467B2 (ja) | 電界効果トランジスタとその製造方法 | |
| TWI508171B (zh) | 半導體元件結構及其製造方法 | |
| KR20060062100A (ko) | 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법 | |
| US7767501B2 (en) | Devices using abrupt metal-insulator transition layer and method of fabricating the device | |
| CN110323277B (zh) | 场效应晶体管及其制备方法 | |
| KR101539294B1 (ko) | ZnO/MgZnO 활성층 구조의 박막트랜지스터 | |
| KR101694876B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US11329169B2 (en) | Multi-negative differential transconductance device and method of producing the same | |
| TWI283925B (en) | A FinFET with a body contact | |
| US20220223630A1 (en) | Semiconductor device with multiple zero differential transconductance and method of manufacturing same | |
| KR102128956B1 (ko) | 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법 | |
| JP3962667B2 (ja) | 半導体装置の製造方法 | |
| KR940002402B1 (ko) | 자체 정열된 게이트 트랜치(gate trench) MOSFET 제조방법 | |
| KR102192084B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| JP6207869B2 (ja) | 半導体素子の製造方法 | |
| TW202201781A (zh) | 電晶體、電子裝置及電晶體之製造方法 | |
| CN118116996A (zh) | 太赫兹探测器及其制备方法 | |
| KR20200057372A (ko) | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |