KR100576420B1 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
KR100576420B1
KR100576420B1 KR1020040112246A KR20040112246A KR100576420B1 KR 100576420 B1 KR100576420 B1 KR 100576420B1 KR 1020040112246 A KR1020040112246 A KR 1020040112246A KR 20040112246 A KR20040112246 A KR 20040112246A KR 100576420 B1 KR100576420 B1 KR 100576420B1
Authority
KR
South Korea
Prior art keywords
film
device isolation
gate electrode
forming
manufacturing
Prior art date
Application number
KR1020040112246A
Other languages
Korean (ko)
Inventor
송훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040112246A priority Critical patent/KR100576420B1/en
Application granted granted Critical
Publication of KR100576420B1 publication Critical patent/KR100576420B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 기판에 STI형태의 소자 분리막을 형성하는 단계와, 소자 분리막 상부에 블록킹막을 형성하는 단계와, 소자 분리막 사이의 반도체 기판에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 소자 분리막 상부의 블록킹막을 제거하는 단계를 포함한다. 그러므로 본 발명은 소자 분리막 상부에 블록킹막을 형성하고 게이트 절연막 및 게이트 전극용 도전막을 형성한 후에 이들 막을 패터닝함으로써 소자 분리막의 트렌치 에지 부분에 남게 되는 게이트 전극용 도전막의 식각 잔여물의 생성을 막아 반도체 소자의 누설 특성을 향상시킬 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, in particular, forming an STI-type device isolation film on a semiconductor substrate, forming a blocking film over the device isolation film, and forming a gate insulating film and a gate electrode on the semiconductor substrate between the device isolation films. And forming a blocking film on the device isolation layer. Therefore, the present invention prevents the formation of the etching residue of the conductive film for the gate electrode remaining on the trench edge portion of the device isolation film by forming a blocking film on the device isolation film, and forming the gate insulating film and the conductive film for the gate electrode and then patterning the film. Leakage characteristic can be improved.

게이트 전극 식각 잔여물, 블록킹막, 소자 분리막, 누설Gate electrode etch residue, blocking film, device isolation film, leakage

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}Method for manufacturing a semiconductor device {METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위한 공정순서도,1A to 1E are process flowcharts for explaining a method for manufacturing a semiconductor device according to the prior art;

도 2는 종래 기술에 의해 형성된 반도체 소자의 구조를 나타낸 수직 단면도,2 is a vertical cross-sectional view showing the structure of a semiconductor device formed by the prior art,

도 3은 본 발명에 따른 반도체 소자의 구조를 나타낸 수직 단면도,3 is a vertical cross-sectional view showing a structure of a semiconductor device according to the present invention;

도 4a 내지 도 4g는 본 발명의 일 실시에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 순서도.4A to 4G are flowcharts illustrating a method of manufacturing a semiconductor device according to one embodiment of the present invention.

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 게이트 전극 패터닝시 발생된 식각 잔여물로 인한 수율 저하를 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device capable of preventing a decrease in yield due to etching residues generated during gate electrode patterning.

반도체 소자의 제조 기술의 발달과 그 응용분야가 확장되어 감에 따라 반도체 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 진행되어 오고 있다. MOSFET 등의 반도체 소자를 집적화하기 위하여 소자 분리막 및 게이트 전극의 축소 기술이 중요한 항목중의 하나로 대두되었다.With the development of semiconductor device manufacturing technology and its application field expanded, research and development on the increase in the degree of integration of semiconductor devices has been rapidly developed. As the degree of integration of semiconductor devices increases, studies on the miniaturization of semiconductor devices based on microprocessing technology have been conducted. In order to integrate semiconductor devices such as MOSFETs, reduction technology of device isolation films and gate electrodes has emerged as one of the important items.

한편, 반도체 소자의 집적도가 증가함에 따라 배선의 폭이 감소하여 배선의 면저항(sheet resistance)이 증가하게 된다. 배선의 면저항이 증가하게 되면, 집적회로 내에서 소자의 신호 전송 시간이 지연되므로 이를 방지하기 위하여 비저항이 낮으면서도 고온에서 안정한 고융점의 실리사이드(silicide) 물질을 트랜지스터의 게이트 전극뿐만 아니라 소오스/드레인 접합 부분에 추가함으로써 배선의 면저항 및 접촉 저항을 낮추었다. 이러한 실리사이드 물질은 주로 실리콘과 반응하는 희토류 금속을 이용한다. 실리사이드의 예를 들면, 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 코발트 실리사이드(CoSi2) 등이 있다.On the other hand, as the degree of integration of the semiconductor device increases, the width of the wiring decreases, thereby increasing the sheet resistance of the wiring. As the surface resistance of the wiring increases, the signal transmission time of the device is delayed in the integrated circuit, so that a high melting point silicide material having a low specific resistance and stable at high temperature, as well as a source / drain junction of the transistor, is prevented. By adding to the part, the sheet resistance and contact resistance of the wiring were lowered. Such silicide materials mainly utilize rare earth metals that react with silicon. Examples of the silicide include tungsten silicide (WSi 2 ), titanium silicide (TiSi 2 ), cobalt silicide (CoSi 2 ), and the like.

도 1a 내지 도 1e는 종래 기술에 의한 반도체 소자의 제조 방법을 설명하기 위한 공정순서도이다. 이들 도면을 참조하면 종래 기술에 의한 MOSFET 등의 반도체 소자의 제조 방법은 다음과 같다.1A to 1E are process flowcharts for explaining a method for manufacturing a semiconductor device according to the prior art. Referring to these drawings, a method of manufacturing a semiconductor device such as a MOSFET according to the prior art is as follows.

우선 도 1a 및 도 1b에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(10)에 STI(Shallow Trench Isolation) 형태의 소자 분리막(12)을 형성하고, 기판 전면에 게이트 산화막(14)을 형성하고 그 위에 도프트 폴리실리콘을 포함하는 게이트 전극(16)용 도전막을 형성한다.First, as shown in FIGS. 1A and 1B, an isolation layer 12 in the form of a shallow trench isolation (STI) is formed on a silicon substrate 10 as a semiconductor substrate, and a gate oxide layer 14 is formed on the entire surface of the substrate. A conductive film for the gate electrode 16 containing doped polysilicon is formed thereon.

그리고 도 1c에 도시된 바와 같이, 게이트 마스크를 이용한 건식 식각 공정으로 도전막을 패터닝하여 게이트 전극(16)을 형성하고 그 아래의 게이트 산화막 (14)도 패터닝한다.As illustrated in FIG. 1C, the conductive layer is patterned by a dry etching process using a gate mask to form the gate electrode 16, and the gate oxide layer 14 under the pattern is also patterned.

그 다음 도 1d에 도시된 바와 같이, 실리콘 질화막 등의 절연 박막을 기판 전면에 증착하고, 이를 건식 식각 공정으로 식각하여 게이트 전극(16)의 측벽에 스페이서(18)를 형성한다. 그리고 게이트 전극(16) 및 스페이서(18)에 의해 드러난 기판내에 n형 또는 p형 도펀트를 이온 주입하여 소오스/드레인 영역(20)을 형성한다. 이때 스페이서(18)를 형성하기 전에 게이트 전극(16)을 마스크로 삼아 상기 도펀트를 이온 주입하여 LDD 영역(미도시됨)을 추가 형성할 수도 있다.Next, as shown in FIG. 1D, an insulating thin film such as a silicon nitride film is deposited on the entire surface of the substrate and etched by a dry etching process to form a spacer 18 on the sidewall of the gate electrode 16. The source / drain regions 20 are formed by ion implantation of an n-type or p-type dopant into the substrate exposed by the gate electrode 16 and the spacer 18. In this case, before the spacer 18 is formed, an LDD region (not shown) may be further formed by ion implanting the dopant using the gate electrode 16 as a mask.

그리고나서 도 1e에 도시된 바와 같이, 상기 결과물 전면에 실리사이드용 금속으로서, 티타늄(Ti)을 증착하고 어닐(annel) 공정을 실시하여 게이트 전극(16) 및 소오스/드레인 영역(20) 표면에 각각 티타늄 실리사이드막(22)을 형성한 후에 실리사이드화되지 않은 티타늄을 제거한다.Then, as shown in FIG. 1E, titanium (Ti) is deposited on the entire surface of the resultant material, and titanium (Ti) is deposited and annealing is performed on the gate electrode 16 and the source / drain regions 20, respectively. After the titanium silicide film 22 is formed, the unsilicided titanium is removed.

이와 같은 종래 기술에 의한 반도체 소자의 제조 방법은 게이트 전극(16) 및 소오스/드레인 영역(20) 표면에 실리사이드막을 형성함으로써 게이트 전극(16)의 비저항과 소오스/ 드레인 영역(20)의 접촉저항을 낮출 수 있다.In the conventional method of manufacturing a semiconductor device, a silicide film is formed on the surfaces of the gate electrode 16 and the source / drain regions 20 to reduce the specific resistance of the gate electrode 16 and the contact resistance of the source / drain regions 20. Can be lowered.

그런데 이와 같은 종래 기술에 의한 반도체 소자의 제조 공정시 게이트 전극(16)을 패터닝한 후에 습식 세정 공정으로 식각 잔여물(residue)을 제거하는데, 주로 황산(HSO4) 또는 암모니아(NH4) 용액을 사용하게 된다.However, after the gate electrode 16 is patterned in the manufacturing process of the semiconductor device according to the related art, an etching residue is removed by a wet cleaning process. A sulfuric acid (HSO 4 ) or ammonia (NH 4 ) solution is mainly used. Will be used.

하지만, 소자 분리막이 STI 형태를 갖는 경우 도 2와 같이 소자 분리막의 트렌치 에지 부분에 황산(HSO4) 또는 암모니아(NH4) 용액에 제거되지 않은 게이트 전 극(16)의 식각 잔여물(24)이 남겨지게 된다. 이러한 식각 잔여물(24)에 실리사이드 반응이 일어날 경우 반도체 소자의 전기적 누설 전류를 발생하는 결함으로 작용하게 된다.However, when the device isolation layer has an STI shape, as shown in FIG. 2, the etching residue 24 of the gate electrode 16 that is not removed in the sulfuric acid (HSO 4 ) or ammonia (NH 4 ) solution in the trench edge portion of the device isolation layer is shown. Will be left. When the silicide reaction occurs in the etching residue 24, it acts as a defect that generates an electrical leakage current of the semiconductor device.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 소자 분리막 상부에 블록킹막을 형성하고 게이트 절연막 및 게이트 전극용 도전막을 형성한 후에 이들 막을 패터닝함으로써 소자 분리막의 트렌치 에지 부분에 남게 되는 게이트 전극용 도전막의 식각 잔여물의 생성을 막아 반도체 소자의 누설 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.SUMMARY OF THE INVENTION An object of the present invention is to form a blocking film on the device isolation film and to form a gate insulating film and a conductive film for the gate electrode to solve the problems of the prior art, and then pattern these films to remain in the trench edge portion of the device isolation film. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the leakage characteristics of a semiconductor device by preventing the etching residue of the conductive film.

상기 목적을 달성하기 위하여 본 발명은 소자 분리막 사이의 반도체 기판에 게이트 전극을 갖는 반도체 소자의 제조 방법에 있어서, 반도체 기판에 STI형태의 소자 분리막을 형성하는 단계와, 소자 분리막 상부에 블록킹막을 형성하는 단계와, 소자 분리막 사이의 반도체 기판에 게이트 절연막 및 게이트 전극을 형성하는 단계와, 소자 분리막 상부의 블록킹막을 제거하는 단계를 포함한다.In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor device having a gate electrode on a semiconductor substrate between device isolation layers, the method comprising: forming an STI-type device isolation film on the semiconductor substrate; and forming a blocking film on the device isolation film. Forming a gate insulating film and a gate electrode on the semiconductor substrate between the device isolation layers; and removing the blocking film on the device isolation layer.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 반도체 소자의 구조를 나타낸 수직 단면도이다.3 is a vertical cross-sectional view showing the structure of a semiconductor device according to the present invention.

도 3은 참조하면, 본 발명에 따라 제조된 MSOFET 등의 반도체 소자는 반도체 기판(100)에 활성 영역과 소자 분리 영역을 구분하는 STI 형태의 소자 분리막(102) 과, 소자 분리막(102) 사이의 반도체 기판(100) 상부에 순차적으로 적층된 게이트 산화막(106) 및 게이트 전극(108)과, 게이트 전극(108) 측벽에 형성된 스페이서(110)와, 스페이서(110)와 소자 분리막(102) 사이의 반도체 기판(100)에 형성된 소오스/드레인 영역(112)과, 게이트 전극(108) 및 소오스/드레인 영역(112) 상부에 형성된 티타늄(Ti) 실리사이드 등의 실리사이드막(114)을 포함한다.Referring to FIG. 3, a semiconductor device such as an MSOFET manufactured according to the present invention may include an STI-type device isolation film 102 that separates an active region and a device isolation region from a semiconductor substrate 100, and a device isolation layer 102. Between the gate oxide film 106 and the gate electrode 108 sequentially stacked on the semiconductor substrate 100, the spacer 110 formed on the sidewalls of the gate electrode 108, and the spacer 110 and the device isolation layer 102. A source / drain region 112 formed in the semiconductor substrate 100 and a silicide layer 114 such as titanium (Ti) silicide formed on the gate electrode 108 and the source / drain region 112 are included.

본 발명의 제조 방법은 STI 형태의 소자분리막(102)을 형성하고 소자 분리막(102) 상부를 블록킹하는 블록킹막을 추가 형성하고, 게이트 산화막(106) 및 게이트 전극 제조 공정을 진행한 후에, 블록킹막을 제거함으로써 게이트 전극(108)용 도전막 패터닝시 STI 형태의 소자 분리막(102)의 트렌치 에지 부분에 게이트 전극(108)의 식각 잔여물의 생성을 막아 반도체 소자의 누설 전류 원인을 제거할 수 있다.In the manufacturing method of the present invention, after forming the device isolation film 102 of the STI type, and further forming a blocking film blocking the upper portion of the device isolation film 102, after the process of manufacturing the gate oxide film 106 and the gate electrode, the blocking film is removed. As a result, during the patterning of the conductive film for the gate electrode 108, the etching residue of the gate electrode 108 may be prevented from being formed in the trench edge portion of the device isolation layer 102 having the STI, thereby preventing the leakage current of the semiconductor device.

도 4a 내지 도 4g는 본 발명의 일 실시에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 순서도이다. 이들 도면을 참조하면 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같다.4A to 4G are flowcharts illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. Referring to these drawings, a method of manufacturing a semiconductor device according to the present invention is as follows.

우선 도 4a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(100)에 활성 영역과 소자 분리 영역을 구분하는 STI 형태의 소자 분리막(102)을 형성한다.First, as shown in FIG. 4A, an STI type device isolation layer 102 is formed on the silicon substrate 100 as a semiconductor substrate to divide the active region and the device isolation region.

도 4b에 도시된 바와 같이, 화학기상증착(chemical vapor deposition) 공정으로 상기 결과물 전체에 블록킹막으로서, 실리콘 질화막(Si3N4)을 50Å∼100Å 형성한다. 그리고 사진 및 식각 공정으로 반도체 기판(100)의 활성 영역을 제외한 나머지 소자 분리막(102) 상부에만 블록킹막(104)이 남도록 패터닝한다.As shown in FIG. 4B, a silicon nitride film (Si3N4) is formed in a range of 50 GPa to 100 GPa as a blocking film over the entire product by a chemical vapor deposition process. In addition, the blocking layer 104 is patterned to remain only on the device isolation layer 102 except for the active region of the semiconductor substrate 100 by a photo and etching process.

도 4c에 도시된 바와 같이, 블록킹막(104)에 의해 드러난 반도체 기판(100)에 게이트 산화막(106)을 형성하고, 그 위에 도프트 폴리실리콘을 포함하는 게이트 전극(108)용 도전막을 형성한다.As shown in FIG. 4C, a gate oxide film 106 is formed on the semiconductor substrate 100 exposed by the blocking film 104, and a conductive film for the gate electrode 108 including doped polysilicon is formed thereon. .

그리고 도 4d에 도시된 바와 같이, 게이트 마스크를 이용한 건식 식각 공정으로 상기 도전막을 패터닝하여 반도체 기판(100) 일부분에 게이트 전극(108)을 형성하고 그 아래의 게이트 산화막(106)도 패터닝한다.As shown in FIG. 4D, the conductive layer is patterned by a dry etching process using a gate mask to form a gate electrode 108 on a portion of the semiconductor substrate 100, and the gate oxide layer 106 under the pattern is also patterned.

그 다음 황산(HSO4) 또는 암모니아(NH4) 용액으로 세정 공정을 진행하여 게이트 전극(108) 등의 식각 잔여물을 제거한다.Then, a rinsing process is performed with a sulfuric acid (HSO 4 ) or ammonia (NH 4 ) solution to remove the etching residues such as the gate electrode 108.

계속해서 도 4e에 도시된 바와 같이, 인산(H3PO4) 용액을 사용한 습식 식각 공정으로 블록킹막을 제거하여 소자 분리막(102) 표면이 드러나도록 한다.Subsequently, as shown in FIG. 4E, the blocking layer is removed by a wet etching process using a phosphoric acid (H 3 PO 4) solution to expose the surface of the device isolation layer 102.

이어서 도 4f에 도시된 바와 같이, 실리콘 질화막 등의 절연 박막을 기판 전면에 증착하고, 이를 건식 식각 공정으로 식각하여 게이트 전극(108)의 측벽에 스페이서(110)를 형성한다. 그리고 게이트 전극(108) 및 스페이서(110)에 의해 드러난 반도체 기판(100)내에 n형 또는 p형 도펀트를 이온 주입하여 소오스/드레인 영역(112)을 형성한다. 이때 스페이서(110)를 형성하기 전에 게이트 전극(108)을 마스크로 삼아 상기 도펀트를 이온 주입하여 LDD 영역(미도시됨)을 추가 형성할 수도 있다.Subsequently, as shown in FIG. 4F, an insulating thin film, such as a silicon nitride film, is deposited on the entire surface of the substrate and etched by a dry etching process to form a spacer 110 on the sidewall of the gate electrode 108. The n-type or p-type dopant is ion implanted into the semiconductor substrate 100 exposed by the gate electrode 108 and the spacer 110 to form the source / drain region 112. In this case, before the spacer 110 is formed, an LDD region (not shown) may be further formed by ion implanting the dopant using the gate electrode 108 as a mask.

그리고나서 도 4g에 도시된 바와 같이, 상기 결과물 전면에 실리사이드용 금속으로서, 티타늄(Ti)을 증착하고 어닐 공정을 실시하여 게이트 전극(108) 및 소오 스/드레인 영역(112) 표면에 각각 티타늄 실리사이드막(114)을 형성한 후에 실리사이드화되지 않은 티타늄을 제거한다.Then, as shown in FIG. 4G, titanium (Si) is deposited on the entire surface of the resultant, and titanium (Si) is deposited and annealing is performed on the surfaces of the gate electrode 108 and the source / drain regions 112, respectively. After the film 114 is formed, the unsilicided titanium is removed.

그러므로 본 발명의 MOSFET 등의 반도체 소자 제조 방법은 STI 형태의 소자분리막(102) 상부에 블록킹막(104)을 추가 형성하고, 게이트 전극(108) 패터닝 공정을 진행한 후에 블록킹막(104)을 제거함으로써 게이트 전극(108) 패터닝시 STI 형태의 소자 분리막(102) 상부를 블록킹막(104)이 막고 있기 때문에 게이트 전극(108)의 식각 잔여물이 소자 분리막(102)의 트렌치 에지 부분에 남겨지는 것을 막는다. 이에 따라 본 발명은 식각 잔여물 및 블록킹막(104)을 제거한 후에 실리사이드 제조 공정을 진행함으로써 게이트 전극(108)의 식각 잔여물이 소자 분리막(102)의 트렌치 에지에 남아 실리사이드 반응을 일으키는 것을 방지할 수 있다.Therefore, in the method of manufacturing a semiconductor device such as the MOSFET of the present invention, the blocking film 104 is further formed on the STI-type device isolation film 102, and the blocking film 104 is removed after the gate electrode 108 patterning process is performed. As a result, since the blocking film 104 blocks the STI-type device isolation layer 102 during patterning of the gate electrode 108, the etch residue of the gate electrode 108 remains in the trench edge portion of the device isolation layer 102. Prevent. Accordingly, the present invention prevents the etching residue of the gate electrode 108 from remaining at the trench edge of the device isolation layer 102 to cause the silicide reaction by removing the etching residue and the blocking layer 104 and then proceeding with the silicide manufacturing process. Can be.

이상 설명한 바와 같이, 본 발명은 소자 분리막 상부에 블록킹막을 형성하고 게이트 절연막 및 게이트 전극용 도전막을 형성한 후에 이들 막을 패터닝함으로써 소자 분리막의 트렌치 에지 부분에 남게 되는 게이트 전극용 도전막의 식각 잔여물의 생성을 막아 반도체 소자의 누설 특성을 향상시킬 수 있다.As described above, the present invention forms a blocking film on the device isolation film, forms a gate insulating film and a conductive film for the gate electrode, and then patternes the film to form an etching residue of the conductive film for the gate electrode remaining in the trench edge portion of the device isolation film. It can prevent and can improve the leakage characteristic of a semiconductor element.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (4)

소자 분리막 사이의 반도체 기판에 게이트 전극을 갖는 반도체 소자의 제조 방법에 있어서,In the manufacturing method of a semiconductor element which has a gate electrode in the semiconductor substrate between element isolation films, 반도체 기판에 STI형태의 소자 분리막을 형성하는 단계와,Forming a device isolation film of an STI type on a semiconductor substrate, 상기 소자 분리막 상부에 블록킹막을 형성하는 단계와,Forming a blocking layer on the device isolation layer; 상기 소자 분리막 사이의 반도체 기판에 게이트 절연막 및 게이트 전극을 형성하는 단계와,Forming a gate insulating film and a gate electrode on the semiconductor substrate between the device isolation layers; 상기 소자 분리막 상부의 블록킹막을 제거하는 단계Removing the blocking layer on the device isolation layer 를 포함하는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 1항에 있어서, 상기 소자 분리막 상부의 블록킹막을 제거하는 단계 이전에, The method of claim 1, wherein before the blocking layer on the device isolation layer is removed, 상기 게이트 전극의 식각 잔여물을 제거하는 세정 공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법. And performing a cleaning process of removing etch residues of the gate electrode. 제 1항에 있어서, 상기 블록킹막은 실리콘 질화막으로 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the blocking film is formed of a silicon nitride film. 제 1항 또는 제 3항에 있어서, 상기 블록킹막은 인산 용액을 사용한 습식 식 각 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조 방법. The method of manufacturing a semiconductor device according to claim 1, wherein the blocking film is removed by a wet etching process using a phosphoric acid solution.
KR1020040112246A 2004-12-24 2004-12-24 Method for manufacturing semiconductor device KR100576420B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112246A KR100576420B1 (en) 2004-12-24 2004-12-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112246A KR100576420B1 (en) 2004-12-24 2004-12-24 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR100576420B1 true KR100576420B1 (en) 2006-05-08

Family

ID=37181117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112246A KR100576420B1 (en) 2004-12-24 2004-12-24 Method for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100576420B1 (en)

Similar Documents

Publication Publication Date Title
KR100476887B1 (en) Mos transistor with extended silicide layer of source/drain region and method of fabricating thereof
US6608354B2 (en) Semiconductor device and method of manufacturing the same
US20020060346A1 (en) Method for making transistor structure having silicide source/drain extensions
KR20100035777A (en) Semiconductor device and method of manufacturing the same
KR20040029119A (en) Improved high k-dielectrics using nickel silicide
US7375025B2 (en) Method for forming a metal silicide layer in a semiconductor device
KR100393139B1 (en) Semiconductor device and process of manufacturing the same
KR100370128B1 (en) Method for manufacturing of semiconductor device
KR100576420B1 (en) Method for manufacturing semiconductor device
JP3362722B2 (en) Method for manufacturing semiconductor device
KR100604496B1 (en) Method for fabricating semiconductor device
JP3778065B2 (en) Manufacturing method of semiconductor device
JP3725137B2 (en) Manufacturing method of semiconductor device
KR100734259B1 (en) Method for fabricating semiconductor devices
KR20030013882A (en) Method for manufacturing a silicide layer of semiconductor device
KR100628253B1 (en) Method for Forming Self-Aligned Silcide of Semiconductor Device
KR100446315B1 (en) Method for fabrication of semiconductor device with decreased leakage current
KR100613279B1 (en) MOS transistor and fabrication method thereof
KR101012438B1 (en) Method of manufacturing semiconductor device
KR101068140B1 (en) Method of manufacturing semiconductor device
KR100995329B1 (en) Method of manufacturing a semiconductor device
KR100678296B1 (en) Method of manufacturging semiconductor device
KR100850096B1 (en) Method for manufacturing mos transistor
KR100628214B1 (en) method for manufacturing of semiconductor device
JPH11111975A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee