KR100576046B1 - method of forming a copper wiring in a semiconductor device - Google Patents

method of forming a copper wiring in a semiconductor device Download PDF

Info

Publication number
KR100576046B1
KR100576046B1 KR1020000033611A KR20000033611A KR100576046B1 KR 100576046 B1 KR100576046 B1 KR 100576046B1 KR 1020000033611 A KR1020000033611 A KR 1020000033611A KR 20000033611 A KR20000033611 A KR 20000033611A KR 100576046 B1 KR100576046 B1 KR 100576046B1
Authority
KR
South Korea
Prior art keywords
copper
layer
forming
metal wiring
chemical
Prior art date
Application number
KR1020000033611A
Other languages
Korean (ko)
Other versions
KR20010113318A (en
Inventor
표성규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000033611A priority Critical patent/KR100576046B1/en
Publication of KR20010113318A publication Critical patent/KR20010113318A/en
Application granted granted Critical
Publication of KR100576046B1 publication Critical patent/KR100576046B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 구리 금속 배선 형성방법에 관한 것으로, 구리를 금속배선으로 사용하는 기술에서 소자가 초 미세구조로 되어감에 따라 절연막에 형성된 듀얼 다마신 패턴 내부로의 구리매립 한계를 극복하기 위하여 화학적 강화제층을 형성하고 구리 전구체를 이용하여 듀얼 다마신 패턴을 매립하되 구리의 표면에 존재하는 높은 비저항값을 가지는 화학적 강화제층에 의한 구리 배선의 전기적 특정 저하를 방지하기 위하여 순수 등의 용액을 이용한 습식 세정 및 스핀 드라이 공정으로 구리의 표면에 존재하는 화학적 강화제층을 완전히 제거하고 구리 전기도금 공정을 실시하므로써 구리 고유의 낮은 비저항을 유지하고 구리 금속 배선의 물성을 향상시킬 수 있는 반도체 소자의 구리 금속 배선 형성 방법이 개시된다.
The present invention relates to a method of forming a copper metal wiring of a semiconductor device, in order to overcome the limitations of copper embedding into the dual damascene pattern formed in the insulating film as the device becomes an ultra-fine structure in the technique using copper as metal wiring. In order to form a chemical reinforcement layer and to embed a dual damascene pattern using a copper precursor, a solution such as pure water is used to prevent electrical specific deterioration of the copper wiring by the chemical reinforcement layer having a high resistivity value present on the surface of the copper. The wet cleaning and spin-drying process removes the chemical reinforcing layer on the surface of copper completely and conducts the copper electroplating process to maintain the low resistivity inherent in copper and improve the properties of copper metal wiring. Disclosed is a metal wiring forming method.

구리 금속 배선, 구리 전구체, 화학적 강화제층Copper Metal Wiring, Copper Precursor, Chemical Enhancer Layer

Description

반도체 소자의 구리 금속 배선 형성 방법{method of forming a copper wiring in a semiconductor device} Method of forming a copper wiring in a semiconductor device             

도 1a 내지 도 1e는 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위하여 순차적으로 도시한 단면도.
1A to 1E are cross-sectional views sequentially illustrating a method of forming a copper metal wiring of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 하부 절연막 20 : 하부 금속층10: lower insulating film 20: lower metal layer

30 : 층간 절연막 40 : 확산 방지막30 interlayer insulating film 40 diffusion barrier film

50 : 화학적 강화제층 60 : CECVD 구리층50: chemical strengthening layer 60: CECVD copper layer

70 : 구리 도금층
70 copper plating layer

본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 특히 구리 전구체를 이용한 유기금속 화학기상증착(Metal Organic Chemical Vapor Deposition; MOCVD) 공정 기술을 확립시켜 구리 증착 공정의 재현성을 실현시킬 수 있을 뿐만 아니라 우수한 막질의 구리 박막을 얻을 수 있는 반도체 소자의 구리 금속 배선 형성 방법에 관한 것이다.
The present invention relates to a method for forming a copper metal wiring of a semiconductor device, and in particular, it is possible to realize the reproducibility of the copper deposition process by establishing a metal organic chemical vapor deposition (MOCVD) process technology using a copper precursor. The present invention also relates to a method for forming a copper metal wiring of a semiconductor device capable of obtaining an excellent thin film copper thin film.

반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-미크론(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.As the semiconductor industry moves to Ultra Large Scale Integration (ULSI), the geometry of the device continues to shrink to the sub-half-micron region, while improving circuitry in terms of performance and reliability. Circuit density is increasing. In response to these demands, the copper thin film has a higher melting point than aluminum in forming metal wirings of the semiconductor device, and thus has high resistance to electro-migration (EM), thereby improving reliability of the semiconductor device and providing a specific resistance. This low rate can increase the signal transfer rate, making it a useful interconnect material for integration circuits.

구리 금속 배선 형성 방법에서, 구리 증착 공정은 고속 소자 및 고집적 소자를 실현하는데 중요한 공정으로, 물리기상증착(Physical Vapor Deposition; PVD)법, 전기도금(Electroplating)법, 무전해도금법(Electroless-plating), 유기금속 화학기상증착(MOCVD)법 등 여러 증착 기술이 적용되고 있다. 이러한 구리 증착 기술 중 유기금속 화학기상 증착법에 의한 구리 증착은 구리 전구체에 영향을 많이 받기 때문에 증착에 용이한 구리 전구체가 개발되어야 하며, 또한 이러한 구리 전구체를 안정하게 운송할 수 있는 딜리버리 시스템(delivery system)의 개발이 필수적이다. In the copper metal wiring formation method, the copper deposition process is an important process for realizing high-speed devices and high-density devices, such as physical vapor deposition (PVD), electroplating, and electroless-plating. And various deposition techniques such as organometallic chemical vapor deposition (MOCVD). Among these copper deposition techniques, copper deposition by organometallic chemical vapor deposition is highly influenced by copper precursors, and therefore, copper precursors must be developed to facilitate deposition, and a delivery system capable of stably transporting these copper precursors is required. ) Is essential.                         

유기금속 화학기상증착법에 의한 구리 증착은 버블러(bubbler) 방식의 리퀴드 딜리버리 시스템(Liquid Delivery System; 이하 "LDS"라 칭함)을 이용하거나, 다이렉트 리퀴드 인젝션(Direct Liquid Injection; 이하 DLI라 칭함)과 같은 LDS를 사용하거나, 컨트롤 에바퍼레이션 믹서(Control Evaporation Mixer; 이하 CEM이라 칭함)와 같은 LDS를 사용하며, 그 이외에도 오리피스(orifice) 방식이나 스프레이(spray) 방식의 베이퍼라이저(vaporizer)를 갖는 LDS 등과 같은 다양한 LDS를 사용하고 있다. 구리 증착은 이러한 LDS에서 전구체라 불리는 구리금속을 포함하는 화합물을 분해하여 이루어진다. 유기금속 화학기상증착용 구리 전구체는 증기압이 낮은 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토-카파(II) 1,1,1,5, 5,5-hexafluoro-2,4-pentadionato-copper(II); Cu(hfac)2 화합물과 같은 구리 II가 (CuII) 화합물이 개발된 이후로 구리 II가 화합물에 비해 증기압이 높아 증착속도가 빠르며 150 내지 250℃의 저온에서 고순도의 구리 박막 증착을 가능하게 하는 구리 I가(CuI) 화합물이 개발되었다. 현재까지 개발된 여러 가지 구리 I가 화합물들 중 1,1,1,5,5,5-헥사플루오로-2,4-펜타디오네이토(트리메틸비닐실란)-카파(I) 1,1,1, 5,5,5-hexafluoro-2,4-pentadionato(trimethylvinylsilane)-copper(I); 이하 (hfac)Cu(TMVS)라 칭함 화합물은 상온에서 액상으로 존재하며 고순도 구리 박막을 낮은 온도에서 증착할 수 있게 하여 현재 전 세계적으로 가장 많이 사용되고 있는 대표적인 유기금속 화학기상증착용 구리 전구체이다. 그러나, (hfac)Cu(TMVS) 화합물은 이러한 장점에도 불구하고 상온에서 보관시에 분해(degradation)되는 문제를 안고 있어 반도체 소자의 제조 공정에 적용시 공정의 재현성에 어려움이 있으 며, 개발된 여러 전구체 중에서 증기압이 높은 편이나 기존의 LDS에서 재현성을 확보하기에는 증기압이 낮은 편이어서 안정하게 운송할 수 있는 새로운 LDS가 개발되지 않는 한 재현성 확보에 큰 어려움이 있다. 또한, (hfac)Cu(TMVS) 화합물은 기화 (vaporization) 온도와 액화(condensation) 온도의 폭이 매우 좁아서 매우 일정한 온도를 유지해야 하는 어려움이 있으며, "Schumacher"사에서는 안정제(stabilizer)를 이용하여 (hfac)Cu(TMVS) 화합물을 1년간 안정하게 사용할 수 있다고 발표한 바 있다.Copper deposition by organometallic chemical vapor deposition is performed using a bubbler-type Liquid Delivery System (hereinafter referred to as "LDS"), or Direct Liquid Injection (hereinafter referred to as DLI). Use the same LDS or LDS such as Control Evaporation Mixer (hereafter referred to as CEM), and other LDSs having an orifice or spray vaporizer. The same LDS is being used. Copper deposition is achieved by decomposing compounds containing copper metal called precursors in these LDS. Copper precursors for organometallic chemical vapor deposition are low vapor pressure 1,1,1,5,5,5-hexafluoro-2,4-pentadioneto-kappa (II) 1,1,1,5,5, 5-hexafluoro-2,4-pentadionato-copper (II); Since the development of copper II (CuII) compounds such as Cu (hfac) 2 compounds, copper II has a higher vapor pressure than the compounds, which leads to faster deposition rates and enables high purity copper thin film deposition at low temperatures of 150 to 250 ° C. I-valent (CuI) compounds have been developed. Among the various copper I compounds developed to date, 1,1,1,5,5,5-hexafluoro-2,4-pentadioneto (trimethylvinylsilane) -kappa (I) 1,1,1 , 5,5,5-hexafluoro-2,4-pentadionato (trimethylvinylsilane) -copper (I); Hereinafter, a compound called (hfac) Cu (TMVS) is a representative organometallic chemical vapor deposition copper precursor which is present in the liquid phase at room temperature and enables to deposit a high purity copper thin film at low temperature. However, despite these advantages, (hfac) Cu (TMVS) compounds have a problem of degradation when stored at room temperature, which makes it difficult to reproduce the process when applied to the manufacturing process of semiconductor devices. Among the precursors, the vapor pressure is high, but it is difficult to secure reproducibility unless a new LDS capable of transporting stably is developed because the vapor pressure is low to ensure reproducibility in the existing LDS. In addition, the (hfac) Cu (TMVS) compound has a very narrow vaporization temperature and a condensation temperature, so it is difficult to maintain a very constant temperature. In the "Schumacher" company, a stabilizer is used It has been announced that the (hfac) Cu (TMVS) compound can be used stably for one year.

상기한 (hfac)Cu(TMVS) 화합물의 문제점을 해결하기 위하여, 전구체로 (hfac)Cu(DMB) 화합물을 개발하였다. (hfac)Cu(DMB) 화합물은 3,3-디메틸-1-부텐 (3,3-dimethyl-1-butene; 이하 DMB라 칭함)를 루이스 베이스 리간드(Lewis base ligand)로하여 개발된 새로운 화합물로, VTMS의 메틸기(methyl group)대신 분자량이 낮고 증기압이 높은 DMB를 루이스 베이스 리간드로 사용하기 때문에 (hfac)CuTMVS보다 높은 증기압을 갖는다. 따라서, (hfac)Cu(DMB) 화합물은 MOCVD Cu 전구체의 가장 큰 문제점 중의 하나인 열악한 증착속도를 대폭 개선할 수 있어서 큰 장점을 가지는 전구체이다. 그러나, 현재까지 기존의 LDS에서 (hfac)Cu(DMB) 전구체를 이용한 유기금속 화학기상증착 공정 기술이 확립되지 않아 상업화되지 않고 있는 실정이다.In order to solve the problems of the (hfac) Cu (TMVS) compound, a (hfac) Cu (DMB) compound was developed as a precursor. The (hfac) Cu (DMB) compound is a new compound developed using 3,3-dimethyl-1-butene (hereinafter referred to as DMB) as a Lewis base ligand. Instead of the methyl group of VTMS, it has higher vapor pressure than (hfac) CuTMVS because low molecular weight and high vapor pressure DMB is used as Lewis base ligand. Therefore, the (hfac) Cu (DMB) compound is a precursor having a great advantage because it can greatly improve the poor deposition rate, which is one of the biggest problems of the MOCVD Cu precursor. However, until now, the conventional LDS-organic metal chemical vapor deposition process technology using (hfac) Cu (DMB) precursor has not been established and is not commercialized.

구리 증착 공정의 재현성을 실현시키기 위하여, 최근에 요오드 등의 화학적 강화제(Chemical enhancer)를 이용하는 화학적 강화 화학 기상 증착(Chemical Enhencer Chemical Vapor Deposition)법이 구리 전구체를 이용한 유기금속 화학 기 상증착 공정의 한계를 극복하는 대안으로 제시되고 있다. 그러나. CECVD 구리층은 요오드 등의 호학적 강화제가 구리막 표면에 잔류하고 있기 때문에 이를 효과적으로 제거하지 못한다면 화학적 강화제의 매우 높은 저항으로 인하여 우수한 막질의 구리 박막을 얻을 수 없는 단점이 있다.
In order to realize the reproducibility of the copper deposition process, recently, chemical enhancement chemical vapor deposition (CEM) using chemical enhancers such as iodine is a limitation of the organometallic chemical vapor deposition process using copper precursors. It is proposed as an alternative to overcome. But. The CECVD copper layer has a disadvantage in that excellent copper thin films cannot be obtained due to the very high resistance of the chemical reinforcing agent because the chemical reinforcing agent such as iodine remains on the surface of the copper film.

따라서, 본 발명은 습식 세정을 이용하여 CECVD 구리층의 표면에 존재하는 요오드 등의 화학적 강화제층을 효과적으로 제거하여 구리 고유의 낮은 비저항을 유지하고 CECVD 구리층의 물성 향상을 구현할 수 있는 반도체 소자의 구리 금속 배선 형성 방법을 제공함에 그 목적이 있다.
Accordingly, the present invention effectively removes a chemical reinforcing layer such as iodine present on the surface of the CECVD copper layer by using wet cleaning to maintain a low resistivity inherent in copper and to improve the physical properties of the CECVD copper layer. It is an object to provide a method for forming metal wiring.

이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 구리 금속 배선 형성 방법은
Copper metal wiring forming method of a semiconductor device according to the present invention for achieving this object is

를 포함하여 이루어지는 것을 특징으로 한다.
Characterized in that comprises a.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1e는 반도체 소자의 구리 금속 배선 형성 방법의 순차적으로 도시한 단면도이다. 1A to 1E are cross-sectional views sequentially illustrating a method of forming a copper metal wiring of a semiconductor device.                     

도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 하부 절연막(10) 및 하부 금속층(20)을 형성하고, 층간 절연막(30)을 형성한다. 이후 층간 절연막(30)에는 하부 금속층(20)과의 배선을 위한 듀얼 다마신 패턴을 형성한다. 이렇게 듀얼 다마신 패턴(30)이 형성되면 하부 금속층(20)이 노출되며, 하부 금속층(20)의 표면에 형성된 자연 산화막 및 오염 물질을 제거하기 위하여 세정 공정을 실시한다. 이후 공정으로 듀얼 다마신 패턴을 포함한 층간 절연막(30) 상에 확산 방지막(40)을 형성한다.Referring to FIG. 1A, a lower insulating film 10 and a lower metal layer 20 are formed on a semiconductor substrate on which various elements for forming a semiconductor device are formed, and an interlayer insulating film 30 is formed. Thereafter, a dual damascene pattern for wiring with the lower metal layer 20 is formed on the interlayer insulating layer 30. When the dual damascene pattern 30 is formed, the lower metal layer 20 is exposed, and a cleaning process is performed to remove the natural oxide film and contaminants formed on the surface of the lower metal layer 20. Subsequently, a diffusion barrier 40 is formed on the interlayer insulating layer 30 including the dual damascene pattern.

상기에서 층간 절연막(30)은 저유전 상수값을 가지는 절연물질을 이용하여 형성되며, 듀얼 다마신 패턴은 콘택홀과 트렌치로 이루어져 형성된다. 듀얼 다마신 패턴이 형성된 후에 실시되는 세정 공정은 하부 금속층의 종류에 따라 RF 플라즈마를 이용하거나 리액티브 세정(Reactive cleaning)을 실시한다. 하부 금속층이 텅스텐(W), 알루미늄(Al) 등일 경우에는 RF 플라즈마를 사용하고, 하부 금속층이 구리(Cu)일 경우에는 리액티브 세정 방법을 적용한다. 확산 방지막(40)은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN, PVD TiAlN, PVD TiSiN, PVD TaSiN중 적어도 어느 하나를 이용하여 형성한다.The interlayer insulating layer 30 is formed using an insulating material having a low dielectric constant value, and the dual damascene pattern is formed of a contact hole and a trench. After the dual damascene pattern is formed, the cleaning process may be performed using RF plasma or reactive cleaning depending on the type of the lower metal layer. When the lower metal layer is tungsten (W), aluminum (Al), or the like, RF plasma is used, and when the lower metal layer is copper (Cu), a reactive cleaning method is applied. The diffusion barrier 40 is ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN, PVD TiAlN, PVD TiSiN, PVD TaSiN It forms using at least any one.

도 1b를 참조하면, 화학적 강화제층(50)은 확산 방지막(40) 상에 형성된다. 화학적 강화제층(50)을 형성하는 과정에서, 화학적 강화제층(50)이 확산 방지막(40)에 균일하게 흡착되는 것을 용이하게 하기 위하여 화학적 강화제층(50)을 형성하기 전에 플라즈마 처리 공정을 추가하기도 한다. 또한 화학적 강화제층(50)을 형성하기 전에 티타늄(Ti), 알루미늄(Al) 및 구리(Cu) 등의 시드층을 증착할 수도 있다. 이러한 시드층을 형성할 경우에는 시드층의 두께를 5 내지 500Å의 범위로 형성한다.Referring to FIG. 1B, a chemical enhancer layer 50 is formed on the diffusion barrier layer 40. In the process of forming the chemical enhancer layer 50, a plasma treatment process may be added before the chemical enhancer layer 50 is formed in order to facilitate the adsorption of the chemical enhancer layer 50 uniformly onto the diffusion barrier layer 40. do. In addition, a seed layer of titanium (Ti), aluminum (Al), copper (Cu), or the like may be deposited before the chemical reinforcing layer 50 is formed. In the case of forming such a seed layer, the thickness of the seed layer is formed in the range of 5 to 500 kPa.

화학적 강화제층(50)는 요오드(I)함유 액체 화합물, Hhfac1/2H20, Hhfac, TMVS, 순수 요오드 가스(pure I2), 요오드 함유 가스, 수증기(Water vapor), 주기율표 상에서 7족 원소들인 F, Cl, Br, I, At의 액체 상태 및 기체 상태 중 어느 하나를 촉매로 이용하여 화학적 처리하여 형성한다. 이때 처리 시간은 1 내지 600초의 범위로 실시하며 화학적 전처리 온도는 -20 내지 300℃의 온도범위이다.The chemical reinforcing layer 50 is a liquid compound containing iodine (I), Hhfac 1/2 H 2 0, Hhfac, TMVS, pure iodine gas (pure I 2 ), iodine containing gas, water vapor, water vapor, Group 7 elements on the periodic table. It is formed by chemical treatment using any one of the liquid state and gaseous state of F, Cl, Br, I, At as a catalyst. At this time, the treatment time is performed in the range of 1 to 600 seconds and the chemical pretreatment temperature is in the temperature range of -20 to 300 ℃.

도 1c를 참조하면, 화학적 강화제층(50)을 형성한 후 다양한 LDS를 이용한 MOCVD Cu 장비와 다양한 전구체를 이용하여 CECVD 구리층(60)을 형성한다. CECVD 구리층(60)이 형성되는 과정에서도 화학적 강화제층(50)은 CECVD 구리층(60)의 표면으로 계속 떠오르기 때문에 CECVD 구리층(60)이 형성된 후에도 화학적 강화제층(50)은 CECVD 구리층(60)의 표면에 존재하게 된다. Referring to FIG. 1C, after forming the chemical enhancer layer 50, the CECVD copper layer 60 is formed using MOCVD Cu equipment using various LDSs and various precursors. Even when the CECVD copper layer 60 is formed, the chemical reinforcing layer 50 continues to rise to the surface of the CECVD copper layer 60, and therefore, even after the CECVD copper layer 60 is formed, the chemical reinforcing layer 50 is the CECVD copper layer. It exists in the surface of 60.

상기에서, CECVD 구리층(60)을 형성하기 위한 전구체는 (hfac)CuVTMOS계열, (hfac)CuDMB계열, (hfac)CuTMVS계열 등의 hfac를 이용한 모든 종류의 구리 전구체 중 어느 하나를 이용하며, 증착 장비는 DLI(Direct Liquid Injection), CEM, 오리피스(Orifice) 및 스프레이(Spray) 방식의 모든 베이퍼라이져(Vaporizer)를 적용한다. 한편, CECVD 구리층(60)은 다마신 패턴만 매립하는 선택적 부분적 매립(Selective Patial Fill) 증착하거나 시드(Seed)층 증착을 시행하여 형성한다. In the above, the precursor for forming the CECVD copper layer 60 uses any one of all kinds of copper precursor using hfac, such as (hfac) CuVTMOS series, (hfac) CuDMB series, (hfac) CuTMVS series, The instrument applies all Vaporizers with direct liquid injection (DLI), CEM, orifice and spray. On the other hand, the CECVD copper layer 60 is formed by performing selective partial fill deposition or seed layer deposition to fill only the damascene pattern.                     

도 1d를 참조하면, CECVD 구리층(60) 표면으로 떠오른 화학적 강화제층(50)을 습식 세정으로 제거한다. Referring to FIG. 1D, the chemical reinforcement layer 50 that has surfaced on the CECVD copper layer 60 is removed by wet cleaning.

상기에서, 습식 세정은 화학적 강화제층(50)을 용이하게 제거할 수 있는 순수(DI), 순수+H2SO4, BOE 및 순수+HF 중 적어도 어느 하나를 이용하여 -20 내지 50℃의 온도범위에서 1 내지 600초 동안 실시된다. 또한 습식 세정은 웨이퍼를 회전시키면서 실시하는데 웨이퍼의 회전 속도는 1 내지 3000rpm의 범위를 갖는다. 세정 공정 후에는 50 내지 300℃의 온도 범위에서 스핀 드라이(Spin Dry)를 실시하는데 여기서 웨이퍼의 회전 속도는 1 내지 2000rpm의 범위를 갖는다.In the above, the wet cleaning may be performed at a temperature of −20 to 50 ° C. using at least one of pure water (DI), pure water + H 2 SO 4 , BOE, and pure water + HF, which may easily remove the chemical reinforcing layer 50. In the range of 1 to 600 seconds. In addition, wet cleaning is performed while rotating the wafer, and the rotation speed of the wafer is in the range of 1 to 3000 rpm. After the cleaning process, spin drying is performed in a temperature range of 50 to 300 ° C., where the rotation speed of the wafer is in the range of 1 to 2000 rpm.

화학적 강화제층(50)은 5.85XE6 microOhmcm 의 높은 비저항을 가지고 있다. 그렇기 때문에 구리의 표면에 존재하는 화학적 강화제층을 제거하기 않고 구리 전기도금 공정을 실시하게 되면 듀얼 다마신 패턴 내부의 구리 배선은 높은 저항을 갖게 된다. 이렇게 되면 구리를 배선으로 이용하는 목적을 이룰 수 없기 때문에 화학적 강화제층을 상기한 습식 세정으로 완전히 제거해야 하고 이를 통해서 구리를 배선으로 이용하는 목적을 이룰 수 있다.The chemical enhancer layer 50 has a high resistivity of 5.85XE6 microOhmcm. Therefore, if the copper electroplating process is performed without removing the chemical reinforcing layer present on the copper surface, the copper wiring inside the dual damascene pattern has high resistance. In this case, since the purpose of using copper as a wiring cannot be achieved, the chemical reinforcing layer must be completely removed by the above-described wet cleaning, thereby achieving the purpose of using copper as wiring.

도 1e를 참조하면, 화학적 강화제층(50)이 제거된 CECVD 구리층(60) 상에 구리 전기도금 공정(Electroplating Cu)으로 구리 도금층(70)을 형성하여 듀얼 다마신 패턴을 구리로 완전히 매립하고, 수소 환원 열처리를 실시한 후 화학적 기계적 연마(CMP) 공정을 실시하여 구리 배선을 형성한다.
Referring to FIG. 1E, the copper plating layer 70 is formed on the CECVD copper layer 60 from which the chemical enhancer layer 50 is removed by a copper electroplating Cu to completely fill the dual damascene pattern with copper. After the hydrogen reduction heat treatment, a chemical mechanical polishing (CMP) process is performed to form a copper wiring.

상술한 바와 같이 본 발명은 구리 전구체를 이용하여 초 미세구조의 다마신 패턴을 구리로 용이하게 매립할 수 있으며 습식 세정 및 스핀 드라이 공정으로 높은 비저항을 갖는 화학적 강화제층을 완전히 제거하므로써 소자의 전기적 특성을 극대화 할 수 있는 효과가 있다.

As described above, the present invention can easily embed a damascene pattern having an ultra-fine structure with copper by using a copper precursor, and the electrical characteristics of the device by completely removing a chemical reinforcing layer having high resistivity by wet cleaning and spin drying processes. Has the effect of maximizing.

Claims (12)

하부 절연막 및 하부 금속 배선이 형성된 반도체 기판 상에 층간 절연막을 형성한 뒤 상기 층간 절연막의 소정 영역을 패터닝하여 다마신 패턴을 형성한 후 노출된 하부 금속 배선의 표면을 세정하는 단계;Forming an interlayer insulating film on the semiconductor substrate on which the lower insulating film and the lower metal wiring are formed, patterning a predetermined region of the interlayer insulating film to form a damascene pattern, and then cleaning the exposed surface of the lower metal wiring; 상기 다마신 패턴을 포함한 층간 절연막 상에 확산 방지막을 형성하는 단계;Forming a diffusion barrier on the interlayer insulating layer including the damascene pattern; 상기 확산 방지막 표면에 화학적 강화제층을 형성하는 단계;Forming a chemical reinforcing layer on the diffusion barrier layer; 상기 화학적 강화제층 상에 화학 기상 증착 공정으로 CECVD 구리층을 형성하는 단계;Forming a CECVD copper layer on the chemical enhancer layer by a chemical vapor deposition process; 상기 CECVD 구리층 표면의 화학적 강화제층을 습식 세정 및 스핀 드라이로 제거하는 단계;Removing the chemical reinforcing layer on the surface of the CECVD copper layer by wet cleaning and spin dry; 상기 CECVD 구리층에 구리 전기 도금을 실시하고 어닐링을 실시한 후 화학적 기계적 연마 공정을 실시하여 구리 금속 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.And copper electroplating on the CECVD copper layer, performing annealing, and then performing a chemical mechanical polishing process to form a copper metal wiring. 제 1 항에 있어서,The method of claim 1, 상기 다마신 패턴은 듀얼 다마신 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.The damascene pattern is formed in a dual damascene method, copper metal wire forming method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 층간 절연막은 저유전 상수값을 가지는 절연물질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.And the interlayer insulating film is formed using an insulating material having a low dielectric constant value. 제 1 항에 있어서,The method of claim 1, 상기 다마신 패턴 형성 후 실시하는 세정은 하부 금속층이 W 및 Al중 어느 하나일 경우에 RF 플라즈마를 이용하여 실시하고, 하부 금속층이 구리일 경우에 리액티브 세정 공정을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.The cleaning performed after the damascene pattern is formed by using RF plasma when the lower metal layer is any one of W and Al, and using a reactive cleaning process when the lower metal layer is copper. Copper metal wiring formation method of a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 확산 방지막은 ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN, PVD TiAlN, PVD TiSiN, PVD TaSiN 중 적어도 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.The diffusion barrier layer is at least of ionized PVD TiN, CVD TiN, MOCVD TiN, ionized PVD Ta, ionized PVD TaN, CVD Ta, CVD TaN, CVD WN, CVD TiAlN, CVD TiSiN, CVD TaSiN, PVD TiAlN, PVD TiSiN, PVD TaSiN The copper metal wiring formation method of a semiconductor element characterized by forming any one. 제 1 항에 있어서, The method of claim 1, 상기 확산 방지막을 형성한 후 화학적 강화제층을 용이하게 형성하기 위하여 플라즈마 처리를 하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.And forming a chemical reinforcing layer easily after forming the diffusion barrier layer. 제 1 항에 있어서,The method of claim 1, 상기 확산 방지막을 형성한 후 Ti, Al 및 Cu 중 어느 하나를 이용하여 5 내지 500Å 두께의 시드층을 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.And forming a seed layer having a thickness of 5 to 500 kV using any one of Ti, Al, and Cu after forming the diffusion barrier. 제 1 항에 있어서,The method of claim 1, 상기 화학적 강화제층은 요오드(I)함유 액체 화합물, Hhfac1/2H20, Hhfac, TMVS, 주기율표 상에서 7족 원소들인 F, Cl, Br, I, At 중 어느 하나의 액체 상태 또는 기체 상태, 순수 요오드 가스(pure I2), 요오드 함유 가스 및 수증기 중 어느 하나를 촉매로 이용하여 1 내지 600초 동안에 -20 내지 300℃의 온도범위에서 형성되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.The chemical reinforcing agent layer is a liquid or gaseous state of pure iodine of any one of Group 7 elements F, Cl, Br, I, At on the periodic table of the iodine (I) -containing liquid compound, Hhfac 1/2 H 2 0, Hhfac, TMVS A method for forming a copper metal wiring of a semiconductor device, characterized in that formed in a temperature range of -20 to 300 ℃ for 1 to 600 seconds using any one of a gas (pure I 2 ), iodine-containing gas and water vapor as a catalyst. 제 1 항에 있어서,The method of claim 1, 상기 CECVD 구리층은 (hfac)CuVTMOS 계열, (hfac)CuDMB 계열 및 (hfac)CuTMVS 계열의 전구체 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.The CECVD copper layer is formed using any one of precursors of (hfac) CuVTMOS series, (hfac) CuDMB series, and (hfac) CuTMVS series. 제 1 항에 있어서,The method of claim 1, 상기 CECVD 구리층은 다이렉트 리퀴드 인젝션(DLI), 컨트롤 에바퍼레이션 믹서(CEM), 오리피스(orifice) 방식 및 스프레이(spray) 방식 중 어느 한 가지의 베이퍼라이저(vaporizer)를 갖는 유기화학 기상증착 장비에서 MOCVD법으로 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성방법.The CECVD copper layer is MOCVD in an organic chemical vapor deposition apparatus having a vaporizer of any one of a direct liquid injection (DLI), a control evolution mixer (CEM), an orifice method and a spray method. The copper metal wiring formation method of a semiconductor element characterized by forming by the method. 제 1 항에 있어서,The method of claim 1, 상기 습식 세정은 웨이퍼를 1 내지 3000rpm의 범위로 회전시키면서 순수(DI), 순수+H2SO4, BOE 및 순수+HF 중 어느 하나를 세정 용액으로 이용하여 -20 내지 50℃의 온도범위에서 1 내지 600초 동안 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.The wet cleaning is performed in a temperature range of -20 to 50 ° C. using any one of pure water (DI), pure water + H 2 SO 4 , BOE, and pure water + HF as a cleaning solution while rotating the wafer in the range of 1 to 3000 rpm. Copper metal wiring forming method of a semiconductor device, characterized in that carried out for about 600 seconds. 제 1 항에 있어서,The method of claim 1, 상기 스핀 드라이는 웨이퍼를 1 내지 2000rpm의 범위로 회전시키면서 50 내지 300℃의 온도 범위에서 실시하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.The spin-drying is performed in a temperature range of 50 to 300 ° C. while rotating the wafer in a range of 1 to 2000 rpm.
KR1020000033611A 2000-06-19 2000-06-19 method of forming a copper wiring in a semiconductor device KR100576046B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033611A KR100576046B1 (en) 2000-06-19 2000-06-19 method of forming a copper wiring in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033611A KR100576046B1 (en) 2000-06-19 2000-06-19 method of forming a copper wiring in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20010113318A KR20010113318A (en) 2001-12-28
KR100576046B1 true KR100576046B1 (en) 2006-05-03

Family

ID=19672513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033611A KR100576046B1 (en) 2000-06-19 2000-06-19 method of forming a copper wiring in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100576046B1 (en)

Also Published As

Publication number Publication date
KR20010113318A (en) 2001-12-28

Similar Documents

Publication Publication Date Title
KR100407678B1 (en) Method of forming a copper metal wiring in a semiconductor device
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6541374B1 (en) Method of depositing a diffusion barrier for copper interconnection applications
US6372633B1 (en) Method and apparatus for forming metal interconnects
US20150214093A1 (en) Processes and systems for engineering a barrier surface for copper deposition
US20140322446A1 (en) Processes and systems for engineering a copper surface for selective metal deposition
KR100407680B1 (en) Method of forming a metal wiring in a semiconductor device
KR100407679B1 (en) Method of forming a copper wiring in a semiconductor device
JP4790163B2 (en) Method for forming metal wiring of semiconductor element
KR100403454B1 (en) Method of forming a metal wiring in a semiconductor device
US20030073304A1 (en) Selective tungsten stud as copper diffusion barrier to silicon contact
KR100671610B1 (en) Method of forming a metal wiring in a semiconductor device
KR100576046B1 (en) method of forming a copper wiring in a semiconductor device
US6579793B2 (en) Method of achieving high adhesion of CVD copper thin films on TaN Substrates
KR100612543B1 (en) Method of forming a copper metal wiring in a semiconductor device
KR100744669B1 (en) A method for forming damascene metal wire using copper
KR100612548B1 (en) Method of forming a metal wiring in a semiconductor device
KR100612542B1 (en) Method of forming a copper wiring in a semiconductor device
KR100451767B1 (en) Method for forming interconnect structures of semiconductor device
KR100858873B1 (en) A method for forming damscene metal wire using copper electroless plating
TW518715B (en) Method of forming metal wiring in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee