KR100572314B1 - 반도체 테스터의 수직결합형 퍼포먼스 보드 - Google Patents

반도체 테스터의 수직결합형 퍼포먼스 보드 Download PDF

Info

Publication number
KR100572314B1
KR100572314B1 KR1019990040430A KR19990040430A KR100572314B1 KR 100572314 B1 KR100572314 B1 KR 100572314B1 KR 1019990040430 A KR1019990040430 A KR 1019990040430A KR 19990040430 A KR19990040430 A KR 19990040430A KR 100572314 B1 KR100572314 B1 KR 100572314B1
Authority
KR
South Korea
Prior art keywords
board
performance board
coupled
wafer
rotating
Prior art date
Application number
KR1019990040430A
Other languages
English (en)
Other versions
KR20010028265A (ko
Inventor
정의근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990040430A priority Critical patent/KR100572314B1/ko
Publication of KR20010028265A publication Critical patent/KR20010028265A/ko
Application granted granted Critical
Publication of KR100572314B1 publication Critical patent/KR100572314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은, 반도체 테스터의 수직결합형 퍼포먼스 보드에 관한 것으로서, 퍼포먼스보드와 웨이퍼보드를 연결하는 부위에 원형 고리형으로 이루어지고, 상기 퍼포먼스보드와 고정,결합되어서 정회전 및 역회전을 하는 회전부와 이의 하측에 접촉되면서 회전부의 회전과는 별도로 고정되고, 오름턱이 형성되어 있어서 상기 회전부에 형성된 롤러가 소정 높이로 오를 수 있으며, 상기 웨이퍼보드와 결합되는 고정부 및 상기 회전부 및 상기 고정부의 외주부를 둘러싸면서 상기 회전부의 정회전 및 역회전시 상기 회전부와 고정부가 소정간격으로 이격 및 근접되도록 하는 커플링이 구비되어 있어서 포고핀과 수평을 유지한 상태에서 수직으로 웨이퍼보드와 포고핀이 결합되도록 이루어진다. 그에 따라, 퍼포먼스 보드를 이루는 웨이퍼보드와 포고핀이 수평을 유지한 상태에서 수직으로 안정적인 접촉이 이루어지며, 그에 따라 포그핀의 손상이 방지되어 부품비용이 절감되고, 또한, 각종 불량이 감소하므로 테스트 결과의 신뢰도가 향상되는 효과가 있다.
퍼포먼스보드, 포고핀, 이디에스공정, 반도체

Description

반도체 테스터의 수직결합형 퍼포먼스 보드{Vertical contact type performance board of the equipment for semiconductor tester}
도1은 테스터 설비에서 테스트 헤드의 개폐동작이 이루어질 때의 상태를 나타내는 도면이다.
도2a 내지 도2d는 종래의 퍼포먼스 보드와 포고핀 접속시의 상태를 나타내는 도면이다.
도3은 본 발명에 따른 실시예의 퍼포먼스 보드와 포고핀이 결합되기 전의 상태를 나타내는 도면이다.
도4는 도3의 퍼포먼스 보드와 포고핀이 결합된 상태를 나타내는 도면이다.도5a 내지 도5c는 회전부와 고정부가 결합되는 상태를 나타내는 도면이다.
도6은 본 발명에 따른 퍼포먼스 보드의 상측 회전부를 나타내는 도면이다.
도7은 도6의 회전부와 결합되는 하측 고정부를 나타내는 도면이다.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 테스터 12 : 테스트헤드부
14 : 프로브부 16, 30 : 퍼포먼스보드
18, 40 : 웨이퍼보드 20 : 메저링(Measuring)부
22 : 포고핀(Pogo Pin) 32 : 커플링부
34 : 커플링(Coupling) 36 : 회전부
38 : 고정부 42 : 롤러(Roller)
44 : 오름턱
본 발명은 반도체 테스터의 수직결합형 퍼포먼스 보드에 관한 것으로서, 보다 상세하게는 반도체 장치를 테스트하기 전에 웨이퍼 보드와 포고핀을 결합할 때 포고핀의 손상을 방지하도록 개선시킨 반도체 테스터의 수직결합형 퍼포먼스 보드에 관한 것이다.
반도체 장치를 제조하기 위한 웨이퍼에 산화, 사진, 식각, 증착 등의 공정이 반복적으로 수행되고, 이 공정들을 통해 형성된 반도체 장치를 가공하기 전에 정상적인 동작이 이루어지는 지의 여부를 판정한다. 이러한 판정을 수행하는 공정이 EDS(Electrical Die Sorting) 공정이고, 개개의 칩(Chip)에 형성된 패드에 전기적인 신호를 제공하여 출력되는 결과를 분석하여 판정이 이루어진다.
반도체 장치의 테스트를 위한 예가 도1에 제시되어 있다.
도1에 의하면, 테스터(10)는 테스트헤드부(12)와 프로브부(14)로 구분될 수 있다. 프로브부(14)에는 테스트헤드부(12)를 회전시키는 도시되지 않은 힌지 어셈블리(Hinge Assembly)가 구비되며, 테스트헤드부(12)에는 퍼포먼스보드(16)와 웨이퍼보드(18)가 구비되어 있다. 퍼포먼스보드(16)와 웨이퍼보드(18)를 총칭하여 퍼포먼스 보드라고 부른다.
테스트를 위해서는 테스트헤드부(12)가 닫히면서 프로브부(14)와 결합되어 웨이퍼보드가 수평방향으로 약간씩 움직이면서 측정이 이루어진다.
그런데, 종래에는 도2a 내지 도2d에 도시된 바와 같이 웨이퍼보드(18)와 메저링부(20)의 포고핀(22)이 결합될 때 축부근(A)에 먼저 접하게 되었다. 그래서 포고핀(22)의 각 부위간의 평행접촉이 이루어지지 않고, 사선으로 접촉됨으로 인해서 편마모 현상이 발생되었다. 즉, A 부위의 포고핀(22)과 B 부위 및 C 부위의 마모정도가 각기 다르므로 포고핀(22)의 수명이 단축되고, 칩 단위의 테스트가 이루어지는 동안 각종 오류(Open Fail, Leakage Fail, ICC Fail)가 발생되는 문제점이 있었다.
본 발명의 목적은, 전술한 문제점을 해결하기 위한 것으로 퍼포먼스보드의 웨이퍼보드를 메저링부의 포고핀과 수평을 유지한 상태에서 수직으로 접촉되면서 결합되어서 포고핀의 수명을 연장하고, 반도체 장치 테스트의 신뢰도를 향상하도록 하는 반도체 테스터의 수직결합형 퍼포먼스 보드를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 테스터의 수직결합형 퍼포먼스 보드는, 퍼포먼스보드로부터 소정 전기적인 신호가 웨이퍼보드로 공급되고, 상기 웨이퍼보드가 포고핀과 수직으로 결합되어 반도체 장치의 테스트가 이루어지는 반도체 테스터의 수직결합형 퍼포먼스 보드에 있어서, 상기 퍼포먼스보드와 상기 웨이퍼보드를 연결하는 부위에는, 원형 고리형으로 이루어지고, 상기 퍼포먼스보드와 고정,결합되어서 정회전 및 역회전을 하는 회전부와 이의 하측에 접촉되면서 회전부의 회전과는 별도로 고정되고, 상기 웨이퍼보드와 결합되는 고정부 및 상기 회전부 및 상기 고정부의 외주부를 둘러싸면서 상기 회전부의 정회전 및 역회전시 상기 회전부와 고정부가 소정간격으로 이격 및 근접되도록 하는 커플링이 구비되어 있어서 포고핀과 수평을 유지한 상태에서 웨이퍼보드와 포고핀이 수직으로 결합이 용이하도록 이루어진다.
상기 회전부에는 하측에 다수의 롤러가 등간격으로 형성되고, 상기 고정부의 상측에는 상기 롤러가 굴러 오를 수 있는 오름턱이 구비되는 것이 바람직하며, 상기 커플링은 상기 회전부의 정회전 및 역회전시 이격 및 근접이 용이하도록 하며, 이격거리 만큼의 공간을 갖도록 느슨하게 형성되는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도3을 참조하여 실시예의 적용예를 설명한다.
퍼포먼스보드(30)의 하부에 포고핀이 설치되어 있는 메저링부(20)가 소정거 리 이격되어 있으며, 그 사이로 퍼포먼스보드(30)에 커플링부(32)가 구비되어 있다.
커플링부(32)에는 퍼포먼스보드(30)와 연결되어서 회전되는 회전부(36)와 이에 접촉되어서 자연방치되는 고정부(38)가 구비되며, 회전부(36)와 고정부(38)는 커플링(34)에 의해 느슨하게 결합되어 있다. 회전부(36)의 하측에는 다수의 롤러(42)가 형성되어 있어서 고정부(38)의 상측에 형성되어 있는 오름턱(44)으로 상승될 수 있도록 구성되어 있다.
전술한 바와 같이 구성된 본 발명에 따른 실시예는 퍼포먼스보드(30)가 소정각도로 회전되면서 이에 결합되어 있는 회전부(36)가 정방향으로 동일각도로 회전이 이루어진다. 회전부(36)가 회전되면서 롤러(42)는 오름턱(44)을 오르게 되고, 그에 따라 커플링(34)의 소정 여유공간 만큼 고정부(38)가 하강하게 된다. 그러면 웨이퍼보드(40)가 포고핀(22)과 밀착된다. 즉, 도4와 같이 밀착되면서 반도체 장치 테스트가 이루어질 수 있는 준비가 완료된다. 또한, 도5a, 도5b 및 도5c를 참조하면 전술한 과정을 상세하게 파악할 수 있다.
그리고, 반도체 장치의 테스트가 종료되면, 퍼포먼스보드(30)가 역방향으로 소정각도로 회전되며, 그에 따라 회전부(36)도 동시에 동일각도로 역회전이 이루어진다. 그러면, 오름턱(44)에 있던 롤러(42)가 내려가게 되어서 웨이퍼보드(40)와 포고핀(22)이 이격된다.
이때 퍼포먼스보드(30) 및 이에 연결되어 있는 회전부(36)의 회전각은 롤 러(42) 및 오름턱(44)의 개수에 따라 달라지도록 이루어지는 것이 바람직하다. 즉, 롤러(42) 및 오름턱(44)의 개수가 3개이면 그 회전각은 120°가 되는 것이 바람직하고, 그 개수가 4개이면 90°로 회전되고, 5개이면 72°, 6개이면 60°로 되는 것이 바람직하다.
전술한 회전부(36)와 고정부(38)의 개략적인 형상이 도6 및 도7에 도시되어 있다. 도6 및 도7에 의하면, 롤러(42)와 오름턱(44)이 각각 6개 형성되어 있음을 볼 수 있다. 이들의 개수는 3개 정도이면 가능하다고 할 수 있으나, 안정적인 회전 및 밀착이 이루어지도록 하려면 4개 내지 6개 정도로 이루어지는 것이 바람직하다.
전술한 바와 같이 본 발명에 따른 실시예에 의하면, 회전방식에 의해 웨이퍼보드와 포고핀의 접속 및 분리가 안정적으로 이루어져서 손상이 방지되고 각종 불량이 방지되는 이점이 있다.
따라서, 본 발명에 의하면 퍼포먼스 보드를 이루는 웨이퍼보드와 포고핀이 수평을 유지한 상태에서 수직으로 안정적인 접촉이 이루어지며, 그에 따라 포고핀의 손상이 방지되어 부품비용이 절감되며, 또한, 각종 불량이 감소하므로 테스트 결과의 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (3)

  1. 퍼포먼스보드로부터 소정 전기적인 신호가 웨이퍼보드로 공급되고, 상기 웨이퍼보드가 포고핀과 수직으로 결합되어 반도체 장치의 테스트가 이루어지는 반도체 테스터의 수직결합형 퍼포먼스 보드에 있어서,
    상기 퍼포먼스보드와 상기 웨이퍼보드를 연결하는 부위에는,
    원형 고리형으로 이루어지고, 상기 퍼포먼스보드와 고정,결합되어서 정회전 및 역회전을 하는 회전부;
    상기 회전부의 하측에 접촉되면서 회전부의 회전과는 별도로 고정되고, 상기 웨이퍼보드와 결합되는 고정부; 및
    상기 회전부 및 상기 고정부의 외주부를 둘러싸면서 상기 회전부의 정회전 및 역회전시 상기 회전부와 고정부가 소정간격으로 이격 및 근접되도록 하는 커플링;
    이 구비된 것을 특징으로 하는 반도체 테스터의 수직결합형 퍼포먼스 보드.
  2. 제 1 항에 있어서,
    상기 회전부에는 하측에 다수의 롤러가 등간격으로 형성되고, 상기 고정부의 상측에는 상기 롤러가 굴러 오를 수 있는 오름턱이 구비된 것을 특징으로 하는 상기 반도체 테스터의 수직결합형 퍼포먼스 보드.
  3. 제 1 항에 있어서,
    상기 커플링은 상기 회전부의 정회전 및 역회전시 이격 및 근접이 용이하도록 하며, 이격거리 만큼의 공간을 갖도록 느슨하게 형성된 것을 특징으로 하는 상기 반도체 테스터의 수직결합형 퍼포먼스 보드.
KR1019990040430A 1999-09-20 1999-09-20 반도체 테스터의 수직결합형 퍼포먼스 보드 KR100572314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040430A KR100572314B1 (ko) 1999-09-20 1999-09-20 반도체 테스터의 수직결합형 퍼포먼스 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040430A KR100572314B1 (ko) 1999-09-20 1999-09-20 반도체 테스터의 수직결합형 퍼포먼스 보드

Publications (2)

Publication Number Publication Date
KR20010028265A KR20010028265A (ko) 2001-04-06
KR100572314B1 true KR100572314B1 (ko) 2006-04-19

Family

ID=19612270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040430A KR100572314B1 (ko) 1999-09-20 1999-09-20 반도체 테스터의 수직결합형 퍼포먼스 보드

Country Status (1)

Country Link
KR (1) KR100572314B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734256B1 (ko) * 2001-05-23 2007-07-02 삼성전자주식회사 칩분류 공정을 위한 퍼포먼스 보드의 검수 지그
KR100456791B1 (ko) * 2002-11-19 2004-11-10 세크론 주식회사 칩이 상하로 분리되는 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012830U (ko) * 1997-09-13 1999-04-15 구본준 반도체 패키지용 테스트장치
JPH11121547A (ja) * 1997-10-13 1999-04-30 Asia Electron Inc ウェーハ測定治具、テストヘッド装置およびウェーハ測定装置
KR19990030792A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 검사장치의 퍼포먼스보드 및 이를 구비한 검사장치
JPH11248745A (ja) * 1997-11-05 1999-09-17 Feinmetall Gmbh インターフェースを有するミクロ構造用の試験ヘッド

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012830U (ko) * 1997-09-13 1999-04-15 구본준 반도체 패키지용 테스트장치
KR19990030792A (ko) * 1997-10-06 1999-05-06 윤종용 반도체 검사장치의 퍼포먼스보드 및 이를 구비한 검사장치
JPH11121547A (ja) * 1997-10-13 1999-04-30 Asia Electron Inc ウェーハ測定治具、テストヘッド装置およびウェーハ測定装置
JPH11248745A (ja) * 1997-11-05 1999-09-17 Feinmetall Gmbh インターフェースを有するミクロ構造用の試験ヘッド

Also Published As

Publication number Publication date
KR20010028265A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US7223616B2 (en) Test structures in unused areas of semiconductor integrated circuits and methods for designing the same
KR100572314B1 (ko) 반도체 테스터의 수직결합형 퍼포먼스 보드
US5014003A (en) Conductive pattern for electric test of semiconductor chips
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
US7131209B2 (en) Apparatus for measuring horizontal level of a wafer chuck
KR100897982B1 (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
US7466153B2 (en) Apparatuses for inspecting pogo pins of an electrical die sorting system and a method for performing the same
CN211350638U (zh) 一种晶圆级封装检测结构
CN103809099A (zh) 晶圆探针测试次数的检测方法
CN221078864U (zh) 一种找点测试装置
KR20030094489A (ko) 포고블럭 레벨링 측정이 가능한 반도체 소자 검사장치
US6184569B1 (en) Semiconductor chip inspection structures
KR20030002247A (ko) 반도체소자의 시험 패턴
KR200457123Y1 (ko) 반도체소자 검사장치
JPH0555321A (ja) 半導体装置およびその試験方法
KR100487949B1 (ko) 디지털 척 레벨링장치를 구비한 반도체 웨이퍼 검사용프로브 스테이션
JPS6218037Y2 (ko)
JPS63170933A (ja) ウエ−ハプロ−バ
KR20050094684A (ko) 반도체 검사장치용 테스트헤드
CN110911301A (zh) 一种晶圆级封装检测结构及方法
KR100797318B1 (ko) 프로브 카드 니들의 접촉저항 측정장치 및 측정방법
KR20100080025A (ko) 웨이퍼 검사장치 및 검사방법
KR100835467B1 (ko) 프로브 카드의 공기 세정 장치
KR20060022148A (ko) 점검 보드를 구비하는 시험기 시스템 및 그 점검 방법
JPH11330172A (ja) 半導体ウエハープローバ装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee