JPH0555321A - 半導体装置およびその試験方法 - Google Patents
半導体装置およびその試験方法Info
- Publication number
- JPH0555321A JPH0555321A JP20973391A JP20973391A JPH0555321A JP H0555321 A JPH0555321 A JP H0555321A JP 20973391 A JP20973391 A JP 20973391A JP 20973391 A JP20973391 A JP 20973391A JP H0555321 A JPH0555321 A JP H0555321A
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor device
- lsi
- cap
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の試験を容易にする。
【構成】 ＬＳＩパッケージ１において、半導体素子の
上部に着脱可能なキャップ５と、ＬＳＩ（素子）２から
のリード線３の一部を太くしたプローブパッド４とを備
えている。これにより、試験の際には、キャップ５を外
し、試験器のプローブをプローブパッド４に接触させ試
験を行い、試験終了後には、再びキャップ５を被せる。
上部に着脱可能なキャップ５と、ＬＳＩ（素子）２から
のリード線３の一部を太くしたプローブパッド４とを備
えている。これにより、試験の際には、キャップ５を外
し、試験器のプローブをプローブパッド４に接触させ試
験を行い、試験終了後には、再びキャップ５を被せる。
Description
【０００１】
【産業上の利用分野】本発明は試験が容易な構造を有す
る半導体装置およびその試験方法に関する。
る半導体装置およびその試験方法に関する。
【０００２】
【従来の技術】従来、ＬＳＩやＩＣ等の、いわゆる半導
体装置を実装したボードの試験方法では、例えば、ＡＴ
ＰＧ（Ａｌｇｏｒｉｔｈｍｉｃ Ｔｅｓｔ Ｐａｔｔｅ
ｒｎＧｅｎｅｒａｔｏｒ）等でテストパタンを作成して
機能試験を行ったり、装置試験をボード試験として代用
したり、インサーキットテスタ（ＩＣＴ）による試験等
を行っていた。
体装置を実装したボードの試験方法では、例えば、ＡＴ
ＰＧ（Ａｌｇｏｒｉｔｈｍｉｃ Ｔｅｓｔ Ｐａｔｔｅ
ｒｎＧｅｎｅｒａｔｏｒ）等でテストパタンを作成して
機能試験を行ったり、装置試験をボード試験として代用
したり、インサーキットテスタ（ＩＣＴ）による試験等
を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置のボード試験を機能試験や装置試験等で代用する場
合には、ＬＳＩやＩＣのピンレベルでの故障検出力が、
作成されるテストパタンに依存するという欠点がある。
また、ＩＣＴによる試験では、表面実装の関係で必要な
ピンにプローブを接触させることが困難になっており、
専用の試験治具を作成するための費用が必要になるとい
う欠点がある。更に、これらの試験方法では、高額な試
験機が必要になるという問題点がある。
装置のボード試験を機能試験や装置試験等で代用する場
合には、ＬＳＩやＩＣのピンレベルでの故障検出力が、
作成されるテストパタンに依存するという欠点がある。
また、ＩＣＴによる試験では、表面実装の関係で必要な
ピンにプローブを接触させることが困難になっており、
専用の試験治具を作成するための費用が必要になるとい
う欠点がある。更に、これらの試験方法では、高額な試
験機が必要になるという問題点がある。
【０００４】
【課題を解決するための手段】第１の発明は、半導体装
置のパッケージにおいて、半導体素子を覆う着脱可能な
キャップと、前記半導体素子からのリード線の一部を太
くしたプローブパッドとを備えている。
置のパッケージにおいて、半導体素子を覆う着脱可能な
キャップと、前記半導体素子からのリード線の一部を太
くしたプローブパッドとを備えている。
【０００５】また、第２の発明は、半導体装置の試験方
法であって、前記半導体装置をボードに実装後、前記キ
ャップを外し、前記リード線の前記プローブパッドに試
験器のプローブを接触させて所定の試験を行うことを特
徴とする。
法であって、前記半導体装置をボードに実装後、前記キ
ャップを外し、前記リード線の前記プローブパッドに試
験器のプローブを接触させて所定の試験を行うことを特
徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は第１の発明の一実施例を示す平面図
である。図１において、ＬＳＩパッケージ１は、着脱可
能なキャップ５付きパッケージであり、中央部に配置さ
れたＬＳＩ（素子）２からパッケージピンへのリード線
３上に、プローブポイントであるプローブパッド４が設
けてある。このプローブパッド４は、リード線３の一部
を略長円形状にしたものであって、プローブの接触に対
する機械的強度と電気的強度をとを持たせるために厚み
を持たせている。
である。図１において、ＬＳＩパッケージ１は、着脱可
能なキャップ５付きパッケージであり、中央部に配置さ
れたＬＳＩ（素子）２からパッケージピンへのリード線
３上に、プローブポイントであるプローブパッド４が設
けてある。このプローブパッド４は、リード線３の一部
を略長円形状にしたものであって、プローブの接触に対
する機械的強度と電気的強度をとを持たせるために厚み
を持たせている。
【０００８】図２は第２の発明の一実施例を示す斜視図
である。本実施例は第１の発明のＬＳＩパッケージ１の
試験方法であって、図２に示すように、試験対象のボー
ド１０には、本発明のＬＳＩパッケージ１１によってパ
ッケージされたＬＳＩ３とＬＳＩ４とを実装している。
本発明のボード試験方法は、各ＬＳＩパッケージ１１の
キャップを外し、ＬＳＩ３とＬＳＩ４との間で配線させ
ているピンについて、各プローブポイントを試験機のプ
ローブを接触させて測定する。図１はＬＳＩ間の配線検
査を行っている状態を示しているが、ボードコネクタと
ＬＳＩ間との配線についても同様に試験可能である。そ
して、試験が終了すると再びキャップを被せる。
である。本実施例は第１の発明のＬＳＩパッケージ１の
試験方法であって、図２に示すように、試験対象のボー
ド１０には、本発明のＬＳＩパッケージ１１によってパ
ッケージされたＬＳＩ３とＬＳＩ４とを実装している。
本発明のボード試験方法は、各ＬＳＩパッケージ１１の
キャップを外し、ＬＳＩ３とＬＳＩ４との間で配線させ
ているピンについて、各プローブポイントを試験機のプ
ローブを接触させて測定する。図１はＬＳＩ間の配線検
査を行っている状態を示しているが、ボードコネクタと
ＬＳＩ間との配線についても同様に試験可能である。そ
して、試験が終了すると再びキャップを被せる。
【０００９】
【発明の効果】以上説明したように本発明の半導体装置
では、着脱可能なキャップとリード線の一部にプローブ
パッドを設けたことにより、ボード試験を機能試験や装
置試験等で代用しないため、テストパタンに依存するこ
となくＬＳＩやＩＣの全ピンの組み立て不良を検出でき
る。また、プローブパッドを２つのプローブを用いて試
験することが可能なため、専用の試験治具を作成する必
要がなくなる。更に、本発明の試験方法では、試験対象
を機能的に動作させないため高額な試験機を必要としな
いという効果がある。
では、着脱可能なキャップとリード線の一部にプローブ
パッドを設けたことにより、ボード試験を機能試験や装
置試験等で代用しないため、テストパタンに依存するこ
となくＬＳＩやＩＣの全ピンの組み立て不良を検出でき
る。また、プローブパッドを２つのプローブを用いて試
験することが可能なため、専用の試験治具を作成する必
要がなくなる。更に、本発明の試験方法では、試験対象
を機能的に動作させないため高額な試験機を必要としな
いという効果がある。
【図１】第１の発明の一実施例を示す平面図である。
【図２】第２の発明の一実施例を示す斜視図である。
１，１１ ＬＳＩパッケージ ２，１２，１３ ＬＳＩ（素子） ３ リード線 ４ プローブパッド ５ キャップ １０ ボード １４ テスタープローバ
Claims (2)
- 【請求項１】 半導体装置のパッケージにおいて、半導
体素子を覆う着脱可能なキャップと、前記半導体素子か
らのリード線の一部を太くしたプローブパッドとを備え
ることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置の試験方法で
あって、前記半導体装置をボードに実装後、前記キャッ
プを外し、前記リード線の前記プローブパッドに試験器
のプローブを接触させて所定の試験を行うことを特徴と
する半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20973391A JPH0555321A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置およびその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20973391A JPH0555321A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置およびその試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555321A true JPH0555321A (ja) | 1993-03-05 |
Family
ID=16577740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20973391A Pending JPH0555321A (ja) | 1991-08-22 | 1991-08-22 | 半導体装置およびその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555321A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000059158A (ko) * | 2000-07-19 | 2000-10-05 | 홍영희 | 프로브, 프로브 카드 및 프로브의 제조 방법 |
| KR20000059206A (ko) * | 2000-07-21 | 2000-10-05 | 홍영희 | 수직 동작형 프로브 및 프로브 카드 |
-
1991
- 1991-08-22 JP JP20973391A patent/JPH0555321A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000059158A (ko) * | 2000-07-19 | 2000-10-05 | 홍영희 | 프로브, 프로브 카드 및 프로브의 제조 방법 |
| KR20000059206A (ko) * | 2000-07-21 | 2000-10-05 | 홍영희 | 수직 동작형 프로브 및 프로브 카드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730340B2 (ja) | 半導体試験装置 | |
| JPH0555321A (ja) | 半導体装置およびその試験方法 | |
| JPS6137776B2 (ja) | ||
| JP2657315B2 (ja) | プローブカード | |
| JP2000074991A (ja) | 半導体チップ用パッケージの良否検査方法及びその装置とこれに用いるプローブピン構造 | |
| JPH01129432A (ja) | 集積回路 | |
| JP2767291B2 (ja) | 検査装置 | |
| KR20050067759A (ko) | 반도체 검사장치 | |
| JPS63211642A (ja) | 半導体試験装置 | |
| JPS6329261Y2 (ja) | ||
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP2005010088A (ja) | 半導体装置の試験方法 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| KR20050067760A (ko) | 반도체 검사장치 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPH01119769A (ja) | 検査装置用プローブ | |
| JPH0754814B2 (ja) | Ｉｃチツプの試験測定方法 | |
| JP2717115B2 (ja) | Ｉｃ実装ボードの検査方法 | |
| JPH01171236A (ja) | プローバ装置 | |
| JPH04369253A (ja) | 半導体集積回路パッケージ | |
| JP2002340979A (ja) | 測定装置の運転方法 | |
| JPH02205778A (ja) | 半導体装置 | |
| JPH04129239A (ja) | ウェーハ・スケール・メモリおよびその製造方法 | |
| JPH07183341A (ja) | プローブテストヘッド | |
| JPS5946417B2 (ja) | 不良半導体チツプ表示方法 |