<第1実施形態>
図1は電気光学装置1に対する信号伝送系の構成を示す図である。図1に示すように、電気光学装置1は、電気光学パネル100と、駆動用集積回路200と、フレキシブル回路基板300とを備え、電気光学パネル100が、駆動用集積回路200の搭載されたフレキシブル回路基板300に接続されている。電気光学パネル100は、このフレキシブル回路基板300および駆動用集積回路200を介して、図示しないホストCPUに接続されている。ここで、駆動用集積回路200は、ホストCPUからフレキシブル回路基板300を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板300を介して電気光学パネル100を駆動する装置である。
図2は、電気光学パネル100及び駆動用集積回路200の構成を示すブロック図である。図2に示すように、電気光学パネル100は、画素部10と、プリチャージ信号供給回路55と、J個のデマルチプレクサー57[1]〜57[J]とを備えている。(Jは2以上の整数)駆動用集積回路200は、走査線駆動回路22と、データ線駆動回路30と、制御回路40とを備えている。
画素部10には、M本の第1走査線12a、および、M本の第2走査線12bと、第1走査線12aおよび第2走査線12bと互い交差するN(N=J×4)本のデータ線14とが形成されている(M,Nは2以上の整数)。複数の画素回路PIXは、第1走査線12aおよび第2走査線12bのペアのそれぞれと各データ線14との交差に対応して設けられており、縦M行×横N列の行列状に配列されている。
図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子60とTFT等のスイッチング素子SWとを含む。液晶素子60は、相互に対向する画素電極62およびコモン電極64と両電極間の液晶66とで構成された電気光学素子である。画素電極62とコモン電極64との間の印加電圧に応じて液晶66の透過率(表示階調)が変化する。なお、液晶素子60に並列に補助容量を接続した構成も採用され得る。スイッチング素子SWは、例えば、第1走査線12aおよび第2走査線12bにゲートが接続されたNチャネル型のトランジスタで構成され、液晶素子60とデータ線14との間に設けられ両者の電気的な接続(導通/絶縁)を制御する。例えば、第m行目(m<M)の第1走査線12aに走査信号Gm−1が選択電位に設定されることで第m行における奇数列の各画素回路PIXにおけるスイッチング素子SWが同時にオン状態に遷移する。また、第m行目の第2走査線12bに走査信号Gm−2が選択電位に設定されることで第m行における偶数列の各画素回路PIXにおけるスイッチング素子SWが同時にオン状態に遷移する。
画素回路PIXに対応する第1走査線12aおよび第2走査線12bが選択され、当該画素回路PIXのスイッチング素子SWがオン状態に制御されたとき、当該画素回路PIXの液晶素子60には、データ線14から当該画素回路PIXに供給される画像信号D[1]〜D[J]に応じた電圧が印加され、当該画素回路PIXの液晶66は、画像信号D[1]〜D[J]に応じた透過率に設定される。また、図示しない光源がオン(点灯)状態となり、光源から光が出射されると、当該光は、画素回路PIXが備える液晶素子60の液晶66を透過して、観察者側に進行する。すなわち、液晶素子60に画像信号D[1]〜D[J]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路PIXに対応する画素は、画像信号D[1]〜D[J]に応じた階調を表示することになる。
画素回路PIXの液晶素子60に画像信号D[1]〜D[J]に応じた電圧が印加された後、スイッチング素子SWがオフ状態となると、理想的には当該画像信号D[1]〜D[J]に対応する印加電圧が保持される。従って、理想的には、各画素は、スイッチング素子SWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号D[1]〜D[J]に応じた階調を表示する。
図3に示すように、データ線14と画素電極62との間(または、データ線14と、画素電極62及びスイッチング素子SWを電気的に接続する配線との間)には、容量Caが寄生する。そのため、スイッチング素子SWがオフ状態である間に、データ線14の電位変動が容量Caを介して画素電極62に伝播し、液晶素子60の印加電圧が変動することがある。
また、コモン電極64には、図示しないコモン線を介して、一定の電圧であるコモン電圧LCCOMが供給される。コモン電圧LCCOMは、例えば、画像信号D[1]〜D[J]の中心電圧を0Vとしたとき、−0.5V程度になる。これは、スイッチング素子SW等の特性によるものである。
本実施形態では、いわゆる焼き付きを防止するため、液晶素子60に印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線14を介して画素回路PIXに供給する画像信号D[1]〜D[J]のレベルを、画像信号D[1]〜D[J]の中心電圧に対して単位期間ごとに反転する。単位期間は、画素回路PIXを駆動する動作の1単位となる期間である。この例では、単位期間は垂直走査期間となっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間の自然数倍であってもよい。本実施形態においては、画像信号D[1]〜D[J]が画像信号D[1]〜D[J]の中心電圧に対して高電圧となる場合を正極性とし、画像信号D[1]〜D[J]が画像信号D[1]〜D[J]の中心電圧に対して低電圧となる場合を負極性とする。
説明を図2に戻す。制御回路40は、図示しない外部の装置より入力される垂直同期信号Vs、水平同期信号Hs、ドットクロック信号DCLK等の外部信号に基づいて、走査線駆動回路22、データ線駆動回路30を同期制御する。この同期制御の下、走査線駆動回路22及びデータ線駆動回路30は、互いに協働して画素部10の表示制御を行う。
走査線駆動回路22は、走査信号G1−1〜GM−1をM本の第1走査線12aの各々に出力する。また、走査線駆動回路22は、走査信号G1−2〜GM−2をM本の第2走査線12bの各々に出力する。走査線駆動回路22は、制御回路40から水平同期信号Hsが出力されるのに応じて、各走査線12a,12bに対する走査信号G1−1〜GM−1,G1−2〜GM−2を所定のタイミングでアクティブレベルとする。
ここで、例えば第m行の第1走査線12aが選択されている期間、すなわちGm−1がアクティブレベルである期間は、第m行、奇数列の画素回路PIXの各スイッチング素子SWがON状態となり、これらのスイッチング素子SWを各々介して奇数列のデータ線14が第m行、奇数列の画素回路PIXの各画素電極62に各々接続される。また、第m行の第2走査線12bが選択されている期間、すなわちGm−2がアクティブレベルである期間は、第1行〜第m行に対応した走査信号G1−2〜Gm−2がアクティブレベルであり、当該行に対応した第2走査線12bが選択されている期間は、第1行〜第m行における第m行、偶数列の画素回路PIXの各スイッチング素子SWがON状態となり、これらのスイッチング素子SWを各々介して偶数列のデータ線14が第m行、偶数列の画素回路PIXの各画素電極62に各々接続される。
画素部10内のN本のデータ線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分されている(J=N/4)。デマルチプレクサー57[1]〜57[J]は、このJ個の配線ブロックB[1]〜B[J]に各々対応している。
デマルチプレクサー57[j](j=1〜J)の各々は、4個のスイッチ58[1]〜58[4]により構成されている。デマルチプレクサー57[j](j=1〜J)の各々において、4個のスイッチ58[1]〜58[4]の各々の一方の接点は共通接続されている。そして、デマルチプレクサー57[j](j=1〜J)の各々の4個のスイッチ58[1]〜58[4]の一方の接点の共通接続点は、J本のデータ線15に各々接続されている。このJ本のデータ線15は、フレキシブル回路基板300を介して駆動用集積回路200のデータ線駆動回路30に接続されている。また、デマルチプレクサー57[j](j=1〜J)の各々において、4個のスイッチ58[1]〜58[4]の各々の他方の接点は、当該デマルチプレクサー57[j]に対応した配線ブロックB[j]を構成する4本のデータ線14に各々接続されている。
各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]のON/OFFは、4個の選択信号SL1〜SL4により各々切り換えられる。この4個の選択信号SL1〜SL4は、フレキシブル回路基板300を介して駆動用集積回路200の制御回路40から供給される。ここで、例えば1個の選択信号SL1がアクティブレベル、他の3個の選択信号SL2〜SL4が非アクティブレベルである場合には、デマルチプレクサー57[j](j=1〜J)に各々属するJ個のスイッチ58[1]のみがONとなる。従って、デマルチプレクサー57[j](j=1〜J)の各々は、J本のデータ線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の1番目のデータ線14に各々出力する。以下、同様にして、J本のデータ線15上の画像信号D[1]〜D[J]を各配線ブロックB[1]〜B[J]の2番目、3番目、4番目のデータ線14に各々出力する。データ線14に出力された画像信号D[1]〜D[J]の電位は、配線容量により、次に対応する選択信号SL1〜SL4または、後述するプリチャージ選択信号SLC−1,SLC−2がアクティブレベルとなるまでデータ線14にそのまま保持される。
制御回路40は、前段のコントローラから表示データを受けて、少なくとも1ライン分のメモリに1ライン分のデータを格納する。ここで、画素部10の階調を規定する表示データは、一例として、6ビットで構成される64階調データである。メモリから読み出された1ライン分の表示データは、6ビットのバスを介して、表示データ信号としてデータ線駆動回路30にシリアルに転送される。
制御回路40は、プリチャージ信号供給回路55に、プリチャージ信号CHG、プリチャージ選択信号SLC−1,SLC−2を出力する。以下に説明するプリチャージ動作信号は、OFF状態となっている画素のスイッチング素子SWを介しての画素電極62とデータ線14間のリークの影響による表示むらを抑えるために行われる。本実施形態においては、各配線ブロックB[1]〜B[J]の4番目のデータ線14に対する画像信号D[1]〜D[J]の出力が行われるタイミングで、プリチャージ選択信号SLC−1をアクティブ状態とする。また各配線ブロックB[1]〜B[J]の3番目のデータ線14に対する画像信号D[1]〜D[J]の出力が行われるタイミングでプリチャージ選択信号SLC−2をアクティブ状態とする。
プリチャージ信号供給回路55は、スイッチ56[1]〜56[4]を備えており、スイッチ56[1]〜56[4]のON/OFFは、プリチャージ選択信号SLC−1およびプリチャージ選択信号SLC−2により切り換えられる。制御回路40から出力されるプリチャージ選択信号SLC−1がアクティブ状態とされると、スイッチ56[1]およびスイッチ56[3]がON状態となり、各配線ブロックB[1]〜B[J]の奇数番目、つまり、1番目と3番目のデータ線14に、プリチャージ信号CHGが接続される。プリチャージ信号CHGの電位は、配線容量により、次に対応する選択信号SL1〜SL4または、再度プリチャージ選択信号SLC−1がアクティブレベルとなるまでデータ線14にそのまま保持される。また、制御回路40から出力されるプリチャージ選択信号SLC−2がアクティブ状態とされると、スイッチ56[2]およびスイッチ56[4]がON状態となり、各配線ブロックB[1]〜B[J]の偶数番目、つまり、2番目と4番目のデータ線14に、プリチャージ信号CHGが接続される。プリチャージ信号CHGの電位は、配線容量により、次に対応する選択信号SL1〜SL4または、再度プリチャージ選択信号SLC−2がアクティブレベルとなるまでデータ線14にそのまま保持される。
データ線駆動回路30は、走査線駆動回路22と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線14に出力する。データ線駆動回路30は、制御回路40から出力される選択信号SL1〜SL4に基づいてラッチ信号を生成し、シリアルデータとして供給されたn個の6ビットの表示データ信号を順次ラッチする。表示データ信号は、4画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路30には、D/A(Digital to Analog)変換回路が備えられており、グループ化されたデジタルデータをD/A変換し、アナログデータとしての電圧を生成する。これにより、4画素単位で時系列化された表示データ信号が所定のデータ電圧に変換される。そして、4画素分のデータ電圧は、この順序で各データ線14に供給される。
デマルチプレクサー57[j](j=1〜J)の各スイッチ58[1]〜58[4]は、制御回路40から出力される選択信号SL1〜SL4によって導通制御され、所定のタイミングでONしていく。これによって、1Hにおいて、各データ線14に供給された4画素分のデータ電圧は、スイッチ58[1]〜58[4]により時系列的にデータ線14に出力される。
以上が電気光学装置1の構成である。
次に、電気光学パネル100及び駆動用集積回路200の動作について、図4および図5を参照して説明する。図4は、画素部10における第1番目の配線ブロックB[1]と第2番目の配線ブロックB[2]の画素回路PIXと、プリチャージ信号供給回路55の配線ブロックB[1]と配線ブロックB[2]に対応する部分と、配線ブロックB[1]と配線ブロックB[2]に対応するデマルチプレクサー57[1],57[2]のみを示すブロック図である。図4においては、説明を簡単にするために、9列目以降の画素回路PIXと、5行目以降の画素回路PIXについては図示を省略している。また、省略した画素回路PIXに対応する、プリチャージ信号供給回路55の部分、第1走査線12aおよび第2走査線12b、データ線14、およびデマルチプレクサー57についても図示を省略している。
図4においては、理解を容易にするために、画素回路PIXに座標を付して示している。例えば、PIX(x,y)は、x列y行の位置の画素回路PIXであることを示している。また、データ線14については、配線ブロックB[x]におけるデータ線14をデータ線14[x]−pとして示している。番号pは、当該配線ブロック内におけるデータ線の番号であり、列番号の昇順に、1〜4の番号を付している。例えば、データ線14[1]−3は、配線ブロックB[1]における3番目のデータ線であることを示している。
図5は図4に示す配線ブロックB[1]の部分の動作を示すタイミングチャートである。図5においては、説明を簡単にするために、3行目以降の第1走査線12aおよび第2走査線12bに供給される走査信号については記載を省略している。また、3行目以降の画素回路PIXに保持される電圧についても記載を省略している。
制御回路40は、水平同期信号Hsに同期する選択信号SL1〜SL4をデータ線駆動回路30の各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]に出力する。データ線駆動回路30は、出力端子d1〜dJからデータ線15に画像信号D[1]〜D[J]を出力する。各デマルチプレクサー57[j](j=1〜J)の4個のスイッチ58[1]〜58[4]は、選択信号SL1〜SL4に基づいてON/OFFされ、画像信号D[1]〜D[J]がデータ線14のいずれかに各々接続される。
配線ブロックB[1]のデータ線14[1]−1〜データ線14[1]−4に出力される画像信号D[1]に着目すると、最初の1水平走査期間には、1行目の画素回路PIX(1,1)〜PIX(4,1)に書き込むデータとしてD(1,1)〜D(4,1)が時分割により画像信号D[1]として出力される。次の1水平走査期間には、2行目の画素回路PIX(1,2)〜PIX(4,2)に書き込まれるデータD(1,2)〜D(4,2)が時分割により画像信号D[1]として出力される。但し、出力される順序は、最初の1水平走査期間には、D(1,1)、D(3,1)、D(2,1)、およびD(4,1)の順序となる。また、次の1水平走査期間には、D(1,2)、D(3,2)、D(2,2)、およびD(4,1)の順序となる。図5に示す例では、時刻t2にデータD(1,1)が画像信号D[1]として出力され、その後、時刻t4にデータD(3,1)、時刻t6にデータD(2,1)、時刻t8にデータD(4,1)が画像信号D[1]として出力される。
本実施形態では、このように、奇数列である1列目と3列目の画素回路PIX(1,1)、PIX(3,1)に対するデータD(1,1)、D(3,1)を出力した後に、偶数列である2列目と4列目の画素回路PIX(2,1)、PIX(4,1)に対するデータD(2,1)、D(4,1)を出力している。そして、これらのデータD(1,1)、D(3,1)、D(2,1)、D(4,1)をデータ線14[1]−1〜14[1]−4を書き込む前に、プリチャージ信号CHGをデータ線14[1]−1〜14[1]−4に書き込む。これは、OFF状態となっている画素のスイッチング素子SWとデータ線14[1]−1〜14[1]−4間のリークの影響による表示むらを抑えるために行われるものである。
但し、本実施形態では、データ線14[1]−1〜14[1]−4に対するプリチャージ信号CHGの書き込み期間を、データD(1,1)、D(3,1)、D(2,1)、D(4,1)の書き込み期間とは別に設けるのではなく、偶数列のデータ線14[1]−4に対するデータD(4,1)の書き込み期間を利用して、奇数列のデータ線14[1]−1,14[1]−3に対するプリチャージ信号CHGの書き込みを行うと共に、奇数列のデータ線14[1]−3に対するデータD(3,1)の書き込み期間を利用して、偶数列のデータ線14[1]−2,14[1]−4に対するプリチャージ信号CHGの書き込みを行うようにしている。
具体的には、図5に示すように、タイミングt0で選択信号SL4がアクティブ状態となり、最終行である第M行の第4列目の画素回路PIX(4,M)に対するデータD(4,M)が第4列目のデータ線14[1]−4に書き込まれるが、制御回路40は、このタイミングt0において同時にプリチャージ選択信号SLC−1をアクティブ状態とする。プリチャージ信号供給回路55のスイッチ56[1]とスイッチ56[3]がON状態となり、第1列目のデータ線14[1]−1と第3列目のデータ線14[1]−3がプリチャージ線54に接続される。その結果、プリチャージ線54には、所定のプリチャージ信号CHGが供給されているので、データ線14[1]−1とデータ線14[1]−3にはプリチャージ信号CHGが書き込まれる。時刻t1でプリチャージ選択信号SLC−1は非アクティブ状態となり、プリチャージ信号供給回路55のスイッチ56[1]とスイッチ56[3]はOFF状態となるが、配線容量が存在するため、データ線14[1]−1とデータ線14[1]−3の電位は、プリチャージ信号CHGの電位に保持される。このように、本実施形態においては、第4番目のデータ線14[1]−4へのデータの書き込みと、奇数列のデータ線14[1]−1とデータ線14[1]−3へのプリチャージ信号CHGの書き込みとが同時に行われる。
プリチャージ選択信号SLC−1が非アクティブ状態となった所定期間後の時刻t2においては、選択信号SL1がアクティブ状態となり、デマルチプレクサ57[1]のスイッチ58[1]がON状態となるので、画像信号D[1]が供給されるデータ線15と第1列目のデータ線14[1]−1が接続され、データD(1,1)が第1列目のデータ線14[1]−1に書き込まれる。時刻t3において選択信号SL1は非アクティブ状態となるが、配線容量が存在するため、データ線14[1]−1の電位は、データD(1,1)の電位に保持される。
選択信号SL1が非アクティブ状態となった所定期間後の時刻t4においては、選択信号SL3がアクティブ状態となり、デマルチプレクサ57[1]のスイッチ58[3]がON状態となるので、画像信号D[1]が供給されるデータ線15と第3列目のデータ線14[1]−3が接続され、データD(3,1)が第3列目のデータ線14[1]−3に書き込まれる。時刻t5において選択信号SL3は非アクティブ状態となるが、配線容量が存在するため、データ線14[1]−3の電位は、データD(3,1)の電位に保持される。
選択信号SL3が非アクティブ状態となった所定期間後の時刻t6において、1行目の走査信号G1−1がアクティブ状態となり、画素回路PIX(1,1)と画素回路PIX(3,1)のスイッチング素子SWがON状態となるため、データ線14[1]−1の電位とデータ線14[1]−3の電位は、それぞれ画素回路PIX(1,1)と画素回路PIX(3,1)に書き込まれる。
一方、選択信号SL3がアクティブ状態となり、データD(3,1)が第3列目のデータ線14[1]−3に書き込まれる時刻t4においては、同時に、プリチャージ選択信号SLC−2がアクティブ状態となり、プリチャージ信号供給回路55のスイッチ56[2]とスイッチ56[4]がON状態となり、第2列目のデータ線14[1]−2と第4列目のデータ線14[1]−4がプリチャージ線54に接続される。プリチャージ線54には、所定のプリチャージ信号CHGが供給されているので、データ線14[1]−2とデータ線14[1]−4にはプリチャージ信号CHGが書き込まれる。時刻t5でプリチャージ選択信号SLC−2は非アクティブ状態となり、プリチャージ信号供給回路55のスイッチ56[2]とスイッチ56[4]はOFF状態となるが、配線容量が存在するため、データ線14[1]−2とデータ線14[1]−4の電位は、プリチャージ信号CHGの電位に保持される。このように、本実施形態においては、第3番目のデータ線14[1]−3へのデータの書き込みと、偶数列のデータ線14[1]−2とデータ線14[1]−4へのプリチャージ信号CHGの書き込みとが同時に行われる。
プリチャージ選択信号SLC−2が非アクティブ状態となった所定期間後の時刻t6においては、上述した走査信号G1−1がアクティブ状態になると共に、選択信号SL2がアクティブ状態となり、デマルチプレクサ57[1]のスイッチ58[2]がON状態となる。その結果、画像信号D[1]が供給されるデータ線15と第2列目のデータ線14[1]−2が接続され、データD(2,1)が第2列目のデータ線14[1]−2に書き込まれる。時刻t7において選択信号SL2は非アクティブ状態となるが、配線容量が存在するため、データ線14[1]−2の電位は、データD(2,1)の電位に保持される。このように、本実施形態においては、第2番目のデータ線14[1]−2へのデータの書き込みと、奇数列の画素回路PIXへのデータの書き込みが同時に行なわれる。
選択信号SL2が非アクティブ状態となった所定期間後の時刻t8においては、選択信号SL4がアクティブ状態となり、デマルチプレクサ57[1]のスイッチ58[4]がON状態となるので、画像信号D[1]が供給されるデータ線15と第4列目のデータ線14[1]−4が接続され、データD(4,1)が第4列目のデータ線14[1]−4に書き込まれる。時刻t9において選択信号SL4は非アクティブ状態となるが、配線容量が存在するため、データ線14[1]−4の電位は、データD(4,1)の電位に保持される。
選択信号SL4が非アクティブ状態となった所定期間後の時刻t10において、1行目の走査信号G1−2がアクティブ状態となり、画素回路PIX(2,1)と画素回路PIX(4,1)のスイッチング素子SWがON状態となるため、データ線14[1]−2の電位とデータ線14[1]−4の電位は、それぞれ画素回路PIX(2,1)と画素回路PIX(4,1)に書き込まれる。
一方、選択信号SL4がアクティブ状態となり、データD(4,1)が第4列目のデータ線14[1]−4に書き込まれる時刻t8においては、同時に、プリチャージ選択信号SLC−1がアクティブ状態となり、プリチャージ信号供給回路55のスイッチ56[1]とスイッチ56[3]がON状態となり、第1列目のデータ線14[1]−1と第3列目のデータ線14[1]−3がプリチャージ線54に接続される。プリチャージ線54には、所定のプリチャージ信号CHGが供給されているので、データ線14[1]−1とデータ線14[1]−3にはプリチャージ信号CHGが書き込まれる。時刻t9でプリチャージ選択信号SLC−1は非アクティブ状態となり、プリチャージ信号供給回路55のスイッチ56[1]とスイッチ56[3]はOFF状態となるが、配線容量が存在するため、データ線14[1]−1とデータ線14[1]−3の電位は、プリチャージ信号CHGの電位に保持される。このように、本実施形態においては、第4番目のデータ線14[1]−4へのデータの書き込みと、奇数列のデータ線14[1]−1とデータ線14[1]−3へのプリチャージ信号CHGの書き込みとが同時に行われる。
また、走査信号G1−2がアクティブ状態となり、データD(2,1)とデータD(4,1)が画素回路PIX(2,1)と画素回路PIX(4,1)に書き込まれる時刻t10においては、同時に、選択信号SL1がアクティブ状態となり、2行目の画素回路PIX(1,2)に対するデータD(1,2)が、データ線14[1]−1に書き込まれる。このように、本実施形態においては、第1番目のデータ線14[1]−1へのデータの書き込みと、偶数列の画素回路PIXへのデータの書き込みが同時に行なわれる。
以下、同様にして、データ線14[1]−1〜データ線14[1]−4に対するプリチャージ信号CHGとデータの書き込み、および、2行目以降の画素回路PIXへのデータの書き込みが繰り返し行われることになる。
以上のように、本実施形態は、偶数列のデータ線14[1]−4に対するデータの書き込み期間を利用して、奇数列のデータ線14[1]−1とデータ線14[1]−3に対するプリチャージ信号の書き込みを行い、かつ、奇数列のデータ線14[1]−3に対するデータの書き込み期間を利用して、偶数列のデータ線14[1]−2とデータ線14[1]−4に対するプリチャージ信号の書き込みを行うようにした。
(比較例)
ここで、本実施形態の電気光学パネル100及び駆動用集積回路200と比較される比較例の電気光学パネル及び駆動用集積回路について説明する。図19は、図4と対比される図であり、比較例の第1番目の配線ブロックB[1]と第2番目の配線ブロックB[2]の画素回路PIXと、配線ブロックB[1]と配線ブロックB[2]に対応するデマルチプレクサー57[1],57[2]のみを示すブロック図である。図20は、図5と対比される図であり、図19に示す配線ブロックB[1]の部分の動作を示すタイミングチャートである。
図19に示す比較例は、本実施形態と異なり、プリチャージ信号供給回路が備えられていない。また、一画素行には1本の走査線12のみが備えられている。したがって、比較例においては、プリチャージ信号を、画像信号D[1]〜D[J]としてデータD(1,1)〜D(4,1)に先立ってデータ線15に供給し、図20に示すように時刻t0で選択信号SL1〜SL4を同時にアクティブ状態として、データ線14[1]−1〜14[1]−4に書き込む構成になっている。つまり、比較例においては、データD(1,1)〜D(4,1)をデータ線14[1]−1〜14[1]−4に書き込む期間とは別に、プリチャージ信号をデータ線14[1]−1〜14[1]−4に書き込む期間を設ける必要がある。また、比較例においては、一画素行に1本の走査線12のみしか備えられていないので、データ線14[1]−1〜14[1]−4の電位を画素回路PIXに書き込む期間においては、次の1水平走査期間におけるデータD(1,1)〜D(4,1)をデータ線14[1]−1〜14[1]−4に書き込むことができない。そのため、一配線ブロックにおいて一画素行の画素回路PIXにデータを書き込むのに必要な最小の1水平走査期間Hは、選択信号SL1〜SL4のアクティブ期間をTxとしたとき、Txの6倍の期間となる。
(本実施形態と比較例との比較)
これに対し、本実施形態においては、一画素行に2本の第1走査線12aおよび第2走査線12bを備え、一方の第1走査線12aには奇数列のデータ線14[1]−1,14[1]−3を対応させ、他方の第2走査線12bには偶数列のデータ線14[1]−2,14[1]−4を対応させると共に、奇数列のデータ線14[1]−1,14[1]−3と偶数列のデータ線14[1]−2,14[1]−4のそれぞれにプリチャージ信号を供給するプリチャージ信号供給回路を備えている。したがって、偶数列のデータ線14[1]−4へのデータの書き込み期間と奇数列のデータ線14[1]−1,14[1]−3に対するプリチャージ信号の書き込み期間の並列化、および、奇数列のデータ線14[1]−3へのデータの書き込み期間と偶数列のデータ線14[1]−2,14[1]−4に対するプリチャージ信号の書き込み期間の並列化が可能になっている。
また、本実施形態においては、奇数列の2つの画素回路PIXへのデータの書き込み期間と、偶数列のうちの第2番目のデータ線へのデータの書き込み期間との並列化、および、偶数列の2つの画素回路PIXへのデータの書き込み期間と、奇数列のうちの第1番目のデータ線へのデータの書き込み期間との並列化が可能になっている。
したがって、本実施形態によれば、各回路のスイッチの能力、画素のスイッチング素子SWの能力、配線の時定数、および、信号の遅延やばらつきが比較例と同程度にあったとしても、必要な1水平走査期間Hを大幅に短縮することが可能である。上述した比較例では、1水平走査期間Hは、選択信号SL1〜SL4のアクティブ期間をTxとしたとき、Txの6倍の期間が必要であるが、本実施形態では、Txの4倍の期間に短縮することができる。その結果、電気光学パネルの画素数の増加に容易に対応することができる。
<第2実施形態>
次に本実施形態の第2実施形態について図6ないし図11を参照して説明する。第1実施形態においては、図5に示すように、時刻t0から時刻t1までの期間でデータ線14[1]−1とデータ線14[1]−3にプリチャージ信号を書き込み、その直後の時刻t2でデータ線14[1]−1にデータD(1,1)を書き込んでいる。したがって、データ線14[1]−1については、プリチャージ信号の保持期間はほぼゼロになっている。
一方、データ線14[1]−3については、時刻t1にデータ線14[1]−3に対するプリチャージ信号の書き込みが終了した後であって、少なくとも選択信号SL1がアクティブとなる期間の経過後の時刻t4でデータ線14[1]−3に対するデータD(3,1)書き込みが行われる。したがって、データ線14[1]−3については、図5に示すようにプリチャージ信号の保持期間は期間Tdになる。
同様に、データ線14[1]−2については、プリチャージ信号の書き込みが終了する時刻t5の直後の時刻t6にデータD(2,1)を書き込んでいる。したがって、データ線14[1]−2については、プリチャージ信号の保持期間はほぼゼロになっている。しかし、データ線14[1]−4については、プリチャージ信号の書き込みが終了する時刻t5から期間Td後の時刻t8にデータD(4,1)を書き込んでいる。したがって、データ線14[1]−4については、プリチャージ信号の保持期間は期間Tdになる。
このように、データ線14[1]−1およびデータ線14[1]−2と、データ線14[1]−3およびデータ線14[1]−4とでプリチャージ信号の保持期間に差が生じるため、データ線の平均電圧に差が生じ、リーク量にも違いが出てくる。その結果、図5に示す第1実施形態の駆動パターンを、全ての画素行、または、全フレーム期間において実行したとすると、リーク量の違いに起因する輝度むらが2画素列ごとに発生することになる。
そこで、本実施形態では、図5に示す第1実施形態の駆動パターンに加えて、図6に示す別の駆動パターンを採用し、2つの駆動パターンを適宜のタイミングで切り換えることとした。まず、図6に示す別の駆動パターンについて説明する。図6に示すように、この駆動パターンでは、画像信号D[1]として出力されるデータの順序は、D(3,1)、D(1,1)、D(4,1)、D(2,1)となっている。つまり、奇数列の画素回路PIXに対するデータは、第1列よりも第3列の画素回路PIXに対するデータを先に出力し、偶数列の画素回路PIXに対するデータは、第2列よりも第4列の画素回路PIXに対するデータを先に出力する。
したがって、時刻t1でデータ線14[1]−1とデータ線14[1]−3にプリチャージ信号の書き込みを終了した後の時刻t2においては、選択信号SL1ではなく、選択信号SL3をアクティブ状態とする。その結果、データ線14[1]−3については、プリチャージ信号の書き込み直後にデータD(3,1)が書き込まれ、データ線14[1]−3のプリチャージ信号の保持期間はほぼゼロになる。
一方、時刻t1でデータ線14[1]−1へのプリチャージ信号の書き込みを終了した後は、期間Td後の時刻t4で選択信号SL1をアクティブ状態とし、データ線14[1]−1にデータD(1,1)が書き込まれる。したがって、データ線14[1]−1のプリチャージ信号の保持期間は期間Tdになる。
同様に、時刻t4でデータ線14[1]−2とデータ線14[1]−4にプリチャージ信号の書き込みを終了した後の時刻t5においては、選択信号SL2ではなく、選択信号SL4をアクティブ状態とする。その結果、データ線14[1]−4については、プリチャージ信号の書き込み直後にデータD(4,1)が書き込まれ、データ線14[1]−4のプリチャージ信号の保持期間はほぼゼロになる。
一方、時刻t5でデータ線14[1]−2へのプリチャージ信号の書き込みを終了した後は、期間Td後の時刻t8で選択信号SL2をアクティブ状態とし、データ線14[1]−2にデータD(2,1)が書き込まれる。したがって、データ線14[1]−2のプリチャージ信号の保持期間は期間Tdになる。
図7は本実施形態における各データ線のプリチャージ信号の保持期間を模式的に示す図である。図7においてデータ線14[1]−1〜14[1]−4上に示した矩形枠内の数字は、各画素行におけるデータ線14[1]−1〜14[1]−4のプリチャージ信号の保持期間を示している。本実施形態では、第1画素行と第2画素行においては、図5に示す駆動パターンが実行され、第3画素行と第4画素行においては、図6に示す駆動パターンが実行される。したがって、第1画素行においては、データ線14[1]−1のプリチャージ信号の保持期間はほぼゼロなので、データ線14[1]−1上の矩形枠には「0」が示されている。同様に、データ線14[1]−2のプリチャージ信号の保持期間もほぼゼロなので、データ線14[1]−2上の矩形枠には「0」が示されている。しかし、第1画素行においては、データ線14[1]−3のプリチャージ信号の保持期間は期間Tdであり、期間Tdの1倍という意味で、データ線14[1]−3上の矩形枠には「1」が示されている。同様に、データ線14[1]−4のプリチャージ信号の保持期間も期間Tdなので、データ線14[1]−2上の矩形枠には「1」が示されている。第2画素行も図5に示す駆動パターンが実行されるので、データ線14[1]−1〜14[1]−4上の矩形枠には、それぞれ第1画素行と同様に、「0」、「0」、「1」、「1」が示されている。
一方、第3画素行においては、図6に示す駆動パターンが実行されるので、データ線14[1]−1のプリチャージ信号の保持期間は期間Tdであり、期間Tdの1倍という意味で、データ線14[1]−1上の矩形枠には「1」が示されている。同様に、データ線14[1]−2のプリチャージ信号の保持期間も期間Tdなので、データ線14[1]−2上の矩形枠には「1」が示されている。しかし、データ線14[1]−3のプリチャージ信号の保持期間はほぼゼロなので、データ線14[1]−3上の矩形枠には「0」が示されている。同様に、データ線14[1]−4のプリチャージ信号の保持期間もほぼゼロなので、データ線14[1]−4上の矩形枠には「0」が示されている。第4画素行も図6に示す駆動パターンが実行されるので、データ線14[1]−1〜14[1]−4上の矩形枠には、それぞれ第3画素行と同様に、「1」、「1」、「0」、「0」が示されている。
このように、本実施形態によれば、各データ線において、異なる2つのプリチャージ信号の保持期間が交互に切り替わるように駆動するので、各データ線の平均電圧が平均化されるためリーク量が揃うので、周期的な輝度むらを発生させることがない。
上述した例では、奇数画素行および偶数画素行のそれぞれにおいて、図5に示す駆動パターンと図6に示す駆動パターンを切り替えるようにしたが、これ以外の駆動方式を採用することもできる。例えば、図8に示すように、1フレームにおいては、図5に示す駆動パターンで駆動を行う。その結果、1フレームの期間は、データ線14[1]−1とデータ線14[1]−2は保持期間がほぼゼロとなり、データ線14[1]−3とデータ線14[1]−4は保持期間が期間Tdとなる。このようなパターンを仮にAパターンとする。
一方、図9に示すように、別の1フレームにおいては、図6に示す駆動パターンで駆動を行う。その結果、この別の1フレームの期間は、データ線14[1]−1とデータ線14[1]−2は保持期間が期間Tdとなり、データ線14[1]−3とデータ線14[1]−4は保持期間がほぼゼロとなる。このようなパターンを仮にBパターンとする。
本実施形態では、フレームごとにデータの極性を切り替えるフレーム反転駆動を採用しているが、奇数フレームである第(2q+1)フレーム(qは、0から始まる整数とする)では図8に示すAパターンを採用し、偶数フレームである第(2q+2)フレーム(qは、0から始まる整数とする)では図9に示すBパターンを採用するようにしてもよい。このようにすれば、奇数フレームである第(2q+1)フレームと偶数フレームである第(2q+2)フレームで各データ線の平均電圧が平均化されるためリーク量が揃うので、周期的な輝度むらを発生させることがない。また、奇数フレームである第(2q+1)フレーム(qは、0から始まる整数とする)では図9に示すBパターンを採用し、偶数フレームである第(2q+2)フレーム(qは、0から始まる整数とする)では図8に示すAパターンを採用するようにしてもよい。
さらに、4フレーム単位で考えて、第1フレームである第(4q+1)フレーム(qは、0から始まる整数とする)と第2フレームである第(4q+2)フレーム(qは、0から始まる整数とする)では図8に示すAパターンを採用し、第3フレームである第(4q+3)フレーム(qは、0から始まる整数とする)と第4フレームである第(4q+4)フレーム(qは、0から始まる整数とする)では図9に示すBパターンを採用するようにしてもよい。このようにしても、4フレーム単位で各データ線に保持されるプリチャージ信号の電圧が平均化され、リーク量も揃うので、周期的な輝度むらを発生させることがない。また、第1フレームである第(4q+1)フレーム(qは、0から始まる整数とする)と第2フレームである第(4q+2)フレーム(qは、0から始まる整数とする)では図9に示すBパターンを採用し、第3フレームである第(4q+3)フレーム(qは、0から始まる整数とする)と第4フレームである第(4q+4)フレーム(qは、0から始まる整数とする)では図8に示すAパターンを採用するようにしてもよい。
<第3実施形態>
次に本実施形態の第3実施形態について図12を参照して説明する。上述した各実施形態においては、選択信号SL1〜SL4をそれぞれ独立にアクティブ状態とする例について説明した。しかし、本実施形態では、選択信号SL1をアクティブ状態とする期間に、選択信号SL3をアクティブ状態とし、選択信号SL2をアクティブ状態とする期間に、選択信号SL4をアクティブ状態とする例について説明する。
本実施形態では、時刻t2で選択信号SL1をアクティブ状態としてデータD(1,1)をデータ線14[1]−1に書き込むが、同時に、時刻t2で選択信号SL3についてもアクティブ状態とする。その結果、データD(1,1)がデータ線14[1]−3にも書き込まれることになるが、画素回路PIX(3,1)と画素回路PIX(1,1)は位置的に近接する画素回路なので、画素回路PIX(3,1)に書き込むべきデータD(3,1)と、画素回路PIX(1,1)に書き込むべきデータD(1,1)はほぼ同程度の電位のデータであることが多いと考えられる。仮に、画素回路PIX(3,1)に書き込むべきデータD(3,1)の電位と、画素回路PIX(1,1)に書き込むべきデータD(1,1)の電位との間にある程度の差がある場合でも、データ電位に対して大きな差があるプリチャージ信号の電位の書き込みの直後に本来のデータ電位を書き込むよりも、プリチャージ信号よりは本来のデータ電位に近い電位のデータを書き込んでおくことにより、本来のデータを書き込みやすくすることができる。
また、第1実施形態の方式では、データ線14[1]−3にプリチャージ信号を書き込んだ後に、期間Tdのプリチャージ信号の保持期間が存在したが、本実施形態においては、本来書き込むべきデータではない場合もあるが、プリチャージ信号よりは本来書き込むべきデータに近いデータを、プリチャージ信号を書き込んだ後に書き込むので、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。
同様に、時刻t6で選択信号SL2をアクティブ状態としてデータD(2,1)をデータ線14[1]−2に書き込むが、同時に、時刻t6で選択信号SL4についてもアクティブ状態とする。その結果、データD(2,1)がデータ線14[1]−4にも書き込まれることになるが、画素回路PIX(4,1)と画素回路PIX(2,1)は位置的に近接する画素回路なので、画素回路PIX(4,1)に書き込むべきデータD(4,1)と、画素回路PIX(2,1)に書き込むべきデータD(2,1)はほぼ同程度の電位のデータであることが多いと考えられる。仮に、画素回路PIX(4,1)に書き込むべきデータD(4,1)の電位と、画素回路PIX(2,1)に書き込むべきデータD(2,1)の電位との間にある程度の差がある場合でも、データ電位に対して大きな差があるプリチャージ信号の電位の書き込みの直後に本来のデータ電位を書き込むよりも、プリチャージ信号よりは本来のデータ電位に近い電位のデータを書き込んでおくことにより、本来のデータを書き込みやすくすることができる。
また、第1実施形態の方式では、データ線14[1]−4にプリチャージ信号を書き込んだ後に、期間Tdのプリチャージ信号の保持期間が存在したが、本実施形態においては、本来書き込むべきデータではない場合もあるが、プリチャージ信号よりは本来書き込むべきデータに近いデータを、プリチャージ信号を書き込んだ後に書き込むので、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
なお、本実施形態では、時刻t2で選択信号SL3をアクティブ状態とした後に、本来非アクティブ状態にするべき時刻t5において選択信号SL3を非アクティブ状態としてもよいが、図12に示すように、選択信号SL3を本来非アクティブ状態にするべき時刻t5よりも早いタイミングで非アクティブ状態にしてもよい。同様に、選択信号SL4を本来非アクティブ状態にするべき時刻t9よりも早いタイミングで非アクティブ状態にしてもよい。これは、上述したように、プリチャージ信号の書き込み直後に、何等かのデータを書き込んでいるために、本来のデータが書き込みやすくなっているためである。
また、選択信号SL3は、選択信号SL1をアクティブ状態とする時刻t2と同時にアクティブ状態とする必要はなく、時刻t2よりも多少遅れたタイミングでアクティブ状態としてもよい。選択信号SL4についても同様であり、選択信号SL4は、選択信号SL2をアクティブ状態とする時刻t6と同時にアクティブ状態とする必要はなく、時刻t6よりも多少遅れたタイミングでアクティブ状態としてもよい。
さらに、図6に示す駆動パターンの場合には、選択信号SL3をアクティブ状態とするタイミングと同じかあるいは多少遅れたタイミングで、選択信号SL1をアクティブ状態としてもよい。また、選択信号SL4をアクティブ状態とするタイミングと同じかあるいは多少遅れたタイミングで、選択信号SL2をアクティブ状態としてもよい。この場合でも、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
<第4実施形態>
次に本実施形態の第4実施形態について図13を参照して説明する。第3実施形態においては、選択信号SL3および選択信号SL4をアクティブ状態とした後は、選択信号SL3および選択信号SL4をそのまま連続的にアクティブ状態とした例について説明した。しかし、本実施形態においては、選択信号SL3および選択信号SL4を断続的にアクティブ状態とする例について説明する。
図13に示すように、時刻t2で選択信号SL1をアクティブ状態とする際、同時に、選択信号SL3をアクティブ状態とする。但し、本実施形態では、選択信号SL1をアクティブ状態とする期間Txよりも短い期間Tx’において選択信号SL3をアクティブ状態とする。そして、本来アクティブ状態とするべき時刻t4において再び選択信号SL3をアクティブ状態とし、選択信号SL1をアクティブ状態とする期間Txよりも短い期間Tx’において選択信号SL3のアクティブ状態を保つ。なお、時刻t2から選択信号SL3をアクティブ状態とする期間と、時刻t4から選択信号SL3をアクティブ状態とする期間は必ずしも同じ期間である必要はない。
同様に、時刻t6で選択信号SL2をアクティブ状態とする際、同時に、選択信号SL4をアクティブ状態とする。但し、本実施形態では、選択信号SL2をアクティブ状態とする期間Txよりも短い期間Tx’において選択信号SL4をアクティブ状態とする。そして、本来アクティブ状態とするべき時刻t8において再び選択信号SL4をアクティブ状態とし、選択信号SL2をアクティブ状態とする期間Txよりも短い期間Tx’において選択信号SL4のアクティブ状態を保つ。なお、時刻t6から選択信号SL3をアクティブ状態とする期間と、時刻t8から選択信号SL3をアクティブ状態とする期間は必ずしも同じ期間である必要はない。
本実施形態においても、プリチャージ信号の書き込み直後に、データ線14[1]−3とデータ線14[1]−4に何等かのデータを書き込むので、データ線14[1]−3とデータ線14[1]−4におけるプリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
なお、図6のパターンの場合には、選択信号SL1と選択信号SL3を、上記と同様に断続的にアクティブ状態とすればよい。
<第5実施形態>
次に本実施形態の第5実施形態について図14を参照して説明する。上述した各実施形態では、画素回路PIXに書き込むデータの電圧の極性が正極性の場合と負極性の場合のそれぞれにおいて、プリチャージ信号の電圧を一定にした場合について説明した。しかし、本実施形態では、プリチャージ信号の書き込み期間終了の直前に、プリチャージ信号の電圧をデータ電圧範囲の中点等に変化させる例について説明する。
本実施形態では、いわゆる焼き付きを防止するため、画素回路PIXに書き込む電圧の極性を、1フレームごとに反転するフレーム極性反転駆動を採用する。つまり、データ線14を介して画素回路PIXに供給する画像信号D[n]のレベルを、画像信号D[n]の中心電圧に対して1フレームごとに反転する。本実施形態においては、画像信号D[n]が画像信号D[n]の中心電圧に対して高電圧となる場合を正極性とし、画像信号D[n]が画像信号D[n]の中心電圧に対して低電圧となる場合を負極性とする。
図14に本実施形態におけるプリチャージ信号の電圧の変化を示す。図14に示すように、正極性の場合には、時刻t0においてプリチャージ信号の電圧を開始する。正極性の場合のプリチャージ信号の電圧は、負極性の場合のデータ電圧の最高値V2に近い電圧Vpre2となっている。上述した各実施形態においては、プリチャージ信号は、時刻t1までこの電圧Vpre2を維持するように駆動される。
しかし、本実施形態においては、図14に示すように、プリチャージ信号の書き込みが終了する時刻t1の直前の時刻t1’で、プリチャージ信号の電圧を、正極性のデータ電圧範囲の中点である電圧Vcom+ΔV/2まで上昇させる。図14において、電圧Vcomは画像信号D[n]の中心電圧であり、正極性のデータ電圧範囲は、電圧Vcomから電圧Vcom+ΔVまでとなっている。このように、プリチャージ信号の電圧を、データ電圧範囲の中点であるVcom+ΔV/2まで上昇させることにより、データの書き込みが容易となる。つまり、正極性のデータ電圧範囲は、電圧Vcomから電圧V1(V1=Vcom+ΔV)であり、時刻t0から時刻t1’まで書き込まれるプリチャージ信号の電圧Vpre2との差が大きい。したがって、このような電圧Vpre2のプリチャージ信号のデータ線14に対する書き込み直後に、データ電圧をデータ線14に書き込むと、電圧差が大きいために、書き込んだ電圧が所望のデータ電圧まで上昇するのに所定の期間を要する。しかし、本実施形態のように、時刻t1’で、プリチャージ信号の電圧を、正極性のデータ電圧範囲の中点である電圧Vcom+ΔV/2まで上昇させておくことにより、正極性のデータ電圧がどのような値であっても、書き込んだ電圧がすぐに所望のデータ電圧となり、データ電圧の書き込みが容易となる。
同様に、負極性の場合には、図14に示すように、時刻t0においてプリチャージ信号の電圧を開始する。負極性の場合のプリチャージ信号の電圧は、データ電圧の中心電圧Vcomに近い電圧Vpre1となっている。上述した各実施形態においては、プリチャージ信号は、時刻t1までこの電圧Vpre1を維持するように駆動される。
しかし、本実施形態においては、図14に示すように、プリチャージ信号の書き込みが終了する時刻t1の直前の時刻t1’で、プリチャージ信号の電圧を、負極性のデータ電圧範囲の中点である電圧Vcom−ΔV/2まで降下させる。負極性のデータ電圧範囲は、電圧Vcomから電圧V2(V2=Vcom−ΔV)であり、時刻t0から時刻t1’まで書き込まれるプリチャージ信号の電圧Vpre1との差が大きい。したがって、このような電圧Vpre1のプリチャージ信号のデータ線14に対する書き込み直後に、データ電圧をデータ線14に書き込むと、電圧差が大きいために、書き込んだ電圧が所望のデータ電圧になるまで所定の期間を要する。しかし、本実施形態のように、時刻t1’で、プリチャージ信号の電圧を、負極性のデータ電圧範囲の中点である電圧Vcom−ΔV/2まで降下させておくことにより、負極性のデータ電圧がどのような値であっても、書き込んだ電圧がすぐに所望のデータ電圧となり、データ電圧の書き込みが容易となる。
以上のように、プリチャージ信号の電圧を、プリチャージ信号の書き込み終了直前にデータ電圧範囲内に変化させることにより、プリチャージ信号の電圧から、データ電圧への書き込みのし易さをデータ電圧の値によらずに均等にすることができ、表示むらの発生を抑制することができる。また、図5に示すデータ線14[1]−3においては、時刻t1でプリチャージ信号の書き込みが終了した後、データD(3,1)が書き込まれるまでに、期間Tdのプリチャージ信号の保持期間が生じることになるが、本実施形態のように、時刻t1の直前の時刻t1’でプリチャージ信号の電圧をデータ電圧範囲内に変化させれば、実質的にプリチャージ信号の書き込み直後にデータを書き込んだ場合と同様になり、プリチャージ信号の保持期間をほぼゼロにすることができる。つまり、奇数列のデータ線と偶数列のデータ線とでプリチャージ信号の保持期間差をほぼゼロにすることができ、周期的な表示むらの発生を防止することができる。
なお、プリチャージ信号の変化させる電圧は、データ電圧範囲の中点である必要はなく、データ電圧範囲の最低点、あるいは、最高点であってもよい。
<変形例>
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
(1)上述した各実施形態においては、データ線への画像信号の書き込みの前に、プリチャージ信号をデータ線に書き込む場合について説明した。しかしながら、本発明は、プリチャージ信号の書き込みを行わない場合にも適用可能である。例えば、図15に示すように、プリチャージ信号供給回路を設けずに、各画素行に第1走査線12aおよび第2走査線12bを設けるようにしてもよい。本変形例の場合には、図16に示すように、奇数列の画素回路PIXに対するデータの書き込みと並行して、偶数列のデータ線に対するデータの書き込みを行うことができ、また、偶数列の画素回路PIXに対するデータの書き込みと並行して、奇数列のデータ線に対するデータの書き込みを行うことができる。したがって、奇数列と偶数列のデータ線にデータを書き込んだ後に、奇数列と偶数列の画素回路PIXに対して同時にデータを書き込む比較例と比較すると、1水平走査期間を短くすることができる。
また、本変形例の場合には、奇数列または偶数列の画素回路PIXに対するデータの書き込みと、偶数列または奇数列のデータ線に対するデータの書き込みとを並行して実行可能なため、図16の走査信号G1−1、G1−2、G2−1、G2−2に点線で示すように、走査信号G1−1、G1−2、G2−1、G2−2のパルス幅を広くすることができる。その結果、画素回路PIXに対するデータの書き込み時間を十分に確保することができ、画素電圧を確実に所望の電圧にすることができる。
また、本変形例により、走査信号のパルス幅を広くすることができることの利点として、図17に示すように、走査信号G1−1、G1−2、G2−1、G2−2の変化が急峻ではない場合にも確実な動作を保証できることが挙げられる。一例として、図17において、時刻t6で走査信号G1−1をアクティブ状態とし、画素回路PIX(1,1)にデータD(1,1)を書き込み、画素回路PIX(3,1)にデータD(3,1)を書き込む場合について説明する。このような書き込みを行う場合に、走査信号G1−1が急峻に非アクティブ状態とはならずに緩やかに変化したとすると、データ線14[1]−1に、次の1水平走査期間における第1画素列用のデータD(1,2)が書き込まれる前に走査信号G1−1が非アクティブ状態にならなければ、画素回路PIX(1,1)はデータD(1,2)で書き換えられてしまうことになる。しかしながら、本変形例では、走査信号のパルス幅を広くすることができるので、図17のように、走査信号G1−1が急峻に非アクティブ状態とはならずに緩やかに変化したとしても、データ線14[1]−1にデータD(1,2)が書き込まれる前に、走査信号G1−1を非アクティブ状態とすることができる。
さらに、本変形例の利点として、図18に示すように、データがデータ線に書き込まれる前に、走査線を先にアクティブ状態とする場合にも適用可能なことが挙げられる。走査線のデータ線のカプリングにより、データ線の電位が変化することが考えられるが、予め走査線をアクティブ状態としてからデータをデータ線に書き込むようにすれば、このようなカプリングによるデータ線の電位変化を防ぐことができる。但し、上述したように、走査信号が急峻に変化しない場合には、第1画素行における走査線が非アクティブ状態になる前に、第2画素行における走査線をアクティブ状態にしてしまうと、第1画素行の画素回路が第2画素行のデータで書き換えられてしまう。
しかしながら、本変形例では、一画素行において、奇数画素列と偶数画素列を別々に走査することが可能なため、図18に示すように、時刻t2でデータ線14[1]−1にデータD(1,1)が書き込まれる前に、時刻t1から第1画素行の走査信号G1−1をアクティブ状態とし、画素回路PIX(1,1)と画素回路PIX(3,1)にデータD(1,1)とデータD(3,1)を書き込み、時刻t10でデータ線14[1]−1にデータD(1,2)が書き込まれる前に、時刻t9で第2画素行の走査線G2−1をアクティブ状態とすることができる。このタイミングにおいては。まだ第1画素行の偶数画素列の画素回路PIX(2,1)とPIX(4,1)に対するデータの書き込みが行われているが、本変化形例では、偶数画素列と奇数画素列を別々に走査することが可能なため、第1画素行の画素回路が第2画素行のデータで書き換えてしまうことなく、上述したカプリングによるデータ線の電位変化を、走査信号が急峻に変化しない場合でも確実に防止することができる。
(2)上述した各実施形態および変形例では、n本のデータ線14は、相隣接する4本を単位としてJ個の配線ブロックB[1]〜B[J]に区分された例で説明しているが、データ線のブロックは相隣接する4本でなくても良く2本、3本、5本、6本、7本、8本・・・・・n本(nは自然数)としても良い。
(3)上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機EL(ElectroLuminescent)、無機ELや発光ポリマーなどの発光素子を用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネル、黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
<応用例>
この発明は、各種の電子機器に利用され得る。図21は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
図21は、この発明の第1実施形態である駆動用集積回路の適用例である投射型表示装置(3板式のプロジェクター)4000の構成を示す模式図である。この投射型表示装置4000は、相異なる表示色R、G、Bに各々対応する3個の電気光学装置1(1R,1G,1B)を含んでいる。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。
このような液晶プロジェクターに本発明の電気光学装置1を適用した場合には、高フレーム周波数化と高解像度化に対応しているので、フリッカーのない高画質の液晶プロジェクターを実現することができる。
なお、本発明が適用される電子機器としては、図1、図21に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants),デジタルスチルカメラ,テレビ,ビデオカメラ,カーナビゲーション装置,車載用の表示器(インパネ),電子手帳,電子ペーパー,電卓,ワードプロセッサー,ワークステーション,テレビ電話,POS端末,プリンター,スキャナー,複写機,ビデオプレーヤ,タッチパネルを備えた機器等などが挙げられる。