KR100563014B1

KR100563014B1 - 적응출력임피던스를가지는라인구동기

Info

Publication number: KR100563014B1
Application number: KR1019980708477A
Authority: KR
Inventors: 브람 나우타
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1997-02-25
Filing date: 1998-02-02
Publication date: 2008-01-10
Also published as: EP0917788A2; JP2000511022A; DE69834793D1; EP0917788B1; DE69834793T2; KR20000064979A; JP3830534B2

Abstract

라인 구동기는 제 1 트랜지스터(M1), 제 1 증폭기(A1), 그리고, 트랜지스터(M1)를 통해 입력전압(Vin)을 제 1 전류(i1)로 변환시키는 기준 저항기(10)로 구성된다. 제 2 전류(i2= n*i1)는 제 1 트랜지스터(M1)를 가진 1:n 전류 미러를 형성하는 제 2 트랜지스터(M2)를 통해 흐른다. 전류(i2)는 전송라인(TL)을 통하길 원한다면, 부하(6)로 흐른다. 부하(6)의 임피던스는 전송 라인(TL)의 특성 임피던스와 동일하다. 그러므로, 라인 구동기에 의해 관찰되는 임피던스는 RL과 동일하다. 제 2 트랜스콘덕턴스 증폭기(A2)는 전류 미러(M1,M2)의 출력 임피던스와 라인 구동기에 의해 관찰된 임피던스 간의 차이에 의해 발생된 출력 신호(Vout) 내의 반사된 신호(dV)들을 상쇄시킨다.

Description

적응 출력 임피던스를 가지는 라인 구동기

본 발명은 라인 구동기에 관한 것이며, 특히, 적응 출력 임피던스를 가지고 있는 라인 구동기에 관한 것이다. 이러한 라인 구동기는 번호 WO 95/02931호로 출판된 국제 특허 출원으로부터 알려져 있다. 라인 구동기는 전송 라인의 특성 임피던스와 매치되는 출력 임피던스를 갖도록 설계된 전자 버퍼 증폭기이다. 전송 라인들은 전기 신호들을 전송하는데 널리 사용된다. 반사들을 최소화하기 위해서, 전송 라인의 소스와 부하 임피던스들은 전송 라인의 특성 임피던스와 동일하게 되어야 한다. 비디오 응용들을 위한 표준 값은 75옴(ohm)이다. 75옴 전송 라인을 구동시키도록 설계된 버퍼 증폭기는 반사들을 최소화하기 위해서 75옴의 출력 임피던스를 가져야 한다. 버퍼는 75옴의 부하 저항, 즉 단락된(terminated) 전송 라인의 임피던스를 나타낸다.

도1은 이러한 버퍼를 구현하기 위한 기존의 제 1 방법을 도시하고 있다. 라인 구동기의 정확한 출력 임피던스를 구현하기 위해서, 버퍼는 낮은 임피던스 전압 소스(VS)에, 전송 라인(TL)의 특성 임피던스와 동일한 값을 가지는 직렬 저항(Rs)을 제공한다. 이러한 형태의 라인 구동기는 출력 전압이 디지탈 입력 신호에 의해 제어되는 디지털-아나로그 변환기(DAC)내에서 자주 사용된다. 이러한 기존의 제 1 구조의 단점은 전압 소스(VS)가 원하는 출력 전압의 두 배를 전달해야만 한다는 것이다. 이것은 신호 레벨들이 변하지 않는 동안에, 이용 가능한 공급 전압이 떨어지는 문제; 예를 들면, 3V 공급 전압에서 1,5Vpp 출력 전압이 나타나는 것이 거의 불가능하다는 문제가 된다.

도 2는 기존의 제 2 방법을 도시하고 있다. 직렬 저항을 가지고 있는 저항 소스는 병렬 저항(Rs)을 가지고 있는 전류 소스(CS)로 대체된다. 이러한 구조에서는 전압의 손실이 없으나, 전류 소스(CS)에 의해 전달된 전류의 반은 병렬 저항(Rs)내에서 낭비된다. 이러한 기술은 출력 전류가 디지털적으로 제어되는 DAC들에서 자주 사용된다.

전압 또는 전류가 낭비되기 때문에, 기존의 두 방법들은 모두 유용하지 않다는 것이 분명하다. 그러므로, 전송 라인의 임피던스와 매치되며, 출력 전압 또는 출력 전류의 두 배의 크기를 요구하지 않는, 특정 출력 임피던스를 갖는 라인 구동기가 바람직하다는 것이 인식될 수 있다.

도 1은 전압 소스와 직렬 저항기를 가지는 종래의 라인 구동기를 도시한 회로도.

도 2는 전류 소스와 병렬 저항기를 가지는 종래의 라인 구동기를 도시한 회로도.

도 3은 본 발명에 따르는 라인 구동기의 제 1 실시예를 도시한 회로도.

도 4는 본 발명에 따르는 라인 구동기의 제 2 실시예를 도시한 회로도.

도 5는 본 발명에 따르는 라인 구동기의 제 3 실시예를 도시한 회로도.

도 6은 본 발명에 따르는 라인 구동기의 제 4 실시예를 도시한 회로도.

따라서 본 발명의 목적은 병렬 저항 방법에 존재하는 전류 손실 또는 직렬 저항 방법에 존재하는 전압 손실이 없이 특정 출력 임피던스를 갖는 라인 구동기를 제공하는 것이다. 본 발명에 따라,

- 입력 신호를 수신하는 라인 구동기 입력 단자와,

- 부하를 연결하는 라인 구동기 출력 단자와,

- 전류 이득 n을 갖는 전류 미러로서, 기준 노드와 전압 공급 단자 사이에 삽입된 주 전류 경로를 가지는 제 1 트랜지스터와, 라인 구동기 출력 단자와 전압 공급 단자 사이에 삽입된 주 전류 경로를 갖는 제 2 트랜지스터를 포함하며, 제 1 과 제 2 트랜지스터의 각각의 제어 전극들은 실질적으로 동일한 제어 전압을 수신하기 위해 연결되어 있는, 상기 미러와,

- 부하의 특성 저항의 n배와 실질적으로 동일한 저항을 가지며, 기준 노드에 결합된 기준 저항기와,

- 제 1 과 제 2 트랜지스터의 각 제어 전극들에 결합된 출력 단자와, 기준 노드와 라인 구동기의 입력 단자에 연결된 차동 입력 단자들을 갖는 제 1 증폭기와,

- 제 2 트랜스콘덕턴스(transconductance) 증폭기를 포함하고, 이 제 2 트랜스콘덕턴스 증폭기는 차동 입력 단자들로서 차동 입력 단자들의 한 단자는 라인 구동기 입력 단자에 있는 입력 신호와 실질적으로 동일한 신호에 응답하며, 차동 입력 단자들의 다른 단자는 라인 구동기 출력 단자에 연결되어 있는 입력 단자들과, 기준 노드에 연결된 출력 단자를 갖고 기준 저항기의 저항의 역수와 실질적으로 동일한 트랜스콘덕턴스를 가지고 있다.

제 1 증폭기의 이득 때문에, 기준 노드의 전압은 입력 전압과 실질적으로 동일하다. 입력 전압은 기준 저항기를 통해 전류로 변환된다. 증폭된 전류의 n배 전류가 부하를 통해 흐른다. 기준 저항기의 저항은 부하 저항의 n배가 되므로, 부하를 가로지르는 전압은 입력 전압과 동일하다. 신호 전압은 낭비되지 않는다. 공급 전압은 작을 수 있으며, 제 2 트랜지스터 상에서 적당한 전압 강하를 위해서만 허용된다. 또한, 기준 저항기와 제 1 트랜지스터를 통해 흐르는 비교적 작은 전류를 제외하고, 신호 전류는 거의 낭비되지 않는다. 전류 미러의 전류 이득 n을 충분히 높게 만들어 줌으로써, 예를 들면, n =10 내지 n= 40일 때에는, 전류 낭비가 거의 무시된다.

제 2 트랜스콘덕턴스 증폭기는 라인 구동기 출력 단자에서 임의의 원치않는 반사된 전압들을 감지하며, 이러한 반사된 전압들을 제 2 트랜스콘덕턴스 증폭기의 출력 단자로부터 제 1 트랜지스터로 흐르는 출력 전류로 변환시킨다. 제 2 트랜스콘덕턴스 증폭기의 출력 전류는 복사되며, 전류 미러 내에서 증배된다. 따라서, 라인 구동기 출력 단자에서의 반사들은 상쇄되며, 라인 구동기는 부하 임피던스와 동일한 출력 임피던스를 갖는 소스와 같이 동작한다.

제 2 트랜스콘덕턴스 증폭기는 라인 구동기 출력 단자에 있는 출력 전압과 라인 구동기 입력 단자에 있는 입력 전압을 비교함으로써 원치않는 반사된 전압들을 감지한다. 이러한 목적을 위해서, 본 발명에 따르는 라인 구동기의 실시예에서, 제 2 트랜스콘덕턴스 증폭기의 차동 입력 단자들 중 상기 단자는 라인 구동기 입력 단자에 연결되어 있다.

동일한 목적을 위해서, 본 발명에 따르는 라인 구동기의 다른 실시예에서는, 제 2 트랜스콘덕턴스 증폭기의 차동 입력 단자들 중 상기 단자는 기준 단자에 연결되어 있다. 제 1 증폭기의 이득 때문에, 기준 노드에 있는 전압은 실질적으로 입력 전압과 동일하다. 따라서, 기준 저항기를 가로지르는 전압을 감지하는 것은 실제적으로 입력 전압을 감지하는 것과 동일한 효과를 갖는다.

라인 구동기의 선형성은 제 1 바이어스 전류를 공급하기 위해서, 기준 노드에 연결된 제 1 바이어스 전류 소스와, 제 1 바이어스 전류의 값을 n 배한 것과 실질적으로 동일한 값을 가지는 제 2 바이어스 전류를 공급하기 위해 라인 구동기 출력 단자에 연결되어 있는 제 1 바이어스 전류 소스를 추가로 포함하고 있는 실시예에서 증가될 수 있다.

기준 저항기의 저항의 정확도는 어떤 집적 과정들에서는 불충분할 수 있다. 이러한 정확도의 부족이 문제가 된다면, 라인 구동기는 기준 노드와 라인 구동기 입력 단자들 중 선택된 한 개와, 라인 구동기 출력 단자들 간의 저주파수 전압 차이에 응답하여 기준 저항기의 저항을 조절하는 수단을 추가로 포함하거나, 또는 대안적으로 기준 노드와 라인 구동기 입력 단자들 중 선택된 한 개와, 라인 구동기 출력 단자들 간의 저주파수 전압 차이에 응답하여, 전류 미러의 전류 이득 n을 조절하는 수단 또는, 기준 노드와 라인 구동기 입력 단자들 중 선택된 한 개와, 라인 구동기 출력 단자들 간의 저주파수 전압 차이에 응답하여 제 2 트랜스콘덕턴스 증폭기의 트랜스콘덕턴스를 조절하는 수단을 추가로 포함할 수 있다.

본 발명의 이런 특징과 다른 특징들은 첨부된 도면들을 참고로 하여, 예시의 방법으로, 좀 더 자세히 기술될 것이다.

도면들에서 대응하는 요소들은 동일한 참조 표시들을 가지고 있다.

도 3은 본 발명에 따르는 라인 구동기의 한 실시예를 도시한 회로도이다. 라인 구동기는 입력 신호(Vin)를 수신하는 라인 구동기 입력 단자(2)를 가지고 있다. 입력 신호(Vin)는 적절한 DC 바이어스가 제공된, 비디오 신호, 오디오 신호, 전화 신호, 디지털 데이터 신호 등이 될 수 있다. 라인 구동기는 전송 라인(TL)을 통해 부하(6)를 연결하는 라인 구동기 출력 단자(4)를 추가로 가지고 있다. 그러나, 전송 라인은 선택적이며, 원한다면, 삭제될 수 있다. 부하(6)의 저항(RL)은 전송 라인(TL)의 특성 임피던스와 동일하며, 예를 들면 75옴이다. 전송 라인들의 기술로부터 알려진 바와 같이, 라인 구동기 출력 단자(4)에서 관찰된 임피던스는 전송 라인(TL)의 특성 임피던스(RL)와 동일하다. 라인 구동기는 기준 저항기(10)가 연결되어 있는 기준 노드(8)를 추가로 포함하고 있다. 기준 저항기(10)는 부하(6)의 저항(RL)의 n 배, 즉 R1 = n*RL 가 되는 저항(R1)을 가지고 있으며, 여기서 n은 양의 수이다.

제 1 PMOS 트랜지스터(M1)의 주 전류 경로는 기준 노드(8)와 양의 공급 단자(12)사이에 삽입되어 있으며, 제 2 PMOS 트랜지스터(M2)의 주 전류 경로는 라인 구동기 출력 단자(4)와 양의 공급 단자(12) 사이에 삽입되어 있다. 트랜지스터들(M1,M2)의 제어 전극들 또는 게이트들은 상호 연결되어 있으며, 동일한 제어 전압을 수신한다. 따라서 트랜지스터들(M1,M2)은 전류 미러 또는 전류 증폭기를 형성하고, 즉, 제 1 트랜지스터(M1)를 통하는 전류와 제 2 트랜지스터(M2)를 통하는 전류 사이에 고정된 비율(전류 이득)이 존재한다. 적절한 설계, 예를 들면, 제 1 과 제 2 트랜지스터들(M1,M2)의 형태들을 비울 1 : n 으로 배치시킴으로써, 전류비는 기준 저항기(10)와 부하(6)의 저항들의 관계에서 앞서 언급된 바와 같이 동일한 인자 n으로 고정될 수 있다. 전류 이득 n의 대표적인 값은 10 내지 40의 범위에 존재한다.

정상적인 연산 증폭기 또는 연산 트랜스콘덕턴스 증폭기(OTA : A1)가 될 수 있는 제 1 증폭기는 기준 노드(8)에 결합된 비반전(non-inverting) 입력 단자(14)와, 라인 구동기 입력 단자(2)에 결합된 반전 입력 단자(16)를 가지고 있다. 제 1 OTA(A1)의 출력 단자(18)는 트랜지스터들(M1,M2)의 상호 연결된 제어 전극들을 구동시킨다. 증폭기(A1)와 트랜지스터(M1)의 시스템 내에 충분한 이득이 있다고 가정한다면, 기준 노드(8)에서의 신호 전압은 라인 구동기 입력 단자(2)의 입력 전압(Vin)과 실제적으로 동일하다. 그러므로, 입력 전압(Vin)은 전류(i1 =Vin/R1)가 기준 저항기(10)를 통해 흐르도록 한다. R1 = n*RL이므로, 이러한 전류는 i1 = Vin/(n*RL)과 동일하다. 전류 증폭 n 때문에, 트랜지스터(M2)를 통하는 전류(i2)는 트랜지스터(M1)를 통하는 전류의 n배와 같다: i2= n*i1 = Vin/RL. 이것은 라인 구동기 출력 단자(4)의 출력 전압(Vout)이 Vin과 또한 동일하다는 것을 의미한다. 라인 구동기 입력 단자(2)의 입력 전압(Vin)과 라인 구동기 출력 단자(4)의 출력 전압(Vout) 사이에서는 신호 전압이 낭비되지 않는다. 양의 공급 단자(12)에 있는 양의 공급 전압은 트랜지스터들(M1, M2)을 가로지르는 적절한 전압 강하를 허용하기 위해서 충분히 높아야 된다. 3V와 같이 낮은 공급 전압은 75옴 부하 내에서 1.5Vpp를 구동시키기에 충분하다.

제 2 트랜지스터(M2)의 출력 임피던스는 단락된 전송 라인(TL)의 특성 임피던스(RL)와 매치되지 않으며, 높다. 제 2 트랜스콘덕턴스 증폭기(A2)는 라인 구동기 출력 단자(4)의 정확한 출력 임피던스(RL)를 에뮬레이트(emulate)하기 위해 추가된다. 제 2 트랜스콘덕턴스 증폭기(A2)는 바람직하게 기준 저항기(10)의 저항(R1)의 역수와 동일한 트랜스콘덕턴스, 즉, gm = 1/R1을 가지고 있다. 제 2 트랜스콘덕턴스 증폭기(A2)는 라인 구동기 입력 단자(2)에 결합된 반전 입력 단자(20)와 라인 구동기 출력 단자(4)에 결합된 비반전 입력 단자(22)를 가지고 있다. 제 2 트랜스콘덕턴스 증폭기(A2)의 출력 단자(24)는 기준 단자(8)에 결합되어 있다. 제 2 트랜스콘덕턴스 증폭기(A2)는 트랜스콘덕턴스(gm)를 가지며, 이것은 출력 단자(24)에 공급된 전류가 비반전 입력 단자(22)와 반전 입력 단자(22) 사이의 전압 차이의 gm배와 동일하다는 것을 의미한다.

만약 라인 구동기 출력 단자(4)에서 반사들이 일어나지 않는다면, 즉, Vout= Vin일 때에, 제 2 트랜스콘덕턴스 증폭기(A2)에 대한 차동 입력 전압은 0 이 되고, 제 2 트랜스콘덕턴스 증폭기(A2)는 더 이상의 영향을 가지지 않는다. 그러나, 반사들의 경우에서는, 제 2 트랜스콘덕턴스 증폭기(A2)가 동작하게 된다. 반사된 전압이 dVout와 동일하다고 가정하면, 출력전압은 Vout + dVout 가 되며, 제 2 트랜스콘덕턴스 증폭기(A2)는 입력 단자들(20, 22)에서 차동 전압(dVout)을 나타내게 된다. 이러한 전압 차이에 응답하여, 제 2 트랜스콘덕턴스 증폭기(A2)는 출력 전류 gm*dVout를 발생시킨다. 이러한 출력 전류는 트랜지스터(M1)로 흐르며, 복사되고, 트랜지스터(M2) 내에서 인자 n에 의해 증배된다. 그 결과는 출력 전류(i2)가 인자(gm*dVout*n)에 의해 감소되며, 이러한 감소는 출력 전류(i2) 내에서 증가된 dVout*RL 과 동일해야 한다는 것이다. 만약 트랜스콘덕턴스(gm)가 다음 조건 gm = 1/(n*RL) = 1/(R1)을 만족한다면, 라인 구동기는 특성 임피던스(RL)와 동일한 출력 임피던스를 가지게 된다.

도 4는 도 3의 회로도를 수정한 회로도이다. 도 4에서는, 제 2 트랜스콘덕턴스 증폭기(A2)의 입력 단자(20)가 라인 구동기 입력 단자(2) 대신에 기준 단자(8)에 연결되어 있다. 증폭기(A1)의 높은 이득으로 인해, 증폭기(A1)의 입력 단자들(14,16)간의 전압 차이는 작으며, 무시할 수 있다. 그러므로, 기준 단자(8)에서의 신호는 실질적으로 라인 구동기 입력 단자(2)에서의 입력 전압(Vin)과 동일하다. 따라서, 제 2 트랜스콘덕턴스 증폭기(A2)의 입력 단자(20)를 기준 단자(8)에 연결시키는 것은 입력 단자(2)에 연결시키는 것과 실질적으로 동일한 효과를 가지게 된다. 이러한 수정은 도 5와 도 6을 참조하여 아래에 설명되는 실시예들에 또한 적용될 수 있다.

도 3을 다시 참조하면, 도 3은 제 1 트랜지스터(M1)를 통해 바이어스 전류(Idc)를 제공하는, 기준 노드(8)에 연결된 선택적인 제 1 바이어스 전류 소스(26)를 또한 도시하고 있다. 유사하게, 제 2 바이어스 전류 소스(28)는 라인 구동기 출력 단자(4)에 연결되어 있으며, 제 2 트랜지스터(M2)를 통해 바이어스 전류(n*Idc)를 제공한다. 두 개의 바이어스 전류 소스들(26,28)의 부가는 라인 구동기의 선형성을 향상시키며, 전력은 약간만 더 소비될 뿐이다.

도5는 기준 저항기가, 기준 저항기(10)의 저항을 변화시키는 저항 제어 단자(30)를 갖는 전자적으로 가변 가능한 저항기(RV)인 실시예를 도시하고 있다. 저항 제어 단자(30)는 차동 증폭기(A3)의 출력(32)에 의해 구동되며, 이는 입력 전압(Vin)을 수신하기 위해 연결된 입력들 중의 한 입력, 예를 들면, 비반전 입력(34)과 출력 전압(Vout)을 수신하기 위해서 연결된 다른 입력, 예를 들면, 반전 입력(36)을 가지고 있다. 증폭기(A3)는 바람직하게 작은 밴드폭을 가지고 있으며, 가변 저항기(RV)의 DC 저항(R1)을 원하는 값(n*RL)으로 조절한다. 조절은 기준 저항기(10)의 정확도가 공정 변화들로 인해 문제가 될 때 또는, 차이 저항을 가진 부하가 연결되어 있을 때에, 유용할 수 있다. 증폭기(A3)의 비반전 입력(34)은 빗금친 선으로 도 5에 표시된 것과 같이, 라인 구동기 입력 단자(2)에서의 전압 대신에, 기준 노드(8)에서의 전압을 수신하기 위해 대안적으로 연결될 수 있다.

기준 저항기(10)를 조절함에 부가적으로, 제 2 트랜스콘덕턴스 증폭기(A2)의 트랜스콘덕턴스(gm)의 값은 트랜스콘덕턴스(gm)의 정상 값의 부정확도들을 교정하기 위해서 조절가능하게 만들어질 수 있다. 이러한 목적을 위해서, 제 2 트랜스콘덕턴스 증폭기(A2)는 제 2 트랜스콘덕턴스 증폭기(A2)의 제어 단자(38)에서 알맞은 제어 신호에 의해 제어될 수 있는 가변 트랜스콘덕턴스를 가지고 있다. 증폭기(A3)의 출력(32)는 제어 신호를 제어 단자(38)에 제공하며, 트랜스콘덕턴스(gm)를 원하는 값(1/R1)으로 조절한다.

기준 저항기(10)의 저항과/또는 제 2 트랜스콘덕턴스 증폭기(A2)의 트랜스콘덕턴스를 조절하는 대신에 또는 그에 추가하여, 전류 이득 n은 전류 미러(M1,M2)의 전류 이득을 가변적이 되게 함으로써, 조절될 수 있다. 도 6은 가변 전류 이득 n을 만드는 가능한 해결책을 도시하고 있다. 가변 저항기(RV2)는 트랜지스터(M1)의 소스와 직렬로 연결되어 있다. 가변 저항기(RV)의 제어 단자(40)는 차동 증폭기(A3)의 출력(32)에 연결되어 있다. 차동 증폭기(A3)의 입력 단자들(34,36)은 도 5에 도시한 바와 같이 연결되어 있다. 기준 노드(8)에 연결시키는 다른 대안적인 방법이 사선으로 표시되어 있다. 다른 저항기(42)는 대칭성 때문에, 트랜지스터(M2)의 소스와 직렬로 연결될 수 있다.

본 발명은 도면들에 도시된 실시예들에 국한되어 있지 않다. 단극 MOS 트랜지스터들 대신에 바이폴라 트랜지스터들이 사용될 수 있고, 이 경우에서는, 바이폴라 트랜지스터의 이미터와 컬렉터가 단극 트랜지스터의 게이트, 소스, 및 드레인을 대체한다.

전류 미러의 구조는 좀더 정교하거나 또는 정밀한 것이다. 캐스코드(cascode) 트랜지스터들은 트랜지스터들(M1,M2)등의 드레인들과 직렬로 삽입될 수 있다. 원리적으로는, 전류 이득 n을 가진 임의의 전류 미러 구조가 이러한 목적을 위해 사용될 수 있으나, 복잡한 전류 미러 구조들은 일반적으로 알맞게 동작하기 위해서 좀더 많은 공급 전압을 필요로 한다는 것이 명백해질 것이다.

좀 더 일반적으로, 라인 구동기는 제 1 트랜지스터(M1), 제 1 증폭기(A1), 그리고, 제 1 트랜지스터(M1)를 통해 입력 전압(Vin)을 제 1 전류(i1)로 변환시키는 기준 저항기(10)를 포함한다고 설명된다. 제 2 전류(i2= n*i1)는 제 1 트랜지스터(M1)를 가진 1:n 전류 미러를 형성하는 제 2 트랜지스터(M2)를 통과하여 흐른다. 전류(i2)는 전송 라인(TL)을 통해 부하(6)로 흐른다. 그러나 전송 라인(TL)은 선택적이다. 부하(6)의 임피던스는 전송 라인(TL)의 특성 임피던스(RL)와 동일하다. 그러므로, 라인 구동기에 의해 관찰되는 임피던스는 RL과 동일하다. 제 2 트랜스콘덕턴스 증폭기(A2)는 전류 미러(M1,M2)의 출력 임피던스와 라인 구동기에 의해 관찰된 임피던스 간의 미스매치에 의해 발생된 출력 신호(Vout) 내의 반사된 신호(dV)들을 상쇄시킨다.

Claims

라인 구동기에 있어서,

- 입력 신호를 수신하는 라인 구동기 입력 단자(2)와,

- 부하(TL, 6)를 접속하는 라인 구동기 출력 단자(4)와,

- 전류 이득 n을 갖는 전류 미러(M1,M2)로서, 상기 전류 미러는 기준 노드(8)와 전압 공급 단자(12) 사이에 삽입된 주 전류 경로를 가지는 제 1 트랜지스터(M1)와, 상기 라인 구동기 출력 단자(4)와 상기 전압 공급 단자(12) 사이에 삽입된 주 전류 경로를 갖는 제 2 트랜지스터(M2)를 포함하고, 상기 제 1 트랜지스터(M1)와 제 2 트랜지스터(M2)의 각각의 제어 전극들은 실질적으로 동일한 제어 전압을 수신하도록 접속되어 있는, 상기 전류 미러(M1,M2)와,

- 상기 기준 노드(8)에 결합된 기준 저항기(10)로서, 상기 기준 저항기는 상기 부하(TL, 6)의 특성 저항의 n배와 실질적으로 동일한 저항을 가지는, 상기 기준 저항기(10)와,

- 제 1 증폭기(A1)로서, 상기 제 1 증폭기는 상기 기준 노드(8)와 상기 라인 구동기의 입력 단자(2)에 결합된 차동 입력 단자들(14,16)을 갖고, 상기 제 1 트랜지스터(M1)와 상기 제 2 트랜지스터(M2)의 상기 각 제어 전극들에 결합된 출력 단자(18)를 갖는, 상기 제 1 증폭기(A1)와,

- 제 2 트랜스콘덕턴스 증폭기(A2)로서, 상기 증폭기(A2)는 차동 입력 단자들(20,22) 중 하나(20)가 상기 라인 구동기 입력 단자(2)에 있는 상기 입력 신호와 실질적으로 동일한 신호에 응답하고, 상기 차동 입력 단자들 중 다른 하나(22)가 상기 라인 구동기 출력 단자(4)에 결합되는, 상기 차동 입력 단자들(20,22)을 갖고, 상기 기준 노드(8)에 결합된 출력 단자(24)를 가지며, 상기 기준 저항기(10)의 상기 저항의 역 값과 실질적으로 동일한 트랜스콘덕턴스를 갖는, 상기 제 2 트랜스콘덕턴스 증폭기(A2)를 포함하는, 라인 구동기.
제 1 항에 있어서, 상기 제 2 트랜스콘덕턴스 증폭기(A2)의 상기 차동 입력단자들 중 상기 하나(20)는 상기 라인 구동기 입력 단자(2)에 결합되어 있는, 라인 구동기.
제 1 항에 있어서, 상기 제 2 트랜스콘덕턴스 증폭기(A2)의 상기 차동 입력단자들 중 상기 하나(20)는 상기 기준 단자(8)에 결합되어 있는, 라인 구동기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 제 1 바이어스 전류를 제공하기 위해서 상기 기준 노드(8)에 결합된 제 1 바이어스 전류 소스(26)와, 상기 제 1 바이어스 전류 값의 n배와 실질적으로 동일한 값을 가지는 제 2 바이어스 전류를 공급하기 위해서 상기 라인 구동기 출력 단자(4)에 결합된 제 2 바이어스 전류 소스(28)를 더 포함하는, 라인 구동기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 라인 구동기 출력 단자(4)와, 상기 라인 구동기 입력 단자(2)와 상기 기준 노드(8) 중 선택된 하나 사이의 저주파수 전압 차이에 응답하여, 상기 기준 저항기(10)의 상기 저항을 조절하는 수단(A3,30,RV)을 더 포함하는, 라인 구동기.
제 5 항에 있어서, 상기 조절하는 수단은 상기 기준 노드(8)에 결합된 가변 저항기(RV)와, 상기 기준 노드(8)와 상기 라인 구동기 입력 단자(2)들 중 선택된 하나와 상기 라인 구동기 출력 단자(4)에 결합된 차동 입력 단자들(34,36)을 갖고 상기 가변 저항(RV)의 저항 제어 단자(30)에 결합된 출력(32)을 갖는 차동 증폭기(A3)를 포함하는, 라인 구동기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 라인 구동기 출력 단자(4)와, 상기 라인 구동기 입력 단자(2)와 상기 기준 노드(8) 중 선택된 하나 사이의 저주파수 전압 차이에 응답하여, 상기 전류 미러의 전류 이득 n을 조절하는 수단(A3,RV2,40)을 더 포함하는, 라인 구동기.
제 7 항에 있어서, 상기 전류 이득 n을 조절하는 수단은 상기 제 2 트랜지스터(M2)와 상기 제 1 트랜지스터(M1) 중 선택된 하나와 상기 전압 공급 단자(12) 사이에 삽입된 가변 저항기(RV2)와, 상기 라인 구동기 입력 단자(2)와 상기 기준 노드(8) 중 선택된 하나와 상기 라인 구동기 출력 단자(4)에 결합된 차동 입력 단자들(34,36)을 갖고 상기 가변 저항기(RV2)의 저항 제어 단자(40)에 결합된 출력(32)을 갖는 차동 증폭기(A3)를 포함하는, 라인 구동기.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 라인 구동기 출력 단자(4)와, 상기 라인 구동기 입력 단자(2)와 상기 기준 노드(8) 중 선택된 하나 사이의 저주파수 전압 차이에 응답하여, 상기 제 2 트랜스콘덕턴스 증폭기(A2)의 상기 트랜스콘덕턴스를 조절하는 수단(A3,A2,38)을 더 포함하는, 라인 구동기.
제 9 항에 있어서, 상기 제 2 트랜스콘덕턴스 증폭기(A2)는 가변 트랜스콘덕턴스를 가지며, 상기 트랜스콘덕턴스를 조절하는 상기 수단은 상기 라인 구동기 출력 단자(4)와, 상기 라인 구동기 입력 단자(2)와 상기 기준 노드(8) 중 선택된 하나에 결합된 차동 입력 단자들(34,36)을 갖고, 상기 제 2 트랜스콘덕턴스 증폭기(A2)의 트랜스콘덕턴스 제어 단자(38)에 결합된 출력(32)을 갖는 차동 증폭기(A3)를 포함하는, 라인 구동기.