JP3830534B2 - 適応出力インピーダンスを有するラインドライバ - Google Patents
適応出力インピーダンスを有するラインドライバ Download PDFInfo
- Publication number
- JP3830534B2 JP3830534B2 JP52922598A JP52922598A JP3830534B2 JP 3830534 B2 JP3830534 B2 JP 3830534B2 JP 52922598 A JP52922598 A JP 52922598A JP 52922598 A JP52922598 A JP 52922598A JP 3830534 B2 JP3830534 B2 JP 3830534B2
- Authority
- JP
- Japan
- Prior art keywords
- line driver
- terminal
- coupled
- input terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
図1はこのような緩衝増幅器を構成する第1の既知の手段を示す。緩衝増幅器は、低インピーダンスの電圧源VSに、伝送線路TLの特性インピーダンスに等しい値を有する直列抵抗Rsを与え、ラインドライバの正しい出力インピーダンスを構成するようにしている。この種類のラインドライバはしばしば、出力電圧をデジタル入力信号によって制御するデジタル-アナログ変換器(DAC)に用いられている。この第1の既知の手段の構成には、電圧源VSが所望の出力電圧の2倍を発生する必要があるという欠点がある。これにより、得られる電源電圧は、信号レベルが変化しないまま降下するという、例えば3Vの電源電圧でわずか1.5Vppしか得られないという問題を生じる。
図2は第2の既知の手段を示す。この場合、直列抵抗を有する電圧源の代わりに並列抵抗Rsを有する電流源CSが用いられている。この構成では、電圧の損失はないが、電流源により生ぜしめられる電流の半分が並列抵抗Rs内で消費される。この技術は、出力電流をデジタル的に制御するDACにしばしば用いられている。
これら双方の既知の解決手段は、電圧又は電流が浪費されるために優れていないこと明らかである。従って、伝送線路のインピーダンスに整合し、出力電圧の2倍又は出力電流の2倍を必要としない特定の出力インピーダンスを有するラインドライバが望ましいことが分かる。
本発明の目的は、直列抵抗手段に固有の電圧損失又は並列抵抗手段に固有の電流損失のない特定の出力インピーダンスを有するラインドライバを提供せんとするにある。
本発明によれば、
入力信号を受けるラインドライバ入力端子と、
負荷を接続するためのラインドライバ出力端子と、
電流利得nを有する電流ミラーであって、この電流ミラーは、電圧電源端子と基準ノードとの間に挿入された主電流通路を有する第1トランジスタと、電圧電源端子とラインドライバ出力端子との間に挿入された第2トランジスタとを有しており、第1トランジスタと第2トランジスタとのそれぞれの制御電極はほぼ同じ制御電圧を受けるように接続されている、当該電流ミラーと、
基準ノードに結合され、負荷の特性抵抗のほぼn倍に等しい抵抗値を有する基準抵抗と、
ラインドライバ入力端子及び基準ノードに結合された差動入力端子と、第1トランジスタ及び第2トランジスタのそれぞれの制御電極に結合された出力端子とを有する第1増幅器と、
差動入力端子を有する第2相互コンダクタンス増幅器であって、これら差動入力端子のうちの一方がラインドライバ入力端子における入力信号にほぼ等しい信号に応答し、これら差動入力端子のうちの他方がラインドライバ出力端子に結合され、第2演算相互コンダクタンス増幅器が、基準ノードに結合された出力端子と、基準抵抗の抵抗値の逆数値にほぼ等しい相互コンダクタンスとを有している当該第2演算相互コンダクタンス増幅器と
を有することを特徴とするラインドライバを提供する。
第1増幅器の利得のために、基準ノードにおける電圧は入力電圧にほぼ等しくなる。入力信号は基準抵抗を流れる電流に変換される。負荷には、n倍に増幅された電流が流れる。基準抵抗の抵抗値は負荷の抵抗値のn倍である為、負荷の両端間の電圧は入力電圧に等しくなる。従って、信号電圧は浪費されない。電源電圧は低くでき、第2トランジスタの両端間に適切な電圧降下をもたらす必要があるだけである。更に、第1トランジスタ及び基準抵抗を流れる比較的小さい電流を除いて、いかなる信号電流も殆ど浪費されない。電流ミラーの電流利得nを充分高くする、例えばn=10〜n=40にすることにより、電流の浪費を無視しうる。
第2相互コンダクタンス増幅器はラインドライバ出力端子におけるいかなる不所望な反射電圧をも検出し、これらの反射電圧を出力電流に変換し、この電流が第2相互コンダクタンス増幅器の出力端子から第1トランジスタに流れる。第2相互コンダクタンス増幅器の出力電流が電流ミラーにおいて複写されて増倍される。従って、ラインドライバ出力端子における反射が相殺され、ラインドライバは、負荷インピーダンスに等しい出力インピーダンスを有する電源のようにふるまう。
第2相互コンダクタンス増幅器は、ラインドライバ出力端子における出力電圧とラインドライバ入力端子における入力電圧とを比較することにより不所望な反射電圧を検出する。この目的のために、本発明によるラインドライバの例では、第2相互コンダクタンス増幅器の差動入力端子のうちの前記一方をラインドライバ入力端子に結合する。
これと同じ目的のために、本発明によるラインドライバの他の例では、第2相互コンダクタンス増幅器の差動入力端子のうちの前記一方を基準端子に結合する。第1増幅器の利得のために、基準ノードにおける電圧は入力電圧にほぼ等しくなる。従って、基準抵抗の両端間の電圧を検出することは、入力電圧を検出することとほぼ同じ効果を有する。
ラインドライバが更に、基準ノードに結合されて第1バイアス電流を生じる第1バイアス電流源と、ラインドライバ出力端子に結合されて第1バイアス電流の値のほぼn倍に等しい値の第2バイアス電流を生じる第2バイアス電流源とを有している例では、ラインドライバの直線性を高めることができる。
基準抵抗の抵抗値の精度は、ある集積化の目的では不充分となるおそれがある。この精度の欠乏が問題となる場合には、ラインドライバが更に、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間の低周波電圧差に応答して基準抵抗の抵抗値を調整する調整手段か、或いは、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間に低周波電圧差に応答して電流ミラーの電流利得nを調整する手段を有するか、或いは、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間の低周波電圧差に応答して第2相互コンダクタンス増幅器の相互コンダクタンスを調整する手段を有するようにすることができる。
本発明の上述した及びその他の特徴を、添付図面を参照して詳細に例示説明する。図中、
図1は、電圧源及び直列抵抗を有する通常のラインドライバの回路線図を示し、
図2は、電流源及び並列抵抗を有する通常のラインドライバの回路線図を示し、
図3は、本発明によるラインドライバの第1実施例の回路線図を示し、
図4は、本発明によるラインドライバの第2実施例の回路線図を示し、
図5は、本発明によるラインドライバの第3実施例の回路線図を示し、
図6は、本発明によるラインドライバの第4実施例の回路線図を示す。
これらの図においては、対応する素子に同じ符号を付してある。
図3は、本発明によるラインドライバの一実施例の回路線図を示す。このラインドライバは、入力信号Vinを受けるラインドライバ入力端子2を有する。この入力信号Vinは、適切な直流バイアスが与えられたビデオ信号、オーディオ信号、電話信号、デジタルデータ信号等とすることができる。ラインドライバは更に、伝送線路TLを介して負荷6を接続するラインドライバ出力端子4を有する。しかし、伝送線路は任意的なものであって、所望に応じて省略することができる。負荷6の抵抗値RLは伝送線路TLの特性インピーダンス、例えば75オームに等しい。伝送線路の分野で既知のように、ラインドライバ出力端子4で見たインピーダンスは伝送線路TLの特性インピーダンスRLに等しい。ラインドライバは更に、基準抵抗10が接続されている基準ノーど8を有する。基準抵抗10は負荷6の抵抗値RLのn倍に等しい抵抗値R1、すなわちR1=n・RL(ここに、nは正の数である)を有する。
基準ノード8と正の電源端子12との間に第1のPMOSトランジスタM1の主電流通路が挿入されており、ラインドライバ出力端子4と正の電源端子12との間には第2のPMOSトランジスタM2が挿入されている。これらトランジスタM1及びM2の制御電極すなわちゲートは相互接続されており、同じ制御電圧を受ける。従って、これらトランジスタM1及びM2は、電流ミラー又は電流増幅器を構成する、すなわち第1トランジスタM1を流れる電流と第2トランジスタM2を流れる電流との比(電流利得)が一定となる。設計を適切にすることにより、例えば第1及び第2トランジスタM1及びM2の大きさを1:nとすることにより、電流比を、基準抵抗10及び負荷6の抵抗値に関して前述したのと同じ数に固定させることができる。電流利得nに対する代表的な値は10〜40の範囲である。
通常の演算増幅器又は演算相互コンダクタンス増幅器(OTA)A1とすることのできる第1増幅器は、基準ノード8に結合された非反転入力端子14とラインドライバ入力端子2に結合された反転入力端子16とを有する。第1OTAA1の出力端子18は、トランジスタM1及びM2の相互接続制御電極を駆動する。増幅器A1及びトランジスタM1のシステムに充分な利得があるものとすると、基準ノード8における信号電圧はラインドライバ入力端子2における入力電圧Vinにほぼ等しくなる。従って、この入力電圧Vinにより電流i1=Vin/R1を基準抵抗10に流す。R1=n・RLである為、この電流は、i1=Vin/(n・RL)にも等しい。電流増幅率nのために、トランジスタM2を流れる電流i2は、トランジスタM1を流れる電流のn倍、すなわちi2=n・i1=Vin/RLとなる。このことは、ラインドライバ出力端子4における出力電圧VoutもVinに等しいことを意味する。ラインドライバ入力端子2における入力電圧Vinとラインドライバ出力端子4における出力電圧Voutとの間で信号電圧は消費されない。正の電源端子12における正の電源電圧は、適正な電圧降下をトランジスタM1及びM2の両端間に生じめるのに充分高くする必要がある。75オームの負荷を1.5Vppで駆動するには3V程度の低い電源電圧で充分である。
第2トランジスタM2の出力インピーダンスは高く、整合伝送線路TLの特性インピーダンスRLと整合しなくなるおそれがある。ラインドライバ出力端子4に正しい出力インピーダンスRLをうるために、第2相互コンダクタンス増幅器A2を加える。この第2相互コンダクタンス増幅器A2は、基準抵抗10の抵抗値R1の逆数に等しい相互コンダクタンスgm、すなわちgm=1/R1を有するようにするのが好ましい。第2相互コンダクタンス増幅器A2は、ラインドライバ入力端子2に結合された反転入力端子20と、ラインドライバ出力端子4に結合された非反転入力端子22とを有している。第2相互コンダクタンス増幅器A2の出力端子24は基準端子8に結合されている。第2相互コンダクタンス増幅器A2は相互コンダクタンスgmを有しており、このことは、出力端子24に生じる電流が非反転入力端子22と反転入力端子20との間の電圧差のgm倍に等しいということを意味する。
ラインドライバ出力端子4に反射が生じない場合、すなわちVout=Vinである場合には、第2相互コンダクタンス増幅器A2に対する差入力電圧は零であり、この第2相互コンダクタンス増幅器A2は何の効果も及ぼさない。しかし、反射がある場合、この第2相互コンダクタンス増幅器A2が作用を及ぼす。反射電圧がdVoutに等しいものとすると、出力電圧はVout+dVoutとなり、第2相互コンダクタンス増幅器A2は,その入力端子20及び22において差電圧dVoutを受ける。この電圧差に応答して、第2相互コンダクタンス増幅器A2が出力電流gm・dVoutを生じる。この出力電流がトランジスタM1に流れ、n倍になってトランジスタM2に複写される。その結果、出力電流i2はdVout・gm・n分の1に減少し、この減少分は出力電流i2における増分dVout・RLに等しくする必要がある。相互コンダクタンスgmが条件:gm=1/(n・RL)=1/(R1)を満足する場合には、ラインドライバは特性インピーダンスRLに等しい出力インピーダンスを有する。
図4は図3の回路線図の変形例を示す。図4においては、第2相互コンダクタンス増幅器A2の入力端子20はラインドライバ入力端子2の代わりに、基準端子8に接続されている。増幅器A1の利得は高い為、増幅器A1の入力端子14及び16間の電圧差は小さく、無視しうる。従って、基準端子8における信号はラインドライバ入力端子2における入力電圧Vinにほぼ等しくなる。従って、第2相互コンダクタンス増幅器A2の入力端子20を基準端子8に接続することは、入力端子2に接続することとほぼ同じ効果を有する。この変形は図5及び図6に関連して以下に説明する実施例にも適応しうる。
図3に戻るに、この図3は更に、基準ノード8に接続された随意の第1バイアス電流源26をも示しており、このバイアス電流源がバイアス電流Idcを第1トランジスタM1に流す。同様に、第2バイアス電流源28がラインドライバ出力端子4に接続され、バイアス電流n・Idcを第2トランジスタM2に流す。これらの2つのバイアス電流源を加えることにより、ほんのわずかに電力が消費されるだけで、ラインドライバの直線性を高める。
図5は、基準抵抗を、その抵抗値を変えるための抵抗値制御端子30を有する電気的に可変の抵抗RVとした実施例を示す。抵抗値制御端子30は差動増幅器A3の出力端32により駆動され、この差動増幅器は入力電圧Vinを受けるように接続された一方の入力端、例えば非反転入力端34と、出力電圧Voutを受けるように接続された他方の入力端、例えば反転入力端36とを有する。差動増幅器A3は小さな帯域幅を有し、可変抵抗RVの直流抵抗値R1を所望値n・RLに調整するようにするのが好ましい。この調整は、基準抵抗10の精度が処理上の変動のために問題となるか、或いは異なる抵抗値を有する負荷が接続されている場合に有効となる。増幅器A3の非反転入力端34はラインドライバ入力端子2に接続する代わりに、図5に破線で示すように基準ノード8における電圧を受けるように接続することもできる。
基準抵抗10を調整することに加えて、相互コンダクタンスgmの常規の値の不正確を補正するために、第2相互コンダクタンス増幅器A2の相互コンダクタンスgmの値を調整しうるようにする。この目的のために、第2相互コンダクタンス増幅器A2は、その制御端子38における適切な制御信号により制御しうる可変相互コンダクタンスを有する。増幅器A3の出力端32は制御信号を制御端子38に供給し、相互コンダクタンスgmを所望値1/(R1)に調整する。
基準抵抗10の抵抗値の調整及び/又は第2相互コンダクタンス増幅器A2の相互コンダクタンスの調整の代わりに、或いはこれに加えて、電流ミラーM1/M2の電流利得を可変とすることにより、電流利得nを調整しうるようにする。図6は、電流利得nを可変にする可能な解決策を示す。トランジスタM1のソースと直列に可変抵抗RV2が接続されている。可変抵抗RV2の制御端子40は差動増幅器A3の出力端32に接続されている。差動増幅器A3の入力端34及び36は図5に示すように接続されている。本例の場合も、基準端子8への他の接続を破線で示している。対称性の理由で、トランジスタのソースと直列に他の抵抗42を接続することができる。
本発明は図示の実施例に限定されるものではない。ユニポーラMOSトランジスタの代わりに、バイポーラトランジスタを用いることができ、この場合ユニポーラトランジスタのゲート、ソース及びドレインがバイポーラトランジスタのベース、エミッタ及びコレクタとなる。
電流ミラー構造は、より一層複雑なものとすることができる。トランジスタM1及びM2のドレイン等と直列にカスコードトランジスタを挿入することができる。原理的には、この目的のために、電流利得nを有するいかなる電流ミラー構造をも用いることができるも、複雑な構造の電流ミラーでは、適切に動作させるのに、より多くの電源電圧を必要とすることに注意すべきである。
一般的に、第1トランジスタM1と、第1増幅器A1と、入力電圧Vinを、第1トランジスタM1を流れる第1電流i1に変換する基準抵抗10とを有するラインドライバを開示する。第2電流i2=n・i1は、第1トランジスタM1とで1:nの電流ミラーを構成する第2トランジスタM2を流れる。電流i2は伝送線路TLを経て負荷6に流れる。しかし、伝送線路TLは任意的なものである。負荷6のインピーダンスは伝送線路TLの特性インピーダンスRLに等しい。従って、ラインドライバより見たインピーダンスはRLに等しい。第2相互コンダクタンス増幅器A2は、電流ミラーM1,M2の出力インピーダンスとラインドライバより見たインピーダンスとの間の不整合により生じる出力信号Vout中の反射信号dVを相殺する。
Claims (10)
- ラインドライバにおいて、このラインドライバが、
入力信号を受けるラインドライバ入力端子と、
負荷を接続するためのラインドライバ出力端子と、
電流利得nを有する電流ミラーであって、この電流ミラーは、電圧電源端子と基準ノードとの間に挿入された主電流通路を有する第1トランジスタと、電圧電源端子とラインドライバ出力端子との間に挿入された第2トランジスタとを有しており、第1トランジスタと第2トランジスタとのそれぞれの制御電極はほぼ同じ制御電圧を受けるように接続されている、当該電流ミラーと、
基準ノードに結合され、負荷の特性抵抗のほぼn倍に等しい抵抗値を有する基準抵抗と、
ラインドライバ入力端子及び基準ノードに結合された差動入力端子と、第1トランジスタ及び第2トランジスタのそれぞれの制御電極に結合された出力端子とを有する第1増幅器と、
差動入力端子を有する第2相互コンダクタンス増幅器であって、これら差動入力端子のうちの一方がラインドライバ入力端子における入力信号にほぼ等しい信号に応答し、これら差動入力端子のうちの他方がラインドライバ出力端子に結合され、第2演算相互コンダクタンス増幅器が、基準ノードに結合された出力端子と、基準抵抗の抵抗値の逆数値にほぼ等しい相互コンダクタンスとを有している当該第2演算相互コンダクタンス増幅器と
を有することを特徴とするラインドライバ。 - 請求の範囲1に記載のラインドライバにおいて、第2相互コンダクタンス増幅器の差動入力端子のうちの前記一方がラインドライバ入力端子に結合されていることを特徴とするラインドライバ。
- 請求の範囲1に記載のラインドライバにおいて、第2相互コンダクタンス増幅器の差動入力端子のうちの前記一方が基準端子に結合されていることを特徴とするラインドライバ。
- 請求の範囲1〜3のいずれか一項に記載のラインドライバにおいて、このラインドライバが更に、基準ノードに結合されて第1バイアス電流を生じる第1バイアス電流源と、ラインドライバ出力端子に結合されて第1バイアス電流の値のほぼn倍に等しい値の第2バイアス電流を生じる第2バイアス電流源とを有していることを特徴とするラインドライバ。
- 請求の範囲1〜4のいずれか一項に記載のラインドライバにおいて、このラインドライバが更に、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間の低周波電圧差に応答して基準抵抗の抵抗値を調整する調整手段を有していることを特徴とするラインドライバ。
- 請求の範囲5に記載のラインドライバにおいて、前記調整手段は、基準ノードに結合された可変抵抗と、差動増幅器とを具え、この差動増幅器は、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとに結合された差動入力端子と、可変抵抗の抵抗値制御端子に結合された出力端子とを有していることを特徴とするラインドライバ。
- 請求の範囲1〜6のいずれか一項に記載のラインドライバにおいて、このラインドライバが更に、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間の低周波電圧差に応答して電流ミラーの電流利得nを調整する手段を有していることを特徴とするラインドライバ。
- 請求の範囲7に記載のラインドライバにおいて、前記電流利得nを調整する手段が、電圧電源端子と、第1トランジスタ及び第2トランジスタのうちの選択した1つとの間に挿入された可変抵抗を具えるとともに、差動増幅器を具え、この差動増幅器は、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとに結合された差動入力端子と、可変抵抗の抵抗値制御端子に結合された出力端とを有していることを特徴とするラインドライバ。
- 請求の範囲1〜8のいずれか一項に記載のラインドライバにおいて、このラインドライバが更に、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとの間の低周波電圧差に応答して第2相互コンダクタンス増幅器の相互コンダクタンスを調整する手段を有していることを特徴とするラインドライバ。
- 請求の範囲9に記載のラインドライバにおいて、第2相互コンダクタンスが可変相互コンダクタンスを有し、前記相互コンダクタンスを調整する手段が差動増幅器を具え、この差動増幅器は、ラインドライバ出力端子と、ラインドライバ入力端子及び基準ノードのうちの選択した1つとに結合された差動入力端子と、第2相互コンダクタンス増幅器の相互コンダクタンス制御端子に結合された出力端とを有していることを特徴とするラインドライバ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97200526.8 | 1997-02-25 | ||
EP97200526 | 1997-02-25 | ||
PCT/IB1998/000128 WO1998038773A2 (en) | 1997-02-25 | 1998-02-02 | Line driver with adaptive output impedance |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000511022A JP2000511022A (ja) | 2000-08-22 |
JP2000511022A5 JP2000511022A5 (ja) | 2005-09-08 |
JP3830534B2 true JP3830534B2 (ja) | 2006-10-04 |
Family
ID=26146168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52922598A Expired - Fee Related JP3830534B2 (ja) | 1997-02-25 | 1998-02-02 | 適応出力インピーダンスを有するラインドライバ |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0917788B1 (ja) |
JP (1) | JP3830534B2 (ja) |
KR (1) | KR100563014B1 (ja) |
DE (1) | DE69834793T2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100580161B1 (ko) * | 1999-10-07 | 2006-05-15 | 삼성전자주식회사 | 디지털 가입자 선로용 라인 구동기 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW239239B (ja) * | 1993-07-14 | 1995-01-21 | Philips Electronics Nv |
-
1998
- 1998-02-02 JP JP52922598A patent/JP3830534B2/ja not_active Expired - Fee Related
- 1998-02-02 KR KR1019980708477A patent/KR100563014B1/ko not_active IP Right Cessation
- 1998-02-02 EP EP98900646A patent/EP0917788B1/en not_active Expired - Lifetime
- 1998-02-02 DE DE69834793T patent/DE69834793T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100563014B1 (ko) | 2008-01-10 |
JP2000511022A (ja) | 2000-08-22 |
DE69834793T2 (de) | 2007-09-20 |
DE69834793D1 (de) | 2006-07-20 |
EP0917788B1 (en) | 2006-06-07 |
KR20000064979A (ko) | 2000-11-06 |
EP0917788A2 (en) | 1999-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3234293B2 (ja) | デジタル利得設定を備えたモノリシック集積差動増幅器 | |
JP4766769B2 (ja) | 半導体集積回路 | |
US5936393A (en) | Line driver with adaptive output impedance | |
EP0664605B1 (en) | Amplifier device | |
US6268770B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
US6646508B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
US5475343A (en) | Class AB complementary output stage | |
JPH08501674A (ja) | 適応出力インピーダンスを備えたラインドライバ | |
US5815040A (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
WO2001008301A1 (en) | Low noise differential input, differential output amplifier and method | |
JPH10285224A (ja) | 信号伝送方法及びこれに用いる駆動回路、バイアス発生回路 | |
US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
JP4108802B2 (ja) | 増幅器 | |
US5973490A (en) | Line driver with adaptive output impedance | |
JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
US4929908A (en) | Gain controllable amplifier circuit | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JP3830534B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
US5903189A (en) | High gain low distortion bridge amplifier with feedback | |
JP3830535B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
US20040124918A1 (en) | Wideband common-mode regulation circuit | |
US5352989A (en) | Low input resistance amplifier stage | |
JP3312911B2 (ja) | 結合回路 | |
JP3078858B2 (ja) | Vca回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |