KR100562710B1 - Method for manufacturing a semiconductor device - Google Patents
Method for manufacturing a semiconductor device Download PDFInfo
- Publication number
- KR100562710B1 KR100562710B1 KR1020000009588A KR20000009588A KR100562710B1 KR 100562710 B1 KR100562710 B1 KR 100562710B1 KR 1020000009588 A KR1020000009588 A KR 1020000009588A KR 20000009588 A KR20000009588 A KR 20000009588A KR 100562710 B1 KR100562710 B1 KR 100562710B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- silicide
- salicylation
- metal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 44
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 239000007769 metal material Substances 0.000 claims abstract description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 2
- 239000002253 acid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 36
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 28
- 238000000151 deposition Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910019001 CoSi Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 229910008484 TiSi Inorganic materials 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 229910005881 NiSi 2 Inorganic materials 0.000 description 6
- 150000003377 silicon compounds Chemical class 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- 230000009257 reactivity Effects 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910018098 Ni-Si Inorganic materials 0.000 description 2
- 229910018529 Ni—Si Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- -1 silicide compound Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- PYRKKGOKRMZEIT-UHFFFAOYSA-N 2-[6-(2-cyclopropylethoxy)-9-(2-hydroxy-2-methylpropyl)-1h-phenanthro[9,10-d]imidazol-2-yl]-5-fluorobenzene-1,3-dicarbonitrile Chemical compound C1=C2C3=CC(CC(C)(O)C)=CC=C3C=3NC(C=4C(=CC(F)=CC=4C#N)C#N)=NC=3C2=CC=C1OCCC1CC1 PYRKKGOKRMZEIT-UHFFFAOYSA-N 0.000 description 1
- 229910017709 Ni Co Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
살리시데이션 공정을 1 단계로 수행할 수 있으며 제품의 특성이 향상된 반도체 장치의 제조 방법이 개시되어 있다. 먼저, 트랜지스터가 형성된 기판의 상부에 Ni, Co 및 TiN 증착층을 차례로 형성하도록 한다. 이후 약 650∼700℃의 온도로 열처리하여 살리시데이션 공정을 수행한다. 산을 사용하여 미반응 금속 물질을 식각하여 제거하고 절연 물질을 도포하여 절연층을 형성하도록 한다. 살리시데이션 공정에 의해 형성된 금속의 실리사이드 영역을 노출시키고 금속성 물질을 도포하여 배선을 형성하도록 한다. Co의 하지막으로 Ni를 사용함에 따라 살리시데이션 공정을 1 단계로 완성할 수 있으며 얻어지는 반도체 장치는 안정된 비저항값을 확보할 수 있기 때문에 장치의 속도를 향상시킬 수 있다. Disclosed is a method of manufacturing a semiconductor device in which a salicylation process can be performed in one step and the product characteristics are improved. First, Ni, Co, and TiN deposition layers are sequentially formed on the substrate on which the transistor is formed. After the heat treatment at a temperature of about 650 ~ 700 ℃ to perform the salination process. Acid is used to etch away the unreacted metal material and apply an insulating material to form an insulating layer. The silicide region of the metal formed by the salicylation process is exposed and a metallic material is applied to form a wiring. By using Ni as the base film of Co, the salination process can be completed in one step, and the semiconductor device obtained can secure a stable specific resistance value, thereby improving the speed of the device.
Description
도 1은 종래의 반도체 장치에서 게이트 전극 부분의 구성 요소를 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining a component of a gate electrode part in a conventional semiconductor device.
도 2a 내지 도 2d는 종래의 반도체 장치의 금속층 형성 방법을 설명하기 위한 개략적인 단면도들이다.2A to 2D are schematic cross-sectional views illustrating a metal layer forming method of a conventional semiconductor device.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 장치의 금속층 형성 방법을 설명하기 위한 개략적인 단면도들이다.3A to 3C are schematic cross-sectional views illustrating a method of forming a metal layer of a semiconductor device according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10, 30 : 반도체 기판 12, 32 : 게이트 전극10, 30:
13, 33: 스페이서 14, 34 : 불순물 도핑 영역13, 33:
14, 44 : 금속 실리사이드층14, 44: metal silicide layer
본 발명은 반도체 장치의 제조 방법에 관한 것으로써, 보다 상세하게는 니켈과 코발트를 채용하는 것에 의해 살리시데이션 공정을 1단계로 수행할 수 있는 반 도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device, in which a salicide process can be performed in one step by employing nickel and cobalt.
살리시데이션(salicidation; self aligned silicide) 공정은 소망하는 영역에 선택적으로 실리사이드를 형성하는 공정으로서 Ti 이나 Co와 같은 금속 물질을 증착한 후 열처리하면, 하지막에 실리콘 원소가 존재하는 경우 Ti-실리사이드 또는 Co-실리사이드를 형성하도록 하는 공정이다. 이는 이후 형성되는 절연층의 패터닝에 의해서 형성되는 콘택홀에 의해 용이하게 노출되며(self aligned property), 이후 금속층을 증착하면 이를 통하여 실리콘 원소를 함유하는 하지막과 용이하게 접촉될 수 있다. 이러한 살리시데이션 공정을 적용하기 위한 방법을 설명하기로 한다.A self-aligned silicide process is a process for selectively forming silicide in a desired region. When a metal material such as Ti or Co is deposited and then heat treated, Ti-silicide or It is a process to form Co-silicide. This is easily exposed by a contact hole formed by the patterning of the insulating layer to be formed (self aligned property), and when the metal layer is subsequently deposited, it can be easily contacted with the underlying film containing silicon element. The method for applying this salicylation process will be described.
도 1에는 종래의 반도체 장치에서 게이트 전극 부분의 구성 요소를 설명하기 위한 단면도를 나타내었는데, 이를 참조하여 게이트 전극의 제조 방법과 각 구성 요소에 대하여 먼저 상세히 설명하기로 한다.FIG. 1 is a cross-sectional view for describing a component of a gate electrode part in a conventional semiconductor device. Referring to this, a method of manufacturing a gate electrode and each component will be described in detail.
필드 산화막(11)에 의해 활성 영역과 필드 영역으로 구분된 반도체 기판(10) 중 활성 영역에 열산화법을 이용하여 제1 산화막을 형성하고 이의 상부에 불순물이 도핑되어 전도성을 갖는 폴리실리콘을 증착하여 제1 도전층을 형성한다. 이어서, 텅스텐-실리사이드(WSix)와 같은 물질을 증착하여 제2 도전층을 형성하고, 이의 상부에 질화규소와 같은 절연물을 증착하여 이후 식각 공정 및 이온 주입 공정의 수행시 상기 제2 도전층을 보호하는 역할을 하는 제1 절연층을 형성하도록 한다. 이어서 산화규소(SiO2)의 고온 산화물(HTO; hot temperature oxide)을 증착하여 제2 산화막을 형성하도록 한다. 이는 이후 스페이서를 형성하기 위한 식각 공정의 수행시 에칭 스토퍼(etching stopper)로서 작용하게 된다.The first oxide film is formed in the active region of the
이어서, 사진 식각 공정을 이용하여 상기 제2 산화막, 제1 절연층, 제2 도전층, 제1 도전층 및 산화막을 이방성 식각하여 게이트 산화막(12a), 제1 도전층 패턴(12b), 제2 도전층 패턴(12c), 제1 절연층 패턴(12d) 및 제2 산화막 패턴(12e)을 포함하는 게이트 전극(12)을 형성하도록 한다.Subsequently, the second oxide film, the first insulating layer, the second conductive layer, the first conductive layer, and the oxide film are anisotropically etched using a photolithography process to form a gate oxide film 12a, a first conductive layer pattern 12b, and a second film. The
게이트 전극(12)이 형성된 반도체 기판(10)의 상부에 질화규소를 증착하여 제2 절연층을 형성한 후, 반도체 기판(10)의 활성 영역이 노출될 때까지 에치백 공정을 실시하여 게이트 전극(12)의 측면에 스페이서(13)를 형성하도록 한다. After depositing silicon nitride on the
이어서, 이온 주입 공정에 의해 노출된 기판(1)의 활성 영역에 불순물을 주입하여 트랜지스터의 소오스/드레인 영역인 불순물 도핑 영역(14)을 형성하도록 한다. 이온 주입 공정의 수행시, 상기 게이트 전극(12) 및 이의 측면에 형성된 스페이서(13)는 마스크로서의 역할을 하게 된다.Subsequently, impurities are implanted into the active region of the substrate 1 exposed by the ion implantation process to form the impurity doped
트랜지스터나 콘택 부위를 저저항화시켜서 제품의 속도를 향상시키기 위해 적용되는 살리시데이션 공정은 도 1에서와 같이 트랜지스터가 형성된 기판의 상부에 금속을 증착하고 제1 살리시데이션, 선택적인 식각 및 제2 살리시데이션의 순서로 공정을 진행하는 것으로 수행된다. 살리시데이션을 2단계로 진행하는 이유는 다음과 같다.The salination process applied to improve the speed of the product by lowering the resistance of the transistors or contacts is performed by depositing a metal on top of the substrate on which the transistor is formed, as shown in FIG. This is done by proceeding with the process in order of data. The reason for proceeding salicylation in two stages is as follows.
보통 코발트나 티타늄을 증착하여 실리사이드를 형성하도록 하는데 TiSi2 나 CoSi2의 안정된 상을 형성시키기 위해서는 약 650℃ 이상의 고온으로 열처리하는 공정이 필요하다. 그런데 고온의 열처리를 이용하여 실리사이드를 형성하려면 트랜지스터의 게이트-소오스-드레인간의 전기적인 단락을 방지하기 위하여 필연적으로 2단계의 살리시데이션 공정을 진행해야 하는 것이다. Usually, cobalt or titanium is deposited to form silicide, but a process of heat treatment at a high temperature of about 650 ° C. or higher is required to form a stable phase of TiSi 2 or CoSi 2 . However, in order to form silicide using high temperature heat treatment, a two-step salicide process is inevitably required to prevent an electrical short between the gate, source, and drain of the transistor.
도 2a 내지 도 2d에는 종래의 반도체 장치의 금속층 형성 방법을 설명하기 위한 개략적인 단면도들을 나타내었다.2A to 2D are schematic cross-sectional views illustrating a method of forming a metal layer of a conventional semiconductor device.
먼저, 도 2a를 참조하면, 게이트 전극(12), 스페이서(13), 불순물 도핑 영역(14)이 형성된 반도체 기판(10)의 상부를 RF 스퍼터링 공정을 이용하여 약 50Å 정도 식각 하도록 한다. 이는 Co가 실리콘 표면의 조건에 민감하기 때문에 이의 표면에 형성된 산화물을 제거하기 위한 것이다. 이후 기판의 전면에 Co를 증착하여 Co 증착층(17)을 형성하고 계속하여 TiN을 증착하여 TiN 증착층(18)을 형성하도록 한다. 이 때, 증착되는 금속 물질로서 Co 대신에 Ti를 사용하는 경우에는 상기 식각 공정을 생략할 수 있다.First, referring to FIG. 2A, an upper portion of the
도 2b를 참조하면, 약 480℃에서 약 90초 동안 열처리하면 제1 살리시데이션 공정이 진행되어 노출된 불순물 도핑 영역(14) 및 게이트 전극의 상부에 형성된 제2 산화규소막 (12e)과 같은 실리콘 화합물의 표면에서는 CoSi 또는 TiSi 화합물층(24)이 형성되고, 하부에 실리콘 화합물이 없는 부분에서는 금속 실리사이드가 형성될 수가 없기 때문에 도면 부호 22로 나타난 바와 같이 금속 물질이 그대로 남아있게 된다.Referring to FIG. 2B, when the heat treatment is performed at about 480 ° C. for about 90 seconds, the first salicide process may be performed to expose silicon, such as an exposed impurity doped
도 2c를 참조하면, 탈이온수, 황산 등을 사용하여 선택적인 식각을 하면 실리사이드가 형성된 부분은 도면 부호 24로 표시된 영역에서처럼 남게 되고 반응을 하지 않고 남아 있는 금속 물질은 모두 제거된다.Referring to FIG. 2C, when selectively etched using deionized water, sulfuric acid, or the like, silicide-formed portions remain as in the region indicated by
도 2d를 참조하면, 이후 약 850℃에서 약 30초 동안 제2 살리시데이션 공정을 수행하여 트랜지스터와 콘택 부위에 CoSi2 또는 TiSi2 실리콘 화합물층(26)을 형성하도록 한다.Referring to FIG. 2D, a second salicide process is performed at about 850 ° C. for about 30 seconds to form a CoSi 2 or TiSi 2
상술한 바와 같이 안정된 CoSi2 또는 TiSi2 와 같은 실리사이드 화합물을 형성하기 위해서는 고온의 열처리가 필요하며 2단계의 살리시데이션 공정이 필요하다. 이에 반하여 니켈을 금속으로 사용하여 살리시데이션 공정을 수행하면 트랜지스터의 게이트-소오스-드레인간의 단락이 발생하지 않는 온도 영역인 약 400∼700℃의 온도에서 1단계로 열처리를 하면 NiSi 상이 얻어진다. NiSi 화합물은 매우 안정된 저항값(14∼16Ω㎝)을 특성을 제공해 주므로 제품의 속도를 향상시킬 수 있다.As described above, in order to form a stable silicide compound such as CoSi 2 or TiSi 2 , a high temperature heat treatment is required and a two-step salicylation process is required. On the other hand, when the salicylation process is performed using nickel as a metal, the NiSi phase is obtained when the heat treatment is performed in one step at a temperature of about 400 to 700 ° C., which is a temperature range in which a short circuit between the gate, source, and drain of the transistor does not occur. NiSi compound provides a very stable resistance value (14 ~ 16 Ωcm) can improve the speed of the product.
그러나 니켈의 실리사이드는 700℃ 이상의 고온으로 열처리를 하는 경우에는 NiSi2로 상변이가 일어나서 저항값이 약 40∼50Ω㎝의 수준으로 열화 된다는 문제가 있다. 또한 그다지 높지 않은 온도에서 열처리를 수행하여도 실리사이드 화합물이 서로 뭉치게 되는 응집(agglomeration) 현상이 쉽게 발생하기 때문에 Co나 Ti에 비하여 열에 취약하다는 문제점을 가지고 있다. However, when the silicide of nickel is heat-treated at a high temperature of 700 ° C. or higher, a phase change occurs with NiSi 2 and the resistance thereof deteriorates to a level of about 40 to 50 Ωcm. In addition, even when the heat treatment is performed at a temperature that is not very high, the agglomeration (agglomeration) phenomenon that the silicide compounds are agglomerated with each other easily occurs, and thus has a problem of being more susceptible to heat than Co or Ti.
각 금속의 실리사이드 화합물인 TiSi2, CoSi2 및 NiSi의 저항값, 열에 대한 특성 외에도 여러 가지를 비교하여 표 1에 나타내었다.In addition to the resistance value and the heat properties of the silicide compounds TiSi 2 , CoSi 2 and NiSi of each metal, a number of comparisons are shown in Table 1.
표 1에 나타난 여러 가지 특성을 비교해보면 각 금속 실리사이드 화합물간에는 서로 다른 장, 단점이 있다는 것을 알 수 있다. 비저항값을 비교해 보면, NiSi의 경우 CoSi2에 비하여 다소 작은 값을 가지며 규소화 반응시 규소의 소모량이 적어서 얕은 접합을 갖는 소자에 적용하기가 유리하다는 것을 알 수 있다. 또한 금속의 증착전에 Co와는 달리 Ni은 실리콘 기판의 조건에 민감하지 않아서 Ni의 증착전에 RF 스퍼터링 식각을 수행하지 않아도 된다.Comparing the various properties shown in Table 1 it can be seen that there are different advantages and disadvantages between the metal silicide compounds. Comparing the resistivity, it can be seen that NiSi has a slightly smaller value than CoSi 2 and has a small amount of silicon during the siliconization reaction, so that it is advantageous to be applied to a device having a shallow junction. In addition, unlike Co before the deposition of metal, Ni is not sensitive to the conditions of the silicon substrate, so it is not necessary to perform RF sputter etching before the deposition of Ni.
Ni-실리사이드는 불순물, 게이트의 스페이서와의 반응성과 SiO2 와의 선택적인 식각율(etch selectivity) 측면에서도 Co-실리사이드와 유사하게 우수한 특성을 나타내고 있다. 또한 Co-실리사이드와 Ni-실리사이드는 Ti-실리사이드와는 달리 게이트의 사이즈에 따른 Rs(sheet resistance) 의존성이 작아서 특히 0.25㎛ 이하의 게이트에서 안정적인 Rs 값을 유지한다는 것을 알 수 있다. 다만, Ni-실리사이드의 경우 비저항이 가장 작은 상이 중간상이 모노실리사이드(NiSi)이고 고온 열처리에 의하여 안정한 디실리사이드(NiSi2)로 상변이가 일어나면 비저항이 40∼50μΩ㎝로 증가하기 때문에 후속 열처리에 대한 열안정성이 매우 불량하다는 단점을 가지고 있다.Ni-silicide has similar characteristics to Co-silicide in terms of impurities, reactivity with gate spacers, and selective etch selectivity with SiO 2 . In addition, unlike Ti-silicide, Co-silicide and Ni-silicide have a small sheet resistance (Rs) dependency depending on the size of the gate, and thus it can be seen that a stable Rs value is maintained especially at a gate of 0.25 μm or less. However, in the case of Ni-silicide, the phase with the smallest resistivity is monosilicide (NiSi) and when the phase transition occurs to stable disilicide (NiSi 2 ) by high temperature heat treatment, the specific resistance increases to 40-50 μΩcm. It has the disadvantage of very poor thermal stability.
본 발명의 목적은 열에 대한 안정성은 우수하지만 2단계의 살리시데이션 공정을 요하는 Co의 장점과 1단계의 살리시데이션 공정만으로 제품의 속도를 향상시킬 수 있지만 열에 대하여는 취약한 특성을 갖는 Ni의 장점만을 취할수 있도록, 이들을 주어진 조건으로 적용함으로써 제품의 특성을 향상시키고 제조 원가를 낮출 수 있는 반도체 장치의 제조 방법을 제공하는 것이다. The object of the present invention is to improve the speed of the product only by the advantages of Co and requiring a two-step salicylation process, but excellent heat stability, but can only take advantage of Ni having a weak characteristic against heat The present invention provides a method for manufacturing a semiconductor device that can improve the characteristics of a product and lower the manufacturing cost by applying these conditions under given conditions.
상기 목적을 달성하기 위하여 본 발명에서는 In the present invention to achieve the above object
트랜지스터가 형성된 기판의 상부에 Ni, Co 및 TiN 증착층을 차례로 형성하는 단계;Sequentially forming Ni, Co, and TiN deposition layers on the substrate on which the transistor is formed;
약 650∼700℃의 온도로 열처리하여 살리시데이션 공정을 수행하는 단계;Performing a salicide process by heat treatment at a temperature of about 650 to 700 ° C .;
상기 살리시데이션 공정의 수행후 반응되지 않고 남은 금속 물질을 식각하여 제거하는 단계;Etching the metal material remaining after the salicylation process is not reacted to remove it;
이후 절연 물질을 도포하여 절연층을 형성하고 상기 살리시데이션 공정에 의해 형성된 금속의 실리사이드 영역을 노출시키는 단계; 및Then applying an insulating material to form an insulating layer and exposing a silicide region of the metal formed by the salicide process; And
금속성 물질을 도포하여 배선을 형성하는 단계를 포함하는 반도체 장치의 제 조 방법을 제공한다.Provided is a method of manufacturing a semiconductor device, comprising applying a metallic material to form a wiring.
상기 Ni 증착층은 약 100∼200Å 의 두께로 형성되고 상기 Co 증착층은 약 100∼200Å 의 두께로 형성되는 것이 바람직하다. 상기 금속층의 두께는 원하는 저항값에 따라 달라지기 때문에 특별히 제한할 필요는 없으며 필요에 따라 적절한 두께로 조절하여 형성할 수 있으나 다만, 상기한 두께 범위가 바람직한 일실시예로서 적용되는 값일 뿐이다.Preferably, the Ni deposition layer is formed to a thickness of about 100 to 200 GPa and the Co deposition layer is formed to a thickness of about 100 to 200 GPa. Since the thickness of the metal layer is different depending on the desired resistance value, there is no need to limit in particular and may be formed by adjusting to an appropriate thickness as needed, but the above thickness range is only a value applied as a preferred embodiment.
본 발명의 방법은 특히 이후 고온 공정이 수반되지 않는 SRAM(static random access memory) 장치에 용이하게 적용될 수 있다.The method of the present invention is particularly applicable to static random access memory (SRAM) devices which do not involve high temperature processes thereafter.
본 발명에서는 Ni-살리시데이션 공정을 적용할 경우, 트랜지스터의 게이트-소오스-드레인 단락을 방지할 수 있는 낮은 온도 영역에서 낮은 비저항값을 얻을 수 있기 때문에 1 단계만으로 살리시데이션을 완성할 수 있는 장점이 있으나 후속 열처리 온도를 500℃ 이하로 조절해야 한다는 문제점이 있기 때문에, 이 문제를 해결하기 위하여 코발트의 하지막으로 니켈을 사용하도록 하였다. 즉, 니켈을 먼저 증착하고 이의 상부에 열안정성이 우수한 코발트를 증착함으로써 이들의 단점을 상쇄할 수 있도록 한 것이다.In the present invention, when the Ni-salidation process is applied, a low resistivity value can be obtained in a low temperature region in which the gate-source-drain short circuit of the transistor can be prevented, so that the salicide can be completed in only one step. However, since there is a problem that the subsequent heat treatment temperature should be adjusted to 500 ° C or less, in order to solve this problem, nickel was used as a base film of cobalt. That is, by depositing nickel first and by depositing cobalt having excellent thermal stability on top of it, it is possible to offset their disadvantages.
Co-Ni-살리시데이션의 가장 중요한 요소는 두 원소의 장점만을 추출해내는 방법으로서, 상기 두 금속을 증착한 후 적절한 살리시데이션 온도를 잡는 것이 중요하다. 이러한 온도 범위는 650∼700℃로 하였는데, 이는 CoSi2가 형성되는 온도인 650℃와 NiSi2 상으로의 상전이가 일어나는 700℃를 기준으로 설정한 것이다. 특히 700℃가 넘어가면 NiSi 상은 급격하게 NiSi2 상으로 상전이가 일어나기 때문에 700℃가 넘지 않도록 특히 주의해야 한다. The most important element of Co-Ni-salidation is the method of extracting only the advantages of the two elements, and it is important to set the appropriate salicide temperature after the two metals are deposited. This temperature range was set to 650 ~ 700 ℃, which is set based on the temperature at which CoSi 2 is formed 650 ℃ and 700 ℃ the phase transition to the NiSi 2 phase. In particular, since the NiSi phase rapidly transitions to the NiSi 2 phase after 700 ° C, care should be taken not to exceed 700 ° C.
Co의 규소 화합물과 Ni의 규소 화합물이 형성되는 온도 및 이들이 갖는 여러 가지 특징을 다음 표 2에 요약하여 나타내었다. 표 2를 통하여 적절한 온도값을 설정할 수 있게 된다.The temperature at which the silicon compound of Co and the silicon compound of Ni are formed and their various characteristics are summarized in Table 2 below. Through Table 2 it is possible to set the appropriate temperature value.
캡핑층으로 적용되는 TiN의 경우 바람직하게 약 100Å 정도의 두께로 적용되는데 하부에 적용되는 반응성이 매우 좋은 금속 물질, 즉 Co, Ni 등을 보호해 주는 역할을 한다. 즉, 직접적으로 열처리되는 현상을 완화시켜 주고, TiN 내의 Ti이 반응성이 매우 좋기 때문에 하부의 Ni, Co 층내로 확산되어 이들이 균일하게 규소화 되도록 도와주는 역할을 하는 것으로 인식되고 있다. 캡핑층의 두께는 필요에 따라 적절하게 설정하는데, 이는 챔버내에서 Ti을 증착시 질소 가스의 유입량을 조절하는 것에 의해 조절할 수 있다.In the case of TiN applied as the capping layer, it is preferably applied to a thickness of about 100 kPa, which serves to protect a highly reactive metal material, that is, Co, Ni, and the like applied to the lower portion. That is, it is recognized that the direct heat treatment is alleviated, and since Ti in TiN has a very good reactivity, it diffuses into the lower Ni and Co layers and helps them to be uniformly siliconized. The thickness of the capping layer is appropriately set as needed, which can be controlled by controlling the inflow of nitrogen gas when Ti is deposited in the chamber.
이러한 본 발명의 방법의 특성 및 이들의 열안정성을 종래의 방법과 비교하여 표 3에 요약하였다.The properties of these methods and their thermal stability are summarized in Table 3 in comparison with the conventional methods.
표 3을 통하여 알 수 있는 바와 같이 본 발명의 방법에서는 종래의 Co-살리시데이션 및 Ni-살리시데이션 방법이 가지고 있는 단점을 없애고 장점만을 취하도록 되어 단순화된 공정에 의해서 양호한 특성을 얻을 수 있도록 한 것이다.As can be seen from Table 3, the method of the present invention eliminates the disadvantages of the conventional Co-salicylation and Ni-salicylation methods and takes only advantages, so that good characteristics can be obtained by a simplified process. .
이하, 도 3a 내지 도 3c를 참조하여 본 발명을 구체적인 실시예를 통하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 3A to 3C.
도 3a를 참조하면, 필드 산화막(31)에 의해 활성 영역과 필드 영역으로 분리되고, 상기 활성 영역상에 게이트 전극(32), 스페이서(33), 불순물 도핑 영역(34)이 형성된 실리콘 기판(30)의 상부에 니켈을 화학기상증착 방법에 의해 약 100Å 두께로 도포하고 코발트를 화학기상증착 방법에 의해 약 100Å 두께로 도포하였다. 이후 질소 가스 분위기 하에서 티타늄을 스퍼터링하여 약 100Å 두께로 TiN 박막을 캡핑 레이어로서 형성하였다. Referring to FIG. 3A, the
도 3b를 참조하면, 이를 약 650℃의 온도로 30초 가량 열처리하여 살리시데이션 공정을 수행하였다. 결국 게이트 전극과 불순물 도핑 영역이 형성되고 상기 불순물 도핑 영역이 노출된 기판의 상부에 아주 얇은 두께의 Co-Ni-Si 실리콘 화합물이 형성된다. Referring to Figure 3b, it was heat treated for about 30 seconds at a temperature of about 650 ℃ to perform a salicide process. As a result, a gate electrode and an impurity doped region are formed, and a very thin Co-Ni-Si silicon compound is formed on the substrate to which the impurity doped region is exposed.
도 3c를 참조하면, 이후 실리콘 기판이 노출되지 않은 영역의 상부에 증착되어 규소와 화합물을 형성하지 못하고 남아 있는 미반응 Ni, Co 등과 같은 금속 성분은 탈이온수, 황산을 포함하는 습식 식각 용액을 사용하여 제거하도록 한다. 제거하여 실리콘 기판의 상부, 즉, 불순물 도핑 영역과 게이트 전극의 상부에만 실리사이드 화합물(44)이 남도록 하였다.Referring to FIG. 3C, metal components such as unreacted Ni and Co remaining after the silicon substrate is deposited on the unexposed regions and fail to form silicon and a compound are used as a wet etching solution including deionized water and sulfuric acid. To remove it. The
이의 상부에 실리콘 산화물과 같은 절연 물질을 화학기상증착 방법 등으로 증착하여 층간 절연층을 형성하고, 이후 사진식각 공정에 의해 이를 원하는 형태로 식각하여 콘택홀을 형성하였다. 이후 금속 물질을 증착하여 금속층을 형성하고, 이를 원하는 형태로 식각하여 배선을 형성하였다.An insulating material such as silicon oxide was deposited on the upper layer thereof to form an interlayer insulating layer by chemical vapor deposition, and the like, and then etched into a desired shape by a photolithography process to form a contact hole. Subsequently, a metal material was deposited to form a metal layer, which was etched into a desired shape to form a wire.
이상과 같은 본 발명의 방법에 따라 반도체 장치를 제조하면 살리시데이션 공정을 1 단계로 줄일 수 있으며 보다 특정 부위를 저저항화시켜서 제품의 속도를 향상시킬 수 있게 된다.Manufacturing a semiconductor device according to the method of the present invention as described above can reduce the salination process to one step, it is possible to improve the speed of the product by lowering the specific portion more.
본 발명의 방법에 의하면 Co의 하지막으로 Ni을 사용함에 따라 실리콘 표면의 산화막 제거 공정인 RF 스퍼터링 식각 공정을 생략할 수 있으며 살리시데이션 공정을 1 단계로 완성할 수 있기 때문에 공정이 단순화되고 제조 원가를 낮출 수 있게 된다.According to the method of the present invention, since Ni is used as the base film of Co, the RF sputtering etching process, which is an oxide film removal process on the silicon surface, can be omitted, and since the salicylation process can be completed in one step, the process is simplified and manufacturing cost Can be lowered.
또한 열에 취약한 Ni-실리사이드의 단점이 Co을 사용함으로써 완화되어 NiSi2로의 상전이를 방지할 수 있으며 후속 열처리에 의한 응집 현상을 완화시킬 수 도 있다. 이에 더하여, Ni을 채용함에 따라 안정된 비저항값을 확보할 수 있기 때문에 장치의 속도를 향상시킬 수 있다.In addition, the disadvantages of Ni-silicide, which is susceptible to heat, are alleviated by using Co, which can prevent phase transition to NiSi 2 . In addition, since the stable specific resistance value can be ensured by adopting Ni, the speed of the apparatus can be improved.
상술한 바와 같이 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.As described above, the present invention has been described in detail only with respect to the described embodiments, but it will be apparent to those skilled in the art that various changes and modifications can be made within the technical scope of the present invention. will be.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000009588A KR100562710B1 (en) | 2000-02-26 | 2000-02-26 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000009588A KR100562710B1 (en) | 2000-02-26 | 2000-02-26 | Method for manufacturing a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010084501A KR20010084501A (en) | 2001-09-06 |
| KR100562710B1 true KR100562710B1 (en) | 2006-03-23 |
Family
ID=19650356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000009588A KR100562710B1 (en) | 2000-02-26 | 2000-02-26 | Method for manufacturing a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100562710B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101016337B1 (en) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | Method of manufacturing a semiconductor device |
| KR100564617B1 (en) | 2004-03-05 | 2006-03-28 | 삼성전자주식회사 | Forming method for metal salicide layer and manufacturing method for semiconductor device using the forming method |
| KR100653689B1 (en) * | 2004-06-09 | 2006-12-04 | 삼성전자주식회사 | salicide process using bi-metal layer and method of fabricating a semiconductor device using the same |
| CN1296971C (en) * | 2004-09-29 | 2007-01-24 | 中国科学院微电子研究所 | Silicide process suitable for nanometer article manufacture |
-
2000
- 2000-02-26 KR KR1020000009588A patent/KR100562710B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010084501A (en) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| US6329276B1 (en) | Method of forming self-aligned silicide in semiconductor device | |
| US6153485A (en) | Salicide formation on narrow poly lines by pulling back of spacer | |
| US6180469B1 (en) | Low resistance salicide technology with reduced silicon consumption | |
| US20070222000A1 (en) | Method of forming silicided gate structure | |
| KR0162673B1 (en) | Manufacture of conducting layer and semiconductor device | |
| US6521515B1 (en) | Deeply doped source/drains for reduction of silicide/silicon interface roughness | |
| US20060003534A1 (en) | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same | |
| US7109116B1 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| KR100350600B1 (en) | Method of manufacturing a semiconductor device | |
| US6368949B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| US8294220B2 (en) | Method for forming silicide contacts | |
| KR100562710B1 (en) | Method for manufacturing a semiconductor device | |
| US6204136B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| KR100234378B1 (en) | Switching device utilizing silicide and method of fabricating the same | |
| KR100395776B1 (en) | Method for manufacturing a silicide layer of semiconductor device | |
| KR100190060B1 (en) | Silicide forming method | |
| KR100301816B1 (en) | Method for forming silicide layer of semiconductor device | |
| KR100414025B1 (en) | Method for forming a silicide of semiconductor device | |
| KR100340868B1 (en) | Method for forming gate electrode in semiconductor device | |
| KR20030013882A (en) | Method for manufacturing a silicide layer of semiconductor device | |
| KR100190061B1 (en) | Method for forming a silicide | |
| KR100276876B1 (en) | How to compensate silicide lost after contact etching | |
| KR100265348B1 (en) | Method for fabricating mosfet having polycide gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |