KR100558711B1 - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

Abstract

본 발명은 기판 구조 및 제조공정을 단순화함과 아울러 시야각을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.

본 발명에 따른 박막 트랜지스터 어레이 기판은 기판 상에 형성된 게이트라인과; 상기 게이트라인과 게이트절연패턴을 사이에 두고 교차하여 화소영역을 결정하는 데이터라인과; 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터와; 상기 박막트랜지스터의 드레인전극을 노출시키는 보호막 패턴과; 상기 화소영역을 액정배향이 서로 다른 다수개의 영역으로 구분하는 적어도 하나의 돌출부와; 상기 박막트랜지스터와 접속되며 상기 화소영역에 형성되는 화소전극을 구비하고, 상기 화소전극은 상기 돌출부 위에서는 부분적으로 제거된 것을 특징으로 한다.

Description

박막 트랜지스터 어레이 기판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND MANUFACTURING METHOD OF THE SAME}

도 1은 통상적인 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도이다.

도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.

도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도들이다.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이다.

도 5은 도 4에 도시된 박막트랜지스터 어레이 기판을 Ⅱ-Ⅱ' 선을 따라 절단하여 도시한 단면도이다.

도 6a 내지 도 6d은 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 나타내는 단면도들이다.

도 7은 멀티도메인에 의한 액정배향을 나타내는 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

2, 52 : 게이트 라인 4, 58 : 데이터 라인

6, 80 : 박막 트랜지스터 8, 54 : 게이트 전극

10, 60 : 소스 전극 12, 62 : 드레인 전극

14, 92 : 활성층 16 : 제1 컨택홀

18, 72 : 화소전극 20, 78 : 스토리지 캐패시터

22, 66 : 스토리지 전극 24 : 제2 컨택홀

48, 94 : 오믹접촉층

본 발명은 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것으로, 특히 기판 구조 및 제조공정을 단순화함과 아울러 시야각을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.

액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.

박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.

칼라필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.

액정패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.

이러한 액정패널에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널 제조단가 상승의 주요원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.

도 1은 4 마스크 공정을 채용한 박막 트랜지스터 어레이 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.

도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드부(도시하지 않음)와, 데이터 라인(4)에 접속되는 데이터 패드부(도시하지 않음)를 구비한다.

박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 패드하부전극(36), 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 스토리지 전극(22), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전 압 신호가 화소 전극(18)에 충전되어 유지되게 한다.

화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.

스토리지 캐패시터(20)는 전단 게이트라인(2)과, 그 게이트라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 전극(22)과, 그 스토리지 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)에 형성된 제2 컨택홀(24)을 경유하여 접속된 화소전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정적으로 유지되게 한다.

게이트 라인(2)은 게이트 패드부를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 데이터 라인(4)은 데이터 패드부를 통해 데이터 드라이버(도시하지 않음)와 접속된다.

이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 4 마스크 공정으로 형성된다.

도 3a 내지 도 3d는 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 단면도이다.

도 3a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.

하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트라인(2), 게이트전극(8)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.

도 3b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 소스/드레인 패턴들이 순차적으로 형성된다.

게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.

소스/드레인 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.

이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴들이 형성된다.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)이 형성된다.

그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.

이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.

게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.

도 3c를 참조하면, 소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 제1 및 제2 콘택홀들(16, 24)을 포함하는 보호막(50)이 형성된다.

소스/드레인 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 및 제2 컨택홀들(16, 24)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 전극(22)이 노출되게 형성된다.

보호막(50)의 재료로는 게이트 절연막(94)과 같은 무기 절연물질이나 유전상 수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.

도 3d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.

보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(18)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 전기적으로 접속되고, 제2 컨택홀(24)을 통해 전단 게이트라인(2)과 중첩되는 스토리지 전극(22)과 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.

이와 같이 종래의 박막 트랜지스터 기판 및 그 제조방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하는 제조단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 박막 트랜지스터 기판 및 그 제조방법이 요구된다.

한편, 수직 전계형 액정 표시 패널은 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁 은 단점이 있으므로 시야각을 보상할 수 있는 액정표시패널이 요구된다.

따라서, 본 발명의 목적은 3 마스크 공정을 채용하여 기판구조 및 제조공정을 단순화함과 아울러 시야각을 향상시킬 수 있는 박막 트랜지스터 어레이 기판 및 그 제조 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판은 기판 상에 형성된 게이트라인과; 상기 게이트라인과 게이트절연패턴을 사이에 두고 교차하여 화소영역을 결정하는 데이터라인과; 상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터와; 상기 박막트랜지스터의 드레인전극을 노출시키는 보호막 패턴과; 상기 화소영역을 액정배향이 서로 다른 다수개의 영역으로 구분하는 적어도 하나의 돌출부와; 상기 박막트랜지스터와 접속되며 상기 화소영역에 형성되는 화소전극을 구비하고, 상기 화소전극은 상기 돌출부 위에서는 부분적으로 제거된 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 상기 화소영역의 대각선 방향으로 형성된 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 상기 대각선방향으로 서로 마주보는 제1 및 제2 돌출부와, 상기 제1 및 제2 돌출부와 교차된 방향으로 서로 마주보는 제3 및 제4 돌출부를 포함하는 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 적어도 2층의 절연패턴으로 형성된 것을 특징으로 한다.
상기 2층의 절연패턴은 상기 게이트 절연패턴과 동일물질로 동일 평면 상에 형성된 제1 절연패턴과; 상기 보호막 패턴과 동일물질로 동일 평면 상에 형성된 제2 절연패턴을 포함하는 것을 특징으로 한다.
상기 2층의 절연패턴 사이에 형성된 반도체 패턴 및 금속층이 추가로 구비하는 것을 특징으로 한다.
상기 돌출부의 높이는 0.5㎛~1.5㎛ 정도인 것을 특징으로 한다.
상기 박막 트랜지스터는 상기 게이트 라인과 접속된 게이트 전극과; 상기 데이터 라인과 접속된 소스전극과; 상기 소스전극과 마주보는 드레인 전극과; 상기 소스전극와 드레인 전극 사이에 형성된 채널을 포함하는 반도체 패턴을 포함하는 것을 특징으로 한다.
상기 게이트 라인과, 상기 게이트 절연패턴과 반도체 패턴을 사이에 두고 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 한다.
상기 화소전극은 상기 드레인 전극 및 스토리지 전극과 전기적으로 접속되는 것을 특징으로 한다.
본 발명에 따른 박막 트랜지스터에 어레이 기판의 제조방법은 제1 마스크 공정을 이용하여 기판 상에 박막 트랜지스터의 게이트 전극, 게이트 전극과 접속된 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 제2 마스크 공정을 이용하여 상기 게이트 절연막 상에 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 게이트 라인과 교차하여 화소영역을 결정하는 데이터 라인, 상기 데이터 라인을 포함하는 소스/드레인 패턴과 상기 소스/드레인 패턴을 따라 그 하부에 형성되는 반도체 패턴을 형성하는 단계와; 제3 마스크 공정을 이용하여 상기 화소영역에 형성됨과 아울러 상기 드레인 전극과 접속되는 화소전극을 포함하는 투명전극 패턴, 상기 투명전극 패턴이 형성된 영역을 제외한 영역에 형성된 보호막 패턴 및 게이트 절연 패턴, 상기 화소영역을 액정배향이 서로 다른 다수개의 영역으로 구분하는 적어도 하나의 돌출부를 형성하는 단계를 포함하고, 상기 제3 마스크 공정을 이용하여 적어도 하나의 돌출부를 형성하는 단계는 게이트 절연막 및 보호막을 형성하는 단계와; 상기 게이트 절연막 및 보호막 상에 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 마스크로 이용하여 상기 게이트 절연막 및 보호막을 패터닝하여 상기 게이트 절연패턴 및 보호막 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 및 상기 기판 전면에 투명전극물질을 형성하는 단계와; 상기 포토레지스트 패턴을 제거함과 아울러 상기 포토레지스트 패턴 위에 위치하는 투명전극물질을 제거하여 상기 투명전극패턴 및 적어도 하나의 돌출부를 형성하는 단계는 포함하는 것을 특징으로 한다.
상기 적어도 하나의 돌출부는 상기 화소영역의 대각선 방향으로 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
상기 적어도 하나의 돌출부를 형성하는 단계는 상기 대각선방향으로 서로 마주보는 제1 및 제2 돌출부와, 상기 제1 및 제2 돌출부와 교차된 방향으로 서로 마주보는 제3 및 제4 돌출부를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 돌출부는 적어도 2층의 절연패턴으로 형성되는 것을 특징으로 한다.
상기 2층의 절연패턴은 상기 게이트 절연패턴과 동일물질로 동시에 형성되는 제1 절연물질과; 상기 보호막 패턴과 동일물질로 동시에 형성되는 제2 절연물질로 형성되는 것을 특징으로 한다.
상기 2층의 절연패턴 사이에 반도체 패턴 및 금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 돌출부의 높이는 0.5㎛~1.5㎛ 정도인 것을 특징으로 한다.
상기 게이트 라인과, 상기 게이트 절연패턴과 반도체 패턴을 사이에 두고 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 한다.
상기 보호막 패턴을 형성하는 단계는 상기 드레인 전극 및 스토리지 전극을 부분적으로 노출시켜 상기 화소전극과 접속되게 하는 단계를 포함하는 것을 특징으로 한다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 4 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 5은 도 4에 도시된 박막 트랜지스터 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.

도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부기판(88) 위에 게이트 절연 패턴(90)을 사이에 두고 교차하게 형성된 게이트 라인(52) 및 데이터 라인(58)과, 그 교차부마다 형성된 박막 트랜지스터(80)와, 그 교차구조로 마련된 화소영역에 형성된 화소 전극(72)을 구비한다. 그리고, 박막 트랜지스터 어레이 기판은 화소영역 및 화소전극(72)을 가로질러 형성된 적어도 하나의 돌출부(85)와, 화소전극(72)에 접속된 스토리지 전극(66)과 전단 게이트 라인(52)의 중첩부에 형 성된 스토리지 캐패시터(78)와, 게이트 라인(52)에 접속되는 게이트 패드부(도시하지 않음)와, 데이터 라인(58)에 접속되는 데이터 패드부(도시하지 않음)를 구비한다.

박막 트랜지스터(80)는 게이트 라인(52)에 접속된 게이트 전극(54)과, 데이터 라인(58)에 접속된 소스 전극(60)과, 화소 전극(72)에 접속된 드레인 전극(62)과, 게이트 전극(54)과 게이트 절연 패턴(90)을 사이에 두고 중첩되고 소스 전극(60)과 드레인 전극(62) 사이에 채널(70)을 형성하는 활성층(92)을 포함하는 반도체 패턴을 구비한다. 이러한 박막 트랜지스터(80)는 게이트 라인(52)에 공급되는 게이트 신호에 응답하여 데이터 라인(58)에 공급되는 화소전압 신호가 화소 전극(72)에 충전되어 유지되게 한다.

반도체 패턴은 소스 전극(60)과 드레인 전극(62) 사이의 채널부를 포함하면서 소스 전극(60), 드레인 전극(62), 데이터 라인(58), 그리고 데이터 패드(64)와 중첩되고, 스토리지 전극(66)과 중첩되는 부분을 포함하여 게이트 절연 패턴(90)을 사이에 두고 게이트 라인(52)과는 부분적으로 중첩되게 형성된 활성층(92)을 구비한다. 그리고, 반도체 패턴은 활성층(92) 위에 소스 전극(60), 드레인 전극(62), 스토리지 전극(66), 데이터 라인(58), 그리고 데이터 패드(64)와 오믹접촉을 위해 형성된 오믹접촉층(66)을 더 구비한다.

화소 전극(72)은 보호막패턴(98) 외부로 노출된 박막 트랜지스터(80)의 드레인 전극(62) 및 스토리지 전극(66)과 접속됨과 아울러 보호막패턴(98) 및 돌출부(85)를 제외한 영역에 형성된다. 화소 전극(72)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(72)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.

돌출부(85)는 게이트 절연패턴(90)과 보호막 패턴(98)으로 구성되며, 화소영역에 대각선방향으로 서로 마주보는 제1 및 제2 돌출부와, 상기 제1 및 제2 돌출부와 교차된 방향으로 서로 마주보는 제3 및 제4 돌출부를 포함할 수 도 있다. 한편, 돌출부(85)의 높이를 높이기 위해 게이트 절연패턴(90)과 보호막 패턴(98) 사이에 반도체 패턴 및 소스/드레인 패턴이 더 형성될 수 있다. 여기서, 돌출부(85)의 총 높이는 0.5㎛~1.5㎛ 정도이다. 이러한, 돌출부(85)는 화소영역을 다수의 멀티도메인으로 구분하는 역할을 하게 된다.

구체적으로 설명하면, 돌출부(85)를 따라 돌출된 배향막의 돌출영역은 액정에 인가되는 전기장을 왜곡시켜 단위화소 내에서 액정분자를 다양하게 구동시킨다. 즉, 액정표시패널에 전압을 인가할 때 왜곡된 전기장에 의한 에너지가 액정방향자를 원하는 방향으로 위치시키게 됨으로써 다수의 멀티 도메인을 형성하게 된다.

스토리지 캐패시터(78)는 전단 게이트 라인(52)과, 그 게이트 라인(52)과 게이트 절연 패턴(90), 활성층(92) 및 오믹접촉층(94)을 사이에 두고 중첩되며 화전극(72)과 접속된 스토리지 전극(66)으로 구성된다. 여기서 화소전극(72)은 보호막(98)외부로 노출된 스토리지 전극(66)과 접속된다. 이러한 스토리지 캐패시터(78)는 화소 전극(72)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 안정 적으로 유지되게 한다.

게이트 라인(52)은 게이트 패드부(82)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 데이터 라인(58)은 데이터 패드부(84)를 통해 데이터 드라이버(도시하지 않음)와 접속된다.

이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 3마스크 공정으로 형성된다. 3마스크 공정을 이용한 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법은 게이트 패턴들을 형성하기 위한 제1 마스크 공정과, 반도체 패턴 및 소스/드레인 패턴들을 형성하기 위한 제2 마스크 공정과, 게이트 절연패턴(90)과 보호막(98)패턴, 투명전극 패턴 및 돌출부를 형성하기 위한 제3 마스크 공정을 포함하게 된다.

도 6a 내지 도 6d은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 단면도들이다.

하부기판(88)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서 , 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝된다. 이에 따라, 도 6a에 도시된 바와 같이 게이트 라인(52), 게이트 전극(54)을 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 단일층 또는 이중층 구조로 이용된다.

게이트 패턴들이 형성된 하부기판(88) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연층, 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레 인 금속층이 순차적으로 형성된다. 게이트 절연층의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.

이어서, 제2 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.

이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(58), 소스 전극(60), 그 소스 전극(60)과 일체화된 드레인 전극(62), 스토리지 전극(64)을 포함하는 소스/드레인 패턴들이 형성된다.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(94)과 활성층(92)이 형성된다.

그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 소스/드레인 패턴 및 오믹접촉층(94)이 식각된다. 이에 따라, 도 6b에 도시된 바와 같이 채널부의 활성층(92)이 노출되어 소스 전극(60)과 드레인 전극(62)이 분리된다. 한편, 후에 형성될 단차부(85)의 높이를 높이기 위해 게이트 절연막(90a) 상에 반도체 패턴 및 소스/드레이 금속층이 더 형성될 수 있다.

이어서, 스트립 공정으로 소스/드레인 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.

소스/드레인 패턴들이 형성된 하부기판(88) 상에 스퍼터링 등의 증착방법으로 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용되는 보호막(98a)이 전면 증착되고 보호막(98a)위에 포토레지스트가 전면 도포된다. 이후, 제3 마스크를 이용한 포토리쏘그래피 공정으로 도 6c에 도시된 바와 같이 포토레지스트 패턴(71c)이 형성된다.

이어서, 포토레지스트 패턴(71c)을 마스크로 보호막(98a) 및 게이트 절연막(90a)이 패터닝됨으로써 이 후에 투명전극 패턴이 형성될 영역을 제외한 영역에 게이트 절연 패턴(90) 및 보호막 패턴(98)이 형성된다. 이에 따라, 게이트 절연 패턴(90) 및 보호막 패턴(98)으로 구성된 돌출부(85)가 형성된다. 여기서, 단차부의 총 높이는 0.5㎛~1.5㎛ 정도이다.

이어서, 포토레지스터 패턴(71c)이 남아 있는 기판(88)상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다. 투명전극 물질이 전면 증착된 박막 트랜지스터 어레이 기판에서 리프트 오프(lift 0ff) 방법을 이용한 스트립 공정에 의해 포토레지스트 패턴(71c)은 제거된다. 이때 포토레지스트 패턴(71c) 위에 증착된 투명전극 물질은 포토레지스트 패턴(71c)이 떨어져나가면서 함께 제거되어 도 6d에 도시된 바와 같이 화소전극(76)을 포함하는 투명전극 패턴이 형성된다.

상술한 바와 같이 3 마스크 공정에 의해 형성된 박막 트랜지스터 어레이 기판에 배향막(99)이 도포된 후 컬러필터 어레이 기판이 합착되고 액정(100)이 주입됨으로써 도 7에 도시된 바와 같이 하나의 액정셀에 액정배향이 다른 다수의 멀티도메인이 형성된다.

이와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 3 마스크 공정을 채용하여 기판 구조 및 제조공정을 단순화시킴으로써 제조단가를 더욱 절감시킬 수 있음과 아울러 수율을 향상시킬 수 있다.

또한, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조방법은 화소영역에 형성된 다수의 돌출부에 의해 다수의 멀티도메인이 형성됨으로써 시야각이 향상된다.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 제조 방법은 리프트 오프 방법을 이용한 3 마스크 공정을 채용함과 아울러 화소영역에 다수의 돌출부를 형성함으로써 멀티도메인을 형성한다. 이에 따라, 기판 구조 및 제조공정이 단순화되어 제조단가를 더욱 절감시킴과 아울러 시야각이 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (19)

1. 기판 상에 형성된 게이트라인과;

   상기 게이트라인과 게이트절연패턴을 사이에 두고 교차하여 화소영역을 결정하는 데이터라인과;

   상기 게이트라인 및 데이터라인의 교차부에 형성되는 박막트랜지스터와;

   상기 박막트랜지스터의 드레인전극을 노출시키는 보호막 패턴과;

   상기 화소영역을 액정배향이 서로 다른 다수개의 영역으로 구분하는 적어도 하나의 돌출부와;

   상기 박막트랜지스터와 접속되며 상기 화소영역에 형성되는 화소전극을 구비하고,

   상기 화소전극은 상기 돌출부 위에서는 부분적으로 제거된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
2. 제 1 항에 있어서,

   상기 적어도 하나의 돌출부는 상기 화소영역의 대각선 방향으로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
3. 제 2 항에 있어서,

   상기 적어도 하나의 돌출부는 상기 대각선방향으로 서로 마주보는 제1 및 제2 돌출부와, 상기 제1 및 제2 돌출부와 교차된 방향으로 서로 마주보는 제3 및 제4 돌출부를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
4. 제 1 항에 있어서,

   상기 적어도 하나의 돌출부는 적어도 2층의 절연패턴으로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
5. 제 4 항에 있어서,

   상기 2층의 절연패턴은

   상기 게이트 절연패턴과 동일물질로 동일 평면 상에 형성된 제1 절연패턴과;

   상기 보호막 패턴과 동일물질로 동일 평면 상에 형성된 제2 절연패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
6. 제 4 항에 있어서,

   상기 2층의 절연패턴 사이에 형성된 반도체 패턴 및 금속층이 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
7. 제 1 항에 있어서,

   상기 돌출부의 높이는 0.5㎛~1.5㎛ 정도인 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
8. 제 1 항에 있어서,

   상기 박막 트랜지스터는

   상기 게이트 라인과 접속된 게이트 전극과;

   상기 데이터 라인과 접속된 소스전극과;

   상기 소스전극과 마주보는 드레인 전극과;

   상기 소스전극와 드레인 전극 사이에 형성된 채널을 포함하는 반도체 패턴을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
9. 제 8 항에 있어서,

   상기 게이트 라인과, 상기 게이트 절연패턴과 반도체 패턴을 사이에 두고 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
10. 제 9 항에 있어서,

    상기 화소전극은

    상기 드레인 전극 및 스토리지 전극과 전기적으로 접속되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
11. 제1 마스크 공정을 이용하여 기판 상에 박막 트랜지스터의 게이트 전극, 게이트 전극과 접속된 게이트 라인을 포함하는 게이트 패턴을 형성하는 단계와;

    상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;

    제2 마스크 공정을 이용하여 상기 게이트 절연막 상에 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 게이트 라인과 교차하여 화소영역을 결정하는 데이터 라인, 상기 데이터 라인을 포함하는 소스/드레인 패턴과 상기 소스/드레인 패턴을 따라 그 하부에 형성되는 반도체 패턴을 형성하는 단계와;

    제3 마스크 공정을 이용하여 상기 화소영역에 형성됨과 아울러 상기 드레인 전극과 접속되는 화소전극을 포함하는 투명전극 패턴, 상기 투명전극 패턴이 형성된 영역을 제외한 영역에 형성된 보호막 패턴 및 게이트 절연 패턴, 상기 화소영역을 액정배향이 서로 다른 다수개의 영역으로 구분하는 적어도 하나의 돌출부를 형성하는 단계를 포함하고,

    상기 제3 마스크 공정을 이용하여 적어도 하나의 돌출부를 형성하는 단계는

    게이트 절연막 및 보호막을 형성하는 단계와;

    상기 게이트 절연막 및 보호막 상에 포토레지스트 패턴을 형성하는 단계와;

    상기 포토레지스트 패턴을 마스크로 이용하여 상기 게이트 절연막 및 보호막을 패터닝하여 상기 게이트 절연 패턴 및 보호막 패턴을 형성하는 단계와;

    상기 포토레지스트 패턴 및 상기 기판 전면에 투명전극물질을 형성하는 단계와;

    상기 포토레지스트 패턴을 제거함과 아울러 상기 포토레지스트 패턴 위에 위치하는 투명전극물질을 제거하여 상기 투명전극패턴 및 적어도 하나의 돌출부를 형성하는 단계는 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
12. 제 11 항에 있어서,

    상기 적어도 하나의 돌출부는 상기 화소영역의 대각선 방향으로 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
13. 제 12 항에 있어서,

    상기 적어도 하나의 돌출부를 형성하는 단계는

    상기 대각선방향으로 서로 마주보는 제1 및 제2 돌출부와, 상기 제1 및 제2 돌출부와 교차된 방향으로 서로 마주보는 제3 및 제4 돌출부를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
14. 제 11 항에 있어서,

    상기 돌출부는 적어도 2층의 절연패턴으로 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
15. 제 11 항에 있어서,

    상기 2층의 절연패턴은

    상기 게이트 절연패턴과 동일물질로 동시에 형성되는 제1 절연물질과;

    상기 보호막 패턴과 동일물질로 동시에 형성되는 제2 절연물질로 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
16. 제 14 항에 있어서,

    상기 2층의 절연패턴 사이에 반도체 패턴 및 금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
17. 제 11 항에 있어서,

    상기 돌출부의 높이는 0.5㎛~1.5㎛ 정도인 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
18. 제 11 항에 있어서,

    상기 게이트 라인과, 상기 게이트 절연패턴과 반도체 패턴을 사이에 두고 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
19. 제 18 항에 있어서,

    상기 보호막 패턴을 형성하는 단계는

    상기 드레인 전극 및 스토리지 전극을 부분적으로 노출시켜 상기 화소전극과 접속되게 하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.

Images