KR100557978B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100557978B1 KR100557978B1 KR1019990035625A KR19990035625A KR100557978B1 KR 100557978 B1 KR100557978 B1 KR 100557978B1 KR 1019990035625 A KR1019990035625 A KR 1019990035625A KR 19990035625 A KR19990035625 A KR 19990035625A KR 100557978 B1 KR100557978 B1 KR 100557978B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- silicide layer
- semiconductor device
- gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 종래에는 소자간 격리영역을 형성하는 공정과 게이트를 형성하는 공정이 개별적으로 진행되어 공정이 복잡하고, 액티브영역의 가장자리가 평탄하게 처리되지 않아 전계 집중으로 인한 트랜지스터의 오동작을 유발하는 문제점이 있었다. 따라서, 본 발명은 반도체기판의 상부에 게이트산화막과 게이트전극을 순차적으로 형성한 다음 사진식각공정을 통해 게이트전극과 게이트산화막을 식각하고, 계속해서 반도체기판을 정해진 깊이로 식각하는 공정과; 상기 결과물의 상부에 제1절연막을 형성한 다음 게이트전극이 일정한 두께로 식각될 때까지 평탄화하는 공정과; 상기 결과물의 상부에 실리사이드층을 형성한 다음 패터닝하는 공정과; 상기 결과물의 상부에 층간절연막을 통해 실리사이드층과 선택적으로 접속되는 배선을 형성하는 공정으로 이루어지는 반도체소자의 제조방법을 통해 소자간 격리영역과 게이트의 형성을 동시에 진행하여 공정을 단순화함과 아울러 액티브영역의 가장자리를 평탄하게 처리하여 트랜지스터의 오동작을 억제할 수 있는 효과가 있다.
Description
도1a 내지 도1f는 종래 반도체소자의 제조방법을 보인 수순단면도.
도2a 내지 도2g는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:게이트산화막
13:게이트전극 14:제1절연막
15:실리사이드층 16:층간절연막
17:배선
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 소자간 격리영역과 게이트의 형성을 동시에 진행하여 공정을 단순함과 아울러 특성을 향상시키기에 적당하도록 한 반도체소자의 제조방법에 관한 것이다.
종래 반도체소자의 제조방법을 도1a 내지 도1f의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1)의 상부에 제1절연막(2)을 형성한 다음 사진식각공정을 적용하여 제1절연막(2)의 일부를 식각함으로써, 반도체소자의 액티브영역을 정의한다.
그리고, 도1b에 도시한 바와같이 상기 식각된 제1절연막(2)을 마스크로 이용하여 반도체기판(1)을 식각한다.
그리고, 도1c에 도시한 바와같이 상기 반도체기판(1)이 식각된 결과물의 상부전면에 제2절연막(3)을 형성한다.
그리고, 도1d에 도시한 바와같이 상기 제1절연막(2)이 어느정도 식각될 때까지 제2절연막(3)을 화학기계적 연마하여 평탄화한다.
그리고, 도1e에 도시한 바와같이 상기 제1절연막(2)을 제거한 다음 상부전면에 게이트산화막(4)과 게이트전극(5)을 순차적으로 형성한다.
그리고, 도1f에 도시한 바와같이 상기 게이트전극(5)을 패터닝한 다음 상부 전면에 제3절연막(6)을 형성하고, 일부를 식각하여 게이트전극(5)이 노출되는 콘택홀을 형성한 다음 상부전면에 콘택홀이 채워지도록 배선(7)을 형성한다.
그러나, 상기한 바와같은 종래 반도체소자의 제조방법은 소자간 격리영역을 형성하는 공정과 게이트를 형성하는 공정이 개별적으로 진행되어 공정이 복잡하고, 액티브영역의 가장자리가 평탄하게 처리되지 않아 전계 집중으로 인한 트랜지스터의 오동작을 유발하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 소자간 격리영역과 게이트의 형성을 동시에 진행하여 공정을 단순화함과 아울러 액티브영역의 가장자리를 평탄하게 처리하여 트랜지스터의 오동작을 억제할 수 있는 반도체소자의 제조방법을 제공하는데 있다.
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 제조방법은 반도체기판의 상부에 게이트산화막과 게이트전극을 순차적으로 형성한 다음 사진식각공정을 통해 게이트전극과 게이트산화막을 식각하고, 계속해서 반도체기판을 정해진 깊이로 식각하는 공정과; 상기 결과물의 상부에 제1절연막을 형성한 다음 게이트전극이 일정한 두께로 식각될 때까지 평탄화하는 공정과; 상기 결과물의 상부에 실리사이드층을 형성한 후 상기 실리사이드층을 상기 게이트전극의 상부 뿐만 아니라 그 양측 제1절연막의 상부에도 일부가 형성되도록 패터닝하는 공정과; 상기 결과물의 상부에 층간절연막을 통해 실리사이드층과 선택적으로 접속되는 배선을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 제조방법을 도2a 내지 도2g의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부에 순차적으로 게이트산화막(12)과 게이트전극(13)을 형성한다. 이때, 게이트전극(13) 물질로는 폴리실리콘을 적용하는 것이 바람직하다.
그리고, 도2b에 도시한 바와같이 상기 게이트전극(13)과 게이트산화막(12)이 형성된 구조물 상에 사진식각공정을 적용하여 게이트전극(13)과 게이트산화막(12)을 식각하고, 계속해서 반도체기판(11)을 정해진 깊이로 식각하여 반도체소자의 액티브영역을 정의한다.
그리고, 도2c에 도시한 바와같이 상기 액티브영역이 정의된 반도체기판(11)의 상부에 제1절연막(14)을 형성한다.
그리고, 도2d에 도시한 바와같이 상기 제1절연막(14)이 형성된 구조물 상에 화학기계적 연마를 적용하여 상기 게이트전극(13)이 일정한 두께로 식각될 때까지 평탄화한다.
그리고, 도2e에 도시한 바와같이 상기 평탄화된 구조물의 상부에 실리사이드층(15)을 형성한다.
그리고, 도2f에 도시한 바와같이 상기 실리사이드층(15)을 패터닝한다. 이때, 실리사이드층(15)은 게이트전극(13)의 상부 뿐만 아니라 양측 제1절연막(14)의 상부에도 일부가 형성되도록 패터닝한다.
그리고, 도2g에 도시한 바와같이 상기 실리사이드층(15)이 패터닝된 구조물 의 상부에 층간절연막(16)을 형성하고, 일부를 식각하여 실리사이드층(15)이 노출되는 콘택홀을 형성한 다음 콘택홀이 채워지도록 배선(17)을 형성한다.
한편, 트랜지스터의 문턱전압(Vt) 조절용 불순물 이온주입은 상기 게이트산화막을 형성하기 전에 실시하거나, 상기 제1절연막(14)을 평탄화한 다음에 실시하거나 또는 상기 실리사이드층(15)을 형성한 다음에 선택적으로 실시할 수 있다.
상기한 바와같은 본 발명에 의한 반도체소자의 제조방법은 소자간 격리영역과 게이트의 형성을 동시에 진행하여 공정을 단순화함과 아울러 액티브영역의 가장자리를 평탄하게 처리하여 트랜지스터의 오동작을 억제할 수 있는 효과가 있다.
Claims (6)
- 반도체기판의 상부에 게이트산화막과 게이트전극을 순차적으로 형성한 다음 사진식각공정을 통해 게이트전극과 게이트산화막을 식각하고, 계속해서 반도체기판을 정해진 깊이로 식각하는 공정과;상기 결과물의 상부에 제1절연막을 형성한 다음 게이트전극이 일정한 두께로 식각될 때까지 평탄화하는 공정과;상기 결과물의 상부에 실리사이드층을 형성한 후 상기 실리사이드층을 상기 게이트전극의 상부 뿐만 아니라 그 양측 제1절연막의 상부에도 일부가 형성되도록 패터닝하는 공정과;상기 결과물의 상부에 층간절연막을 통해 실리사이드층과 선택적으로 접속되는 배선을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 게이트전극은 폴리실리콘을 증착하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 게이트산화막을 형성하기 전에 문턱전압 조절용 불순물 이온주입 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 제1절연막을 평탄화한 다음에 문턱전압 조절용 불순물 이온주입 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 실리사이드층을 형성한 다음에 문턱전압 조절용 불순물 이온주입 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990035625A KR100557978B1 (ko) | 1999-08-26 | 1999-08-26 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990035625A KR100557978B1 (ko) | 1999-08-26 | 1999-08-26 | 반도체소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010019291A KR20010019291A (ko) | 2001-03-15 |
KR100557978B1 true KR100557978B1 (ko) | 2006-03-07 |
Family
ID=19608770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990035625A KR100557978B1 (ko) | 1999-08-26 | 1999-08-26 | 반도체소자의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100557978B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177239A (ja) * | 1992-07-30 | 1994-06-24 | Nec Corp | トレンチ素子分離構造の製造方法 |
JPH11186379A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造方法 |
KR20000024914A (ko) * | 1998-10-02 | 2000-05-06 | 김영환 | 반도체장치의 소자분리막 형성방법 |
-
1999
- 1999-08-26 KR KR1019990035625A patent/KR100557978B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06177239A (ja) * | 1992-07-30 | 1994-06-24 | Nec Corp | トレンチ素子分離構造の製造方法 |
JPH11186379A (ja) * | 1997-12-19 | 1999-07-09 | Sony Corp | 半導体装置の製造方法 |
KR20000024914A (ko) * | 1998-10-02 | 2000-05-06 | 김영환 | 반도체장치의 소자분리막 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20010019291A (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080283879A1 (en) | Transistor having gate dielectric layer of partial thickness difference and method of fabricating the same | |
US7176071B2 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
JPH09321151A (ja) | 半導体装置の製造方法 | |
JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
KR100557978B1 (ko) | 반도체소자의 제조방법 | |
KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
KR100480236B1 (ko) | 반도체 소자의 제조 방법 | |
KR100280527B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100226739B1 (ko) | 반도체 소자의 제조방법 | |
KR20020014100A (ko) | 반도체 소자 제조방법 | |
JPH098308A (ja) | 半導体素子のトランジスター及びその製造方法 | |
KR100273319B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
KR100585172B1 (ko) | 부분적으로 두께가 다른 게이트 유전층을 가지는트랜지스터 및 제조 방법 | |
KR100223912B1 (ko) | 반도체 소자의 제조방법 | |
KR100209732B1 (ko) | 반도체 소자 제조방법 | |
KR100587593B1 (ko) | 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법 | |
KR100273685B1 (ko) | 반도체장치제조방법 | |
KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR100280530B1 (ko) | 반도체소자의 내부접속층 형성방법 | |
KR20030003341A (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
KR100439191B1 (ko) | 살리사이드 콘택 형성 방법 | |
KR0147770B1 (ko) | 반도체 장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |