KR100555049B1 - 웨이퍼 형상의 피가공물 가공 방법 - Google Patents

웨이퍼 형상의 피가공물 가공 방법 Download PDF

Info

Publication number
KR100555049B1
KR100555049B1 KR1020030044331A KR20030044331A KR100555049B1 KR 100555049 B1 KR100555049 B1 KR 100555049B1 KR 1020030044331 A KR1020030044331 A KR 1020030044331A KR 20030044331 A KR20030044331 A KR 20030044331A KR 100555049 B1 KR100555049 B1 KR 100555049B1
Authority
KR
South Korea
Prior art keywords
workpiece
pressure
processing
wafer
lapping
Prior art date
Application number
KR1020030044331A
Other languages
English (en)
Other versions
KR20040004121A (ko
Inventor
하이메스티몬
둠헤르만
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20040004121A publication Critical patent/KR20040004121A/ko
Application granted granted Critical
Publication of KR100555049B1 publication Critical patent/KR100555049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/10—Single-purpose machines or devices
    • B24B7/16—Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings
    • B24B7/17—Single-purpose machines or devices for grinding end-faces, e.g. of gauges, rollers, nuts, piston rings for simultaneously grinding opposite and parallel end faces, e.g. double disc grinders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding-Machine Dressing And Accessory Apparatuses (AREA)

Abstract

본 발명은 2개의 판 사이에서 웨이퍼 형상의 피가공물(workpiece)을 가공하는 방법에 관한 것으로, 상기 재료는 공급된 보조제와, 상기 피가공물에 작용하는 압력에 의해 상기 피가공물로부터 마모된다. 본 발명에 따른 방법에서, 상기 피가공물 상의 압력은, 현저히 감소한 다음, 상기 피가공물의 가공 중 적어도 1회 이상 다시 증가하며, 보조제의 공급은 상기 압력이 증가함에 따라 감소된다.
연마가공, 래핑가공, 작업 원판, 캐리어판, 보조제

Description

웨이퍼 형상의 피가공물 가공 방법{Process for machining a wafer-like workpiece}
도 1은 종래 기술에 따른 방법의 프로파일을 나타낸다.
도 2는 본 발명에 따른 방법의 프로파일을 나타낸다.
본 발명은 가공 기계의 2개의 판 사이에서 웨이퍼 형상의 피가공물(workpiece)을 가공하는 방법에 관한 것이다. 본 발명은 특히, 연마 또는 래핑(lapping) 기계 내에서 반도체 웨이퍼의 재료-제거 가공에 관한 것이다.
반도체 웨이퍼의 연마에 있어, 양면 연마(double-sided polishing)와 단면 연마(single-sided polishing) 간에는 차이가 있다. 시판되고 있는 연마 기계에 있어, 단면 연마의 경우, 연마포로 덮혀진 상부의 작업 원판(working wheel) 대신, 피가공물이 고정되는 캐리어 플레이트(carrier plate)가 있다는 특징을 가진다. 한편, 양면의 연마 및 래핑의 경우, 2개의 작업 원판이 있는 것이 특징인 바, 상기 작업원판 사이에서, 피가공물이 가공된다. 양면 연마의 경우, 상기 작업 원판은 연마포로 덮혀져 있다. 상기 피가공물은 상기 작업 원판들사이의 금형 내의 전용 컷아웃(cutout) 안에 존재한다.
나아가, 하나의 피가공물 또는 다수개의 피가공물이 동시에 가공되는가의 여부에 따라 단일 웨이퍼 가공과 복수 웨이퍼 가공 간에는 차이가 존재한다. 처리량을 높이기 위해서는, 반도체 웨이퍼의 래핑과 연마를 일반적으로 멀티-웨이퍼 가공으로 수행한다. 본 발명은 싱글 웨이퍼 가공 및 멀티 웨이퍼 가공 모두에 적합하다.
피가공물의 재료 제거와 평탄도 향상 등의 바람직한 효과를 위해, 래핑 중에는 피가공물에 래핑용 연마제(lapping abrasive)를 공급하고, 연마 중에는 피가공물에 연마용 연마제(polishing abrasive)를 공급하며, 피가공물에 압력을 가한다. 상기 압력은 통상 공기식, 유압식 또는 전기식 힘 전달 장치를 통하여 전달되며, 상기 장치들은, 상부 작업원판 혹은 캐리어 플레이트를 하부 작업원판 및 이들간에 위치한 피가공물상으로 누른다. 피가공물의 래핑 또는 연마 중, 하나 이상의 작업원판 또는 캐리어 플레이트가 그 축을 중심으로 회전한다.
JP-05177534 A는, 최적화된 처리량을 가지는 반도체 웨이퍼 연마 방법으로서, 초기에는 비교적 높은 연마 압력에서 연마하여 높은 정도의 물질 제거를 달성하고, 연마 말기로 가면서 연마 압력을 상당히 감소시켜 연마된 반도체 웨이퍼의 평탄도 (flatness)를 향상시키는 방법을 제안하고 있다.
본 발명은 특히 평면의 피가공물을 매우 높은 처리량으로 생산할 수 있는, 재료 제거 가공 방법을 제공하기 위한 것이다.
본 발명은 2개의 플레이트 사이에 웨이퍼 형상의 피가공물을 가공하는 방법에 관한 것으로, 공급된 보조제와 피가공물에 작용하는 압력(pressure)에 의해 상기 피가공물로부터 재료가 마모되며, 상기 피가공물상에 작용하는 압력은, 1회 이상, 크게 감소된 다음 다시 증가되고, 압력 증가 시 상기 보조제의 공급이 감소되는 것을 특징으로 한다.
본 방법은 웨이퍼 형상을 가진 모든 종류의 피가공물에 대한 재료 제거 가공시 적합하며, 예를 들어 실리콘 또는 화합물 반도체로 이루어진 반도체 웨이퍼의 래핑 또는 연마에 특히 적합하다.
이하, 2개의 도면 및 실시예로서 제공된 랩핑 공정에 기초하여 본 발명을 더욱 상세히 설명한다. 상기 도면은, 시간 경과에 따른, 2개의 처리 파라미터, 즉, 피가공물에 작용하는 압력 및 공급된 래핑 연마제의 양의 프로파일을 도시한 것이다.
도 1은 종래의 방법에서의 프로파일을 나타낸 것이고, 도 2는 본 발명에 따른 대표적 구현예에서의 프로파일을 도시한 것이다. 도 1 및 도 2의 방법은, 개시단계, 주 단계(main phase) 및 마무리 단계로 나눌 수 있다. 본 발명에 따른 방법의 경우, 피가공물의 가공 중, 상기 압력이, 적어도 한번, 현저히 감소된 다음 다시 증가되며, 상기 압력의 증가에 따라 보조제의 공급은 감소되는 사실에서, 종래 기술에 따른 방법과 본 발명에 따른 방법간에는 뚜렷한 차이가 있다.
도 1에 나타난 종래기술에 따른 방법의 경우, 래핑제의 공급량이 주 단계 중에는 일정하게 유지되고, 마무리 단계에서 정지되며, 피가공물에 작용하는 압력은, 주 단계 기간에 구축된 레벨에서 시작하여 경사 프로파일(ramp profile)을 이루며 영(0)으로 감소된다.
도 2에 나타난 본 발명에 따른 방법의 경우, 피가공물에 작용하는 압력은 소정의 시간 동안, 바람직하게는 0.5 ~ 1분간 적어도 한번은 크게 감소된 다음 마무리 단계 전 다시 증가된다. 압력이, 주 단계 동안 구축된 수준의 적어도 20%까지 감소된 다음 이전 수준으로 복귀되는 것이 특히 유리하다. 압력의 증가와 함께, 레핑제의 공급을, 주단계 기간에 구축된 수준의 0 내지 50%로, 특히 바람직하게는 0 내지 30%까지 감소시킨다.
[비교 실시예 및 실시예]
실리콘으로 만들어진 반도체 웨이퍼를 종래의 래핑 방법을 사용하여 가공하였다. 압력 및 래핑제의 공급량이 도 2에 나타낸 바와 같이, 본 발명에 따른 프로파일을 가지도록 변경하는 것을 제외하고는, 같은 방법을 사용하여 동일한 종류의 반도체 웨이퍼를 래핑하였다. 하기 표는 상기 래핑 후 실시된 평탄도 측정 결과로서, 평탄도 값(GBIR*) 및, 목표 두께로부터의 두께편차를 분석한 것이다.
상태 (종래 기술) 상태 (본 발명)
기하학적 데이터 (2시그마 값) GBIR(㎛) 1.19 0.99
목표에 대한 두께차 (2시그마 값) 두께(㎛) 7.3 6.7

*GBIR = global badsurface-referenced ideal plane/range, 총 웨이퍼 면적에 대하여, 불량 표면- 참조된 이상적 평면으로부터의 양과 음의 편차 범위.
본 발명에 따른 방법에서는, 피가공물의 가공 중, 피가공물에 작용하는 압력이 소정의 시간 (바람직하게는 0.5 ~ 1분간) 적어도 한번, 감소된 다음 마무리 단계 전에 다시 증가되며, 동시에 압력 증가에 따라 래핑제의 공급이, 주단계 기간에 달성된 레벨의 0 ~ 50%, 특히 바람직하게는 0 ~ 30%까지 감소된다.

Claims (8)

  1. 2개의 판 사이에서, 공급된 보조제와 피가공물(workpiece)에 작용하는 압력(pressure)에 의해 상기 피가공물로부터 재료를 마모-제거(abrasion)하는, 웨이퍼-형상의 피가공물 가공 방법으로서,
    피가공물 상에 작용하는 압력은, 상기 피가공물의 가공 중, 한번 이상, 크게 감소된 다음 다시 증가되며, 상기 압력이 증가될 때, 상기 보조제의 공급량은 감소되는 것을 특징으로 하는 웨이퍼 형상의 피가공물 가공방법.
  2. 제1항에 있어서,
    상기 압력은 원래 수준의 적어도 20%까지 감소되는 것을 특징으로 하는 웨이퍼 형상의 피가공물 가공 방법.
  3. 제1항에 있어서,
    상기 보조제의 공급량은 원래 수준의 0 내지 50%까지 감소되는 것을 특징으로 하는 웨이퍼 형상의 피가공물 가공 방법.
  4. 제1항에 있어서,
    상기 피가공물은, 양면 연마기(double-side polishing machine)의 아래쪽 작업원판과 위쪽 작업 원판 사이에서, 연마제의 공급과 함께 가공되는 것을 특징으로 하는 웨이퍼 형상의 피가공물의 가공방법.
  5. 제1항에 있어서,
    상기 피가공물은, 단면 연마기(single-side polishing machine)의 아래쪽 작업 원판과 캐리어 플레이트 사이에서, 연마제의 공급과 함께 가공되는 것을 특징으로 하는 웨이퍼 형상의 피가공물 가공방법.
  6. 제1항에 있어서,
    상기 피가공물은 래핑기(lapping machine)의 아래쪽 작업 원판과 위쪽 작업 원판 사이에서 래핑용 연마제(lapping abrasive)의 공급과 함께 가공되는 것을 특징으로 하는 웨이어-형상의 피가공물의 가공방법.
  7. 제1항에 있어서,
    반도체 웨이퍼를 재료-제거 가공(material-removing machining)하는 것을 특징으로 하는 웨이퍼 형상의 피가공물의 가공방법.
  8. 제1항에 있어서,
    상기 피가공물은 다른 피가공물과 함께 재료 제거 가공되는 것을 특징으로 하는 웨이퍼 형상의 피가공물의 가공방법.
KR1020030044331A 2002-07-04 2003-07-01 웨이퍼 형상의 피가공물 가공 방법 KR100555049B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10230146.8 2002-07-04
DE10230146A DE10230146B4 (de) 2002-07-04 2002-07-04 Verfahren zum Bearbeiten eines scheibenförmigen Werkstückes

Publications (2)

Publication Number Publication Date
KR20040004121A KR20040004121A (ko) 2004-01-13
KR100555049B1 true KR100555049B1 (ko) 2006-03-03

Family

ID=29761628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030044331A KR100555049B1 (ko) 2002-07-04 2003-07-01 웨이퍼 형상의 피가공물 가공 방법

Country Status (6)

Country Link
US (1) US6811473B2 (ko)
JP (1) JP4012488B2 (ko)
KR (1) KR100555049B1 (ko)
CN (1) CN1206081C (ko)
DE (1) DE10230146B4 (ko)
TW (1) TWI224832B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840300B2 (en) * 2006-05-31 2010-11-23 Robert Arthur Harker Full spectrum lapidary 3D image scanner and method
US7976379B2 (en) 2007-11-09 2011-07-12 Igt Gaming system and method having configurable bonus game triggering outcomes
US8491381B2 (en) 2011-09-28 2013-07-23 Igt Gaming system, gaming device and method for providing a multiple player, multiple game bonusing environment
US10540855B2 (en) 2016-09-21 2020-01-21 Igt Gaming system and method for redistributing funds amongst players of skill games
US10475293B2 (en) 2017-12-11 2019-11-12 Igt Gaming system and method for redistributing funds amongst players of skill games

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4393628A (en) * 1981-05-04 1983-07-19 International Business Machines Corporation Fixed abrasive polishing method and apparatus
TW358764B (en) * 1997-07-07 1999-05-21 Super Silicon Crystal Res Inst A method of double-side lapping a wafer and an apparatus therefor
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method

Also Published As

Publication number Publication date
US20040043709A1 (en) 2004-03-04
TWI224832B (en) 2004-12-01
CN1206081C (zh) 2005-06-15
DE10230146B4 (de) 2004-11-04
DE10230146A1 (de) 2004-01-22
KR20040004121A (ko) 2004-01-13
US6811473B2 (en) 2004-11-02
TW200401405A (en) 2004-01-16
JP4012488B2 (ja) 2007-11-21
CN1468685A (zh) 2004-01-21
JP2004034285A (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
JP3925580B2 (ja) ウェーハ加工装置および加工方法
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
JP3620554B2 (ja) 半導体ウェーハ製造方法
EP1755156B1 (en) Process for producing silicon wafers
KR100457718B1 (ko) 실리콘웨이퍼의제조방법과그장치
EP0754785B1 (en) Method of manufacturing semiconductor mirror wafers
US6113465A (en) Method and apparatus for improving die planarity and global uniformity of semiconductor wafers in a chemical mechanical polishing context
US6284658B1 (en) Manufacturing process for semiconductor wafer
CN110010458B (zh) 控制半导体晶圆片表面形貌的方法和半导体晶片
JP2013244537A (ja) 板状物の加工方法
WO2020137186A1 (ja) ウェーハの製造方法およびウェーハ
KR100690098B1 (ko) 반도체 웨이퍼의 연마방법 및 반도체 웨이퍼의 연마장치
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP2000114216A (ja) 半導体ウェーハの製造方法
KR100555049B1 (ko) 웨이퍼 형상의 피가공물 가공 방법
JPH02208931A (ja) 化合物半導体基板の研磨方法
US6969302B1 (en) Semiconductor wafer grinding method
JP2018056500A (ja) 板状物の加工方法
WO2023228787A1 (ja) 研削ウェーハの製造方法及びウェーハの製造方法
JPH1131670A (ja) 半導体基板の製造方法
KR20060089801A (ko) 웨이퍼 후면 연마 장치
JPS63174855A (ja) 半導体ウエハ−研削装置
JP2001102340A (ja) 半導体ウェーハの製造方法
JP2004255541A (ja) 半導体ウエハ製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170209

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 13