JPH02208931A - 化合物半導体基板の研磨方法 - Google Patents

化合物半導体基板の研磨方法

Info

Publication number
JPH02208931A
JPH02208931A JP2936289A JP2936289A JPH02208931A JP H02208931 A JPH02208931 A JP H02208931A JP 2936289 A JP2936289 A JP 2936289A JP 2936289 A JP2936289 A JP 2936289A JP H02208931 A JPH02208931 A JP H02208931A
Authority
JP
Japan
Prior art keywords
polishing
wafer
substrate
polished
polishing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2936289A
Other languages
English (en)
Inventor
Chikafumi Komata
小又 慎史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2936289A priority Critical patent/JPH02208931A/ja
Publication of JPH02208931A publication Critical patent/JPH02208931A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、基板表面の加工ひずみ層を除去し、ひずみの
ない鏡面を得るための、ラッピング後に行われる化合物
半導体基板の研磨方法に係り、特に、2次に亙って行わ
れるポリシングのうちの1次ポリシングを改善したもの
に関する。
[従来の技術] 化合物半導体基板(以下、ウェハという)の研磨には、
■ウェハ表面に研磨ダメージが残っていないこと、■ウ
ェハの厚さむらがなく平坦であり、ひずみのない鏡面を
得ることが要求される。
この要求を満たすために採用されるウェハ研磨方法とし
ては、先ずラッピングで平坦度と厚さを揃え、次いでポ
リシングでラッピングのダメージを取り除き、ひずみの
ない鏡面を得るようにしている。
第2図はウェハをポリシングするための片面ポリシング
装置例を示す。
マウント板と呼ばれるトッププレート3に複数枚のウェ
ハ4,4をワックス6で貼り付ける。トッププレート3
は回転する(矢印方向)ようになっている。ウェハ4,
4を研磨布2を張った回転(矢中方向)する研磨定盤l
に押し付ける。研磨定盤lへの押し付けは加圧シリンダ
7によって行っている。研磨定盤lの中央から研磨液5
を供給しながら研磨定盤1及びトッププレート3を回転
させて、ウェハ4,4を研磨するようなっている。
このポリシング装置を使うポリシリグ作業は1次、2次
の2回に亙って行われる。1次ポリシングでは平坦度を
維持するために、砥粒入すの研磨液5と不織布で作った
比較的硬質の研磨布2とを用いる。また、2次ポリシン
グでは1次ポリシング面に残っている僅かなダメージを
取り除き、且つ、表面に微小な凹凸のない鏡面に仕上げ
るため、砥粒を含まない化学液からなる研磨液5と発泡
層を持つ比較的軟質の研磨布2とを用いる。
ところで、化合物半導体はSiに比して機械的強度が小
さい。例えばGaAsの場合には硬度がSiの半分以下
であり、もろく傷付きやすい。このため研磨液5に砥粒
を入れる1次ポリシングは比較的低い面圧で行われる。
従って、第3図に示すように1次ポリシングでは、ラッ
ピングにより仕上げた平坦な面が維持できる(第3図(
a))。
しかし、2次ポリシングでは、砥粒なしの化学液と発泡
層のある軟質の研磨布とを用いるため、ウェハ面内で圧
力分布に差が生じやす(、特に、圧力の高くなりやすい
周辺部で研磨が進み、いわゆる「周辺ダレ」8が生じる
(第3図(b))。
2次ポリシングで周辺部の圧力が高くなりやすい理由は
、研磨布が軟質であるため、研磨布がウェハを包み込ん
だり、ウェハが研磨布に食い込んだりするからであると
いわれている。
このように2次ポリシングで周辺ダレが生じる結果、ウ
ニ表面の平坦度が悪化するという欠点があった。
平坦度の目安となるTTV(全体の総厚さばらつき)は
、従来のものでは2〜4μmもあった。
[発明が解決しようとする課題] 上述したように、1次ポリシングで比較的低い面圧をか
けて行う従来の研磨方法では、ラッピングで得た平坦度
を1次ポリシングで維持し得ても、2次ポリシングで均
一に研磨されず周辺部にダレが生じるため、平坦度の高
いウェハを得ることができなかった。
本発明の目的は、上述した従来技術の欠点を解消して、
2次ポリシングで周辺部に過剰研磨が生じても、ウェハ
面が過剰研磨の影響を受けることなく、高い平坦度が得
られる化合物半導体基板の研磨方法を提供することにあ
る。
[課題を解決するための手段] 本発明の化合物半導体基板の研磨方法は、平坦度および
厚さを揃えるためのラッピング後に行われ、ラッピング
によって生じたウェハ表面の加工ひずみ層を除去し、ひ
ずみのない鏡面を得るために2段階で行われるポリシリ
ングであって、1次で硬質の不織布および砥粒を含む研
磨液を用い、2次で軟質の研磨布および化学性の研磨液
を用いて研磨することにより周辺部にダレが生じるポリ
シング方法において、1次ポリシングで基板に100g
/am”以上の面圧を加えることにより、2次ポリシン
グで形成される周辺部のダレを見込んで、ウェハ表面を
凹面状に研磨して、最終的にウェハを平坦化するように
したものである。
[作用コ 本発明は、ポリシングにおいてウェハ面圧を高くすると
ウェハ表面が凹面状になるという事実に着目し、2次ポ
リシングで避けられない周辺部ダレを見越して、1次ポ
リシングで平坦にすることを止め、敢えて凹面状に研磨
するようにしたものである。
なお、1次ポリシングでウェハ面圧を高くするとウェハ
表面が凹面状になるというメカニズムは、はっきりと分
かっていないが、研磨布が硬質であるため、砥粒がいた
ずらするのではないかと考えられる。
1次ポリシングで、基板にloog/cm2以上の面圧
を加えると、砥粒の作用によりウェハの周辺部の研磨量
が少なく、中央部の研磨量が多くなり、ウェハは表面形
状が凹面状に研磨される。周辺部の研磨量は2次ポリシ
ングでの周辺部のダレを見込んだ量になっている。従っ
て、血圧もそれに合わせて調整される。ウェハ面圧10
0g/an’以上といっても、当然、ウェハが壊れたり
、傷が付くような圧力を越えない範囲である。
1次ポリシングでウェハ表面を凹面状に研磨すると、2
次ポリシングで周辺部に過剰研磨が生じても、この研磨
量を見込んで周辺部が肉厚となっているため、ウェハの
周辺部はダレない。
したがって、ポリシングの最終段階でウェハ表面が平坦
化される。
[実施例] 以下、本発明の一実施例を説明する。
本実施例で用いられる片面ポリシング装置は、第2図に
示した装置と全く同一であるため、その説明を省略する
ポリシングは、平坦度および厚さを揃えるためのラッピ
ング後に行われ、ウニノー表面の加工ひずみ層を除去し
、ひずみのない鏡面を得るために2段階で行われる。
1次ポリシングで、研磨定盤lに接着する研磨布2には
硬質の不織布を用い、研磨液5には砥粒を含ませる。加
圧シリンダ7の加圧力を制御し、ウェハ4に100g/
cm”以上の面圧を加えて、研磨定盤lおよびトッププ
レート3を回転させ、2次ポリシングで形成される周辺
部のダレを見込んで、ウェハ4を凹面状に研磨する。
2次ポリシングで、研磨布2には軟質の発泡層を持つ研
磨布を用い、研磨液5には砥粒を含まない化学液を用い
る。そして、研磨定盤lおよびトッププレート3を回転
させて2次ポリシングを行うと、1次ポリシングでウェ
ハ4を凹面状に研磨しであるため、2次ポリシングで周
辺部に過剰研磨が生じても、この研磨量を見込んで周辺
部が肉厚となっているため、ウェハ4の周辺部はダレな
い。
従って、最終的にウェハ表面が平坦化される。
以上述べたように本実施例によれば、1次ポリシングで
loog/am’以上の大きな圧力をウェハ4に与えて
周辺部の研磨量少なくするようにしたので、2次ポリシ
ングで過剰研磨が生じても、面内研摩量差がカバーされ
ることになり、したがって、ラッピングで得られたウニ
表面の平坦度がポリシングによって悪化するということ
がない。
なお、上記した実施例では研磨布として1次で不織布を
、2次で発泡層を持つ布を用いた場合について述べたが
、本発明はこれに限定されるものではなく、例えば1次
に比較的硬質な人工皮革等を、2次に比較的軟質で粘弾
性のあるその他の研磨布等を用いることもできる。
さて、上記のような装置を用いてGaAsウェハをのポ
リシングした場合の具体例についてのべる。
ウェハとしてLEC法(′tfi、体封止引上げ法)に
より製造された、直径2インチ、厚さ550μmのGa
Asウェハを用いた。
先ず、ラッピングして平坦度と厚さを揃えた後、エツチ
ング処理をしてラッピングにより生じた加工ひずみによ
る反りを取り除き、厚さ430μmまで研磨し、直径3
00xxのセラミック製トッププレート3にウェハ4を
ワックス6で10枚接着した。
1次ポリシングでは上述したように、砥粒入すの研磨液
5と不織布の研磨布2を使用し、ウェハ4に面圧150
 g/cm”を加え、20μmポリシングを行い、第1
図(a)に示すような1〜2μm凹状の表面形状を得た
次に、2次ポリシングでは、砥粒を含まない研磨液5と
発泡層を持つ研磨布2を使用し、10μmポリシングを
行い、第1図(b)に示すような平坦な平面形状を得た
ウェハ4を装置から取り外し、洗浄した後平坦度測定を
行ったところ、TTVは1〜2μmであり、従来の2〜
4μmを大幅に改善することができた。
また、ウェハを洗浄後、スポットライト下でウェハ表面
を観察したところ、特に傷は発見されなかった。
このように、本実施例によれば高精度な鏡面ウェハを得
ることができるので、特に、ウェハプロセスにおいて益
々要求が厳しくなっているパターン微細化対応にも十分
答えることができる。
[発明の効果] 本発明によれば、基板に100g7cm”以上の面圧を
加えて、基板表面を凹面状に研磨したので、2次ポリシ
ングで周辺部に過剰研磨が生じても、基板表面が過剰研
磨の影響を受けることなく、平坦度の極めて高い基板を
得ることができる。
【図面の簡単な説明】
第1図は本発明による化合物半導体基板の研磨方法の一
実施例により得られた1次ポリシング。 2次ポリシングのウェハ表面形状を示す説明図、第2図
は本発明の研磨方法にも用いられる従来の片面ポリシン
グ装置例の正面図、第3図は従来方法により得られた1
次ポリシング、2次ポリシングのウェハ表面形状を示す
説明図である。 ■は定盤、2は研磨布、4は化合物半導体基板としての
ウェハ 5は研磨液、7は基板に面圧を加える加圧シリ
ンダ、8はウェハ周辺部に発生したダレである。 (a)1&ネ°リシンク°の表面体 0m (b)2欠本°リシンク゛の表面亙m 本°リシンタ゛装−にの正「i外り 第2図

Claims (1)

  1. 【特許請求の範囲】 回転する定盤に設けた研磨布に化合物半導体基板を所定
    面圧で押し付けて研磨することにより、ひずみのない鏡
    面を基板表面に得るポリシングであって、1次ポリシン
    グで硬質の研磨布および砥粒を含む研磨液を用い、2次
    ポリシングで軟質の研磨布および化学性の研磨液を用い
    て研磨すると基板表面の周辺部が過剰研磨される化合物
    半導体基板の研磨方法において、 上記1次ポリシングで、2次ポリシングで生じる周辺部
    の過剰研磨量を見込んで、基板を100g/cm^2以
    上の面圧で押し付け、基板表面を凹面状に研磨して、最
    終的に基板を平坦化するようにしたことを特徴とする化
    合物半導体基板の研磨方法。
JP2936289A 1989-02-08 1989-02-08 化合物半導体基板の研磨方法 Pending JPH02208931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2936289A JPH02208931A (ja) 1989-02-08 1989-02-08 化合物半導体基板の研磨方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2936289A JPH02208931A (ja) 1989-02-08 1989-02-08 化合物半導体基板の研磨方法

Publications (1)

Publication Number Publication Date
JPH02208931A true JPH02208931A (ja) 1990-08-20

Family

ID=12274070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2936289A Pending JPH02208931A (ja) 1989-02-08 1989-02-08 化合物半導体基板の研磨方法

Country Status (1)

Country Link
JP (1) JPH02208931A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0658401A1 (en) * 1993-12-14 1995-06-21 Shin-Etsu Handotai Company Limited Polishing member and wafer polishing apparatus
EP0791953A3 (en) * 1996-01-31 1998-07-15 Shin-Etsu Handotai Company Limited Method of manufacturing semiconductor wafers
US5989107A (en) * 1996-05-16 1999-11-23 Ebara Corporation Method for polishing workpieces and apparatus therefor
US6343978B1 (en) 1997-05-16 2002-02-05 Ebara Corporation Method and apparatus for polishing workpiece
US6354922B1 (en) 1999-08-20 2002-03-12 Ebara Corporation Polishing apparatus
US6413156B1 (en) 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
KR100408537B1 (ko) * 1999-11-05 2003-12-06 엔이씨 일렉트로닉스 코포레이션 반도체 장치의 제조 방법에 사용하는 연마 공정
US6682408B2 (en) 1999-03-05 2004-01-27 Ebara Corporation Polishing apparatus
JP2014122699A (ja) * 2012-11-21 2014-07-03 Nippon Steel Sumikin Materials Co Ltd セラミックコーティングローラの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0658401A1 (en) * 1993-12-14 1995-06-21 Shin-Etsu Handotai Company Limited Polishing member and wafer polishing apparatus
EP0791953A3 (en) * 1996-01-31 1998-07-15 Shin-Etsu Handotai Company Limited Method of manufacturing semiconductor wafers
US5989107A (en) * 1996-05-16 1999-11-23 Ebara Corporation Method for polishing workpieces and apparatus therefor
US6413156B1 (en) 1996-05-16 2002-07-02 Ebara Corporation Method and apparatus for polishing workpiece
US6343978B1 (en) 1997-05-16 2002-02-05 Ebara Corporation Method and apparatus for polishing workpiece
US6682408B2 (en) 1999-03-05 2004-01-27 Ebara Corporation Polishing apparatus
US6878044B2 (en) 1999-03-05 2005-04-12 Ebara Corporation Polishing apparatus
US7632378B2 (en) 1999-03-05 2009-12-15 Ebara Corporation Polishing apparatus
US6354922B1 (en) 1999-08-20 2002-03-12 Ebara Corporation Polishing apparatus
KR100408537B1 (ko) * 1999-11-05 2003-12-06 엔이씨 일렉트로닉스 코포레이션 반도체 장치의 제조 방법에 사용하는 연마 공정
JP2014122699A (ja) * 2012-11-21 2014-07-03 Nippon Steel Sumikin Materials Co Ltd セラミックコーティングローラの製造方法

Similar Documents

Publication Publication Date Title
JP3846706B2 (ja) ウエーハ外周面取部の研磨方法及び研磨装置
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
JP3925580B2 (ja) ウェーハ加工装置および加工方法
JP3334139B2 (ja) 研磨装置
JP3317330B2 (ja) 半導体鏡面ウェーハの製造方法
JPH0376118A (ja) 半導体素子形成用基板の製造方法
US8389409B2 (en) Method for producing a semiconductor wafer
KR20010092732A (ko) 배면 손상을 형성하는 반도체 웨이퍼 처리방법
WO2002005337A1 (fr) Tranche a chanfreinage en miroir, tissu a polir pour chanfreinage en miroir, machine a polir pour chanfreinage en miroir et procede associe
US8500516B2 (en) Method for polishing a semiconductor wafer
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JPH02208931A (ja) 化合物半導体基板の研磨方法
JPH0997773A (ja) 半導体ウェハの製造方法
US5948699A (en) Wafer backing insert for free mount semiconductor polishing apparatus and process
TW426584B (en) Method of polishing semiconductor wafers
KR100555049B1 (ko) 웨이퍼 형상의 피가공물 가공 방법
US6638146B2 (en) Retention plate for polishing semiconductor substrate
JP2004200240A (ja) 片面鏡面ウェーハの製造方法
JP2000091282A (ja) 高平坦度ウェーハの製造方法
JP2000243731A (ja) 高平坦度ウェーハの製造方法
JP3916212B2 (ja) 半導体ウエーハの製造方法
JP3131968B2 (ja) 半導体シリコンウェーハの製造方法
WO2001096065A1 (fr) Procede de polissage de pieces
JP2001102340A (ja) 半導体ウェーハの製造方法
JPH0236072A (ja) 半導体ウエハの研磨方法およびそれに用いる研磨プレート