KR100553230B1 - 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링 - Google Patents

수소-손상 강유전성 필름의 불활성 가스 회복 어닐링 Download PDF

Info

Publication number
KR100553230B1
KR100553230B1 KR1020017006018A KR20017006018A KR100553230B1 KR 100553230 B1 KR100553230 B1 KR 100553230B1 KR 1020017006018 A KR1020017006018 A KR 1020017006018A KR 20017006018 A KR20017006018 A KR 20017006018A KR 100553230 B1 KR100553230 B1 KR 100553230B1
Authority
KR
South Korea
Prior art keywords
annealing
ferroelectric
gas
inert gas
recovery annealing
Prior art date
Application number
KR1020017006018A
Other languages
English (en)
Other versions
KR20010081004A (ko
Inventor
비크램 조시
나래얀 솔라야팬
발터 하트너
컨테르 쉰들러
Original Assignee
시메트릭스 코포레이션
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시메트릭스 코포레이션, 인피네온 테크놀로지스 아게 filed Critical 시메트릭스 코포레이션
Publication of KR20010081004A publication Critical patent/KR20010081004A/ko
Application granted granted Critical
Publication of KR100553230B1 publication Critical patent/KR100553230B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

집적회로는 산화 금속 강유전성 박막(100,200,300,601)을 포함하여 형성된다. 회복 어닐링(434)은 수소에 의해 초래된 강유전성 특성의 저하를 반전하도록 시행된다. 불활성 가스 회복 어닐링이 일분 내지 2시간의 시간 주기 동안 300 내지 1000℃ 온도범위에서 질소, 아르곤 등의 비반응성 가스 분위기에서 시행된다. 금속 산화막은 납 지르코늄 티탄네이트(PZT) 같은 페로브스카이트 물질 또는 바람직하게 스트론튬 비스무스 탄탈레이트(SBT) 또는 스트론튬 비스무스 탄탈륨 니오베이트(SBTN) 같은 적층 초격자 물질을 포함한다. 집적회로 제조가 형성 가스 어닐링을 포함한다면, 불활성 회복 어닐링(434)은 형성가스 어닐링(432) 이후에 바람직하게는 형성가스 어닐링 같은 동일한 온도에서 또는 근처에서 동일한 시간동안 시행된다. 불활성 가스 회복 어닐링은 산소 회복 어닐링을 방지하고 그것은 강유전성 박막에 대한 영구적인 손상의 위험없이 통상적인 수소가 많은 플라즈마 처리 및 형성가스 어닐링의 계속적인 사용을 허용한다.

Description

수소-손상 강유전성 필름의 불활성 가스 회복 어닐링{INERT GAS RECOVERY ANNEALING OF HYDROGEN-DAMAGED FERROELECTRIC FILMS}
본 발명은 수소에 대한 노출로 초래되는 전자적 특성의 저하를 감소 또는 제거하는 강유전성 집적회로의 제조 방법에 관한 것이다.
강유전성 화합물은 비휘발성 집적회로 메모리들에서 사용하기 위한 바람직한 특성을 구비하고 있다. 이는 밀러의, 미국특허 제5,046,043호를 참고할 수 있다. 캐패시터 같은, 강유전성 소자는 그것이 잔류 분극, 우수한 보자력, 높은 내피로성(fatigue resistance), 및 저 누설전류 같은 소정의 전자적 특성을 구비할 때 비휘발성 메모리로서 유용하다. PZT(납 지르코늄 티탄네이트) 및 PLZT(납 란타늄 지르코늄 티탄네이트) 같은 납-함유 ABO3-형 강유전성 산화물들이 집적회로에 실질적으로 사용하기 위해 연구되어 왔다. 적층 초격자 물질 산화물(layered superlattice material oxides)이 집적회로에 사용하기 위해 또한 연구되어 왔다. 이는 와타나베의, 미국특허 제5,434,102호를 참고할 수 있다. 적층 초격자 물질은 PZT 및 PLZT 화합물의 것들보다 우수한 차수인 강유전성 메모리의 특성을 나타낸다. 강유전성 요소들을 포함하는 집적회로 소자들이 현재 제조되고 있다. 그럼에 도 불구하고, 제조 공정동안 수소 저하의 지속적인 문제는 ABO3-형 산화물 또는 소정의 전자적 특성을 갖는 적층 초격자 물질 화합물을 사용하는 강유전성 메모리 및 다른 IC 소자들의 상업적 수량에 있어 경제적 생산을 방해한다.
집적회로에서의 통상적인 강유전성 메모리는 반도체 기판, 및 강유전성 소자와, 일반적으로는 강유전성 캐패시터와 전기적 접촉하는 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)을 포함한다. 강유전성 캐패시터는 통상적으로 제1 또는 하부 전극과 제2 또는 상부전극 사이에 위치된 강유전성 박막을 포함하되, 상기 전극들은 통상적으로 백금을 포함한다. 회로의 제조 동안, MOSFET은 실리콘 기판에 결함을 야기시키는 상태를 겪게 된다. 예를 들면 CMOS/MOSFET 제조 공정은 일반적으로 이온-밀(ion-mill) 에칭 및 플라즈마 에칭 같은, 높은 에너지 단계들을 포함한다. 결함들은 또한 종종 500 - 900℃ 범위의 상대적으로 높은 온도에서 강유전성 박막의 결정화를 위한 열처리동안 발생한다. 결과적으로, 다수의 결함들은 반도체 실리콘 기판의 단결정 구조에서 발생되어, MOSFET의 전자적 특성의 저하를 유도한다.
MOSFET/CMOS의 실리콘 특성을 회복하기 위하여, 제조 공정은 통상적으로 형성가스(forming-gas) 또는 수소 어닐링("FGA") 단계를 포함하되, 여기에서 댕글링 본드(dangling bonds) 같은 결함이 수소의 환원 특성을 사용하여 제거된다. 다양한 기법들이 주변 환경에서의 H2 가스 열처리 같은 수소 어닐링에 영향을 주도록 개발되었다. 통상적으로, 수소 처리는 약30분의 시간 주기동안 350과 550℃사이, 통 상적으로 400-450℃정도에서 실시된다. 더욱이, CMOS/MOSFET 제조 공정은 금속들 및 유전체들을 증착하기 위한 수소가 많은 플라즈마 CVD 공정, 실레인 또는 TEOS 소스로부터의 이산화 실리콘의 성장, 및 수소 및 수소 플라즈마를 사용하는 에칭 공정 같이, 종종 상승된 온도에서 집적회로를 수소에 노출시키는 다른 제조 단계들을 필요로 한다. 수소를 포함하는 공정 동안, 수소는 캐패시터의 상부전극 및 측면을 통해 강유전성 박막까지 확산되고 강유전성 물질에 포함된 산화물들을 환원시킨다. 흡수된 수소는 또한 금속 산화물들을 감소시켜 강유전성 박막의 표면을 금속화한다. 이런 효과들의 결과로써, 캐패시터의 전자적 특징은 저하된다. 이런 문제는 이런 산화 화합물들이 특히 복잡하고 수소-환원에 의해 저하되는 경향이 있기 때문에, 적층 초격자 물질 화합물들을 포함하는 강유전성 메모리들에서 예민하다. 형성가스 어닐링(FGA) 이후에, 강유전체의 잔류 분극(remanent polarization)은 매우 낮고 정보를 저장하기에 더 이상 적합하지 않다. 또한, 누설 전류의 증가를 초래한다.
여러 방법들은 강유전성 산화 물질들에서 소정의 전자 특성의 수소 저하를 억제하거나 또는 반전하기 위해 본 기술분야에 보고되었다. 약 1시간동안 고온(800℃)에서의 산소 어닐링은 수소 처리에 의해 저하된 강유전성 특성의 실질적으로 완전한 회복을 초래한다. 그러나, 고온 산소 어닐링은 그 자체가 실리콘 결정 구조에서 결함을 발생시킬 수 있고, 그것은 CMOS 특성체 상의 임의의 종래의 형성 가스 어닐링의 긍정적인 효과를 다소 상쇄할 수 있다. 특정 금속화 층 및 확산 장벽 층들은 또한 고 에너지 처리 단계들 및 형성 가스 어닐링 단계들 동안 수소의 영향을 최소화하도록 시험되었다. 금속화 기법은 통상적으로 약 400℃ 이상 온도의 산소-포함 환경에서 산화하는 경향이 있는 물질들의 사용을 포함한다. 알루미늄, 예비 금속화 물질은 저 용융점을 가지며 450℃ 이상의 온도를 견딜 수 없다. 수소 확산 장벽 층을 사용한 강유전성 물질의 밀봉은 실질적으로 완전하게 효과적이지 않으며, 그것은 장벽 물질을 증착하고 제거하는 것을 포함하는 복잡한 처리 기법을 필요로 한다.
종래 기술은 또한 ABO3 형 물질에서 불활성-가스 회복 어닐링을 나타낸다. 1994년 12월 11-14일, 미국 캘리포니아, 샌 프란시스코, 1994년 국제 전자 소자 회의의 테크니컬 다이제스트, 미국 뉴욕 1994년 XP00085502, IEEE, ISBN:0-7803-2111-1, 페이지 337-340에서, 카맨커, 알(Khamanker, R) 등의 논문:"Impact of post processing damage on the performance of high dielectirc constant PLZT thim film capacitorsfor ULSI DRAM applications"; 1997년 3월 3-5일, 미국, 뉴멕시코, 산타 페, 집적 강유전체에 관한 9차 국제 심포지엄, 네덜런드 고든 앤 브리치, 1997년 집적 강유전체 XP000863011, ISSN:1058-4587, 제17권 1-4호, 페이지 461-469에서, 헤데드 디(Hadad D) 등의 논문: "The effects of forming gas anneal on the electrical characteristics for Ir-electroded BST thin film capacitors"; 1995년 8월 30(1995-08-30) 공고된 EP-A-0 699 655; 및 1999년 5월 26-29일, 일본, 교토, 강유전체 물질 및 그 어플리케이션에 관한 16차 회의(FMA-16), 1999년 9월(1999-09) 제38권 9B호, 파트 1, 응용 물리학의 일본 저널 XP000863150(정기 논문, 간략한 메모 및 리뷰 논문) ISSN:0021-4922, 페이지 5361-5363에서, 에반스, 제이 티 쥬니어(Evans, J T Jr) 등의 논문: "Effect of hydrogen anneals on niobium-doped lead zirconate titanate capacitors with lanthanum strontium cobalt oxide/platinum electrodes" 참조.
그러므로, 수소-포함 처리 단계들로부터 초래되는 전자적 특성들의 저하를 제거하지만, 수소 확산 장벽들을 사용한 강유전성 물질의 밀봉 같은, 복잡한 처리 기법을 도입하거나, 또는 통상적인 CMOS 공정에 실질적인 변화를 추가하지 않는 강유전성 집적회로를 제조하기 위한 방법을 인지하는 것이 바람직하다.
발명의 요약
본 발명은 강유전성 물질 산화물에서의 수소의 악영향을 반전하고, 복잡하고 값비싼 처리 기법의 추가를 회피하며, 비생산적인 산소 어닐링을 방지하는 집적회로들의 강유전성 요소들을 제조하기 위한 방법을 제공한다. 고온 O2 회복 어닐링, 및 수소 저하를 최소화하기 위해 필수적인 것으로 고려되는, 확산 장벽(diffusion barrier)을 사용한 강유전체의 밀봉 같은 다른 복잡한 처리 단계들을 제거함으로써, 본 발명의 방법은 FeRAM 제조자들이 통상적인, 수소가 많은(hydrogen-rich) 플라즈마 공정 및 (표면-상태 경화를 위한)형성-가스 어닐링을 사용하여 강유전성 요소에 대한 영구적인 손상의 위험 없이 계속하도록 한다.
본 발명의 기본적인 특징은 수소 저하의 영향을 반전하도록 불활성-가스 회복 어닐링을 이행하여, 강유전성 요소의 소정의 전자적인 및 강유전성 특성을 회복하는 것이다. 불활성-가스 회복 어닐링은 바람직하게도 수소-플라즈마 공정, 형성-가스 어닐링 단계들 및 환원 상태(reducing conditions)를 초래하는 집적회로 형성의 다른 고 에너지 단계들 이후에 이행된다.
불활성 가스 회복 어닐링에 사용된 가스들은 질소 및 특히, 아르곤 및 헬륨등의 불활성 가스(noble gases) 같은, 임의의 비교적 비반응성의 가스일 수 있다. 순수 비반응성 가스 또는 비반응성 가스들의 혼합물이 사용될 수 있다. 불활성가스 회복 어닐링에 통상적으로 사용된 가스들은 질소와 아르곤이다.
본 발명의 다른 특징은 강유전성 요소가 금속 산화물들을 포함하는 것이다. 금속-산화 물질은 PZT(납 지르코늄 티탄네이트) 및 PLZT(납 란탄늄 지르코늄 티탄네이트) 같은, ABO3-형 페로브스카이트 화합물일 수 있다. 바람직하게, 금속-산화물은 스트론튬 비스무스 탄탈레이트(SBT) 또는 스트론튬 비스무스 탄탈륨 니오베이트(SBTN) 같은, 강유전성 적층 초격자 물질이다.
바람직하게 적층 초격자 물질은 스트론튬 비스무트 탄탈레이트(SBT) 또는 스트론튬 비스무트 탄탈륨 니오베이트(SBTN)이다.
불활성가스 회복 어닐링은 통상적으로 일분 이상의 지속시간 동안 300 내지 1000℃의 온도범위에서 이행된다. 집적회로 제조 공정이 형성 가스 어닐링을 포함한다면, 형성가스 어닐링은 통상적으로 일분 내지 두 시간의 지속시간 동안 300 내지 1000℃ 온도 범위에서 이행된다. 집적회로 제조 공정이 형성가스 어닐링을 포함한다면, 바람직하게는 불활성 가스 회복 어닐링이 형성 가스 어닐링이 이행되었 던 거의 동일한 온도 및 지속시간에 이행된다. 실험 결과들은 형성 가스 어닐링이 약 30분 동안 400 내지 450℃의 온도범위에서 이행된다면 강유전성 요소의 강유전 및 전자 특성이 불활성 가스 회복 어닐링이 약 30분 동안 400 내지 450℃의 온도범위에서 이행될 때 실질적으로 완전히 회복되는 것을 보여줬다.
바람직하게는, 본 발명의 공정은 3개의 어닐링들; 강유전성 물질을 형성하도록 사용되는 강유전성 어닐링; 형성 가스 어닐링, 및 비반응성 가스 분위기의 회복 어닐링을 포함한다. 가장 바람직하게는, 3개의 어닐링들이 단지 주어진 순차로 이행된다.
다수의 본 발명의 다른 특징, 목적 및 장점들이 첨부된 도면들과 결합하여 읽어질 때 이하 상세한 설명으로부터 명백해질 것이다.
도1은 캐패시터가 스위치로부터 측방향으로 오프셋되는 비휘발성 강유전성 메모리 셀을 도시하는 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부의 단면도이다.
도2는 캐패시터가 스위치 상에 위치되는 적층된 비휘발성 강유전 메모리 셀을 도시하는 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부의 개략적인 단면도이다.
도3은 강유전성 트랜지스터를 도시하는 본 발명의 방법에 의해 제조될 수 있는 집접회로의 일부의 개략적인 단면도이다.
도4는 본 발명에 따라 비휘발성 강유전 메모리 소자를 제조하기 위한 처리의 바람직한 실시예를 도시하는 순서도이다.
도5는 본 발명에 따라 제조된 박막 캐패시터들이 크게 확대되어 도시되는 실예의 웨이퍼의 상부도면이다.
도6은 본 발명에 따라 제조된 박막 캐패시터를 예시하는, 라인6-6을 따라 취해진 도5의 일부 단면도이다.
도7은 형성-가스 어닐링 이전에, 30분동안 430℃로 형성가스 어닐링 이후에, 그리고, 30분 동안 430℃로 N2가스 회복 어닐링 이후에, 분극, μC/cm2 이 스트론튬 비스무스 탄탈레이트 박막-필름 캐패시터들에 대한 전계의 함수, kV/cm로 도시되는, 3볼트에서 측정된 히스테리시스 곡선의 그래프이다.
도8은 형성-가스 어닐링 이전에, 30분동안 430℃로 형성가스 어닐링 이후에, 그리고, 30분 동안 430℃로 N2 가스 회복 어닐링 이후에, 스트론튬 비스무스 탄탈레이트 캐패시터들의 인가된 전압 볼트에 대한 누설 전류, A/㎠의 그래프이다.
도9는 테스트 트랜지스터의 드레인 전류 Idrain 암페어의 log10 형성가스 어닐링(FGA) 이후에 그리고 연속적인 N2가스 회복 어닐링 이후에 측정된 3개의 다른 벌크 전압, Vbulk에 대한 Vgate 볼트의 함수로 도시되는 그래프이다. 도10은 테스트 트랜지스터의 드레인 전류 Idrain 암페어가 형성가스 어닐링(FGA) 이후에 그리고 연속적인 N2가스 회복 어닐링 이후에 측정된 3개의 다른 벌크 전압, Vbulk에 대한 Vgate 볼트의 함수로 도시되는 그래프이다.
강유전성 집적회로 소자를 도시하는 도1-3,5-6은 실질적인 집적회로 소자의 특정 부분중 실질적 평면도 또는 단면도로 의도되지 않음이 이해되어야 한다. 실제 소자에 있어, 층들은 정규하지 않고 이들의 두께는 다른 비율을 가질 수 있다. 실제 소자들에 있어 다양한 층들은 종종 곡면지고 겹쳐진 에지들을 보유한다. 도면은, 대신에 가능한 것보다 본 발명의 방법을 보다 명확하고 완전하게 설명하기 위해 채용되는 이상적인 표현을 도시한다. 또한, 도면들은 본 발명의 방법을 사용하여 제조될 수 있는 강유전성 소자들의 다수의 변형들 중 오직 하나만을 나타낸다. 도1은 강유전성 캐패시터와 전기적으로 결합된 전계효과 트랜지스터의 형태로 스위치를 포함하는 강유전성 메모리를 도시한다. 도2는 플러그를 통해 아래의 스위치 소자와 연결된 적층 강유전성 캐패시터를 포함하는 강유전성 메모리를 도시한다. 그러나, 강유전성 소자는 도3에 도시된 바와 같이, 스위치 소자에 채용되는 강유전성 FET 메모리를 제조하기 위해 본 발명의 방법을 또한 사용할 수 있다. 그러한 강유전성 FET는 맥밀런의 미국 특허 제5,523,964호에 기술되어 있다. 마찬가지로, 본 발명의 방법을 사용하여 제조된 다른 집적회로들은 다른 요소들 및 물질의 조성물들을 포함한다.
도1을 참고하면, 본 발명의 방법에 따라 제조될 수 있는 실예의 비휘발성 강유전성 메모리 셀의 단면도가 도시되어 있다. MOSFET 및 강유전성 캐패시터 요소 들을 포함하는 집적회로를 제조하기 위한 일반적인 제조 단계들은 해당 기술분야에 공지되어 있으며 실예로, 야시모리의 미국특허 제5,561,307호에 다양한 참고로 개시되어 있다. 그러므로, 도1의 회로의 요소들이 본문에서 명료하게 확인된다.
도1에 있어, 필드 산화 영역(104)은 실리콘 기판(102)의 표면상에 형성되어 있다. 소스 영역(106) 및 드레인 영역(108)은 실리콘 기판(102)내에서 서로 별개로 형성되어 있다. 게이트 절연층(112)은 소스와 드레인 영역(106,108)사이의 실리콘 기판(102)상에 형성되어 있다. 더욱이, 게이트 전극(110)은 게이트 절연층(112)상에 형성되어 있다. 소스영역(106), 드레인 영역(108), 게이트 절연 층(112) 및 게이트 전극(110)은 MOSFET 스위치(113)를 함께 형성한다.
BPSG(보론-도핑된 포스포실리케이트 글래스)로 제조된 층간 유전층(ILD)(114)은 기판(102) 및 필드 산화 영역(104)상에 형성된다. 접착층(116)은 ILD(114)의 일부상에 형성되고 이후 강유전성 박막 캐패시터(118)가 접착층(116)상에 형성된다. 접착층(116)은 실예로, 티타늄으로 제조되고 통상적으로 200nm의 두께를 갖는다.
강유전성 캐패시터(118)는 바람직하게는, 실리콘, 갈륨 아세나이드 또는 다른 반도체를 포함할 수 있는 통상적인 웨이퍼(140), 또는 이산화 실리콘, 유리 또는 산화 마그네슘(MgO) 같은 절연체상에 형성된다. 강유전성 캐패시터들의 하단 및 상부전극들은 통상적으로 백금을 포함한다. 하부 전극이 백금, 팔라듐, 은 및 금 같은 비산화(non-oxidized) 귀금속을 포함하는 것은 바람직하다. 상기 귀금속에 추가하여, 알루미늄, 알루미늄 합금, 알루미늄 실리콘, 알루미늄 니켈, 니켈 합 금, 구리 합금 및 알루미늄 구리 같은 금속이 강유전성 메모리의 전극들에 사용될 수 있다. 티타늄 같은 접착층들은 회로의 인접 상부 또는 하부 층들에 대한 전극들의 접착을 향상시킨다.
도1에서, 강유전성 캐패시터(118)는 백금으로 제조되며 200nm의 두께를 갖는 하부 전극(120), 상기 하부 전극(120)상에 형성된 강유전성 박막(122), 및 백금으로 제조되고 200nm의 두께를 갖는, 상기 강유전체 박막(122)상에 형성된 상부전극(124)을 포함한다. 상기 강유전성 박막(122)의 조성물 및 구조는 이하에 보다 상세히 기술되어 있다.
NSG(논도프드 실리케이트 글래스)로 제조된 제2 층간 유전층(ILD)(128)은 ILD(114)상에 형성되어 있다. PSG(포스포-실리케이트 글래스) 막 또는 BPSG 막이 ILD(128)에 또한 사용될 수 있다. 개구(114A)들은 소스 영역(106) 및 게이트 영역(108)을 노출시키도록 ILD(114) 및 ILD(128)를 통해 선택적으로 개방되어 있다. 소스 전극 배선(130) 및 드레인 전극 배선(132)은 개구(114A)를 채우도록 형성된다. 다른 개구(128A)들은 상부전극(124) 및 하부 전극(120)을 노출시키도록 ILD(128)를 통해 선택적으로 개방된다. 상부전극 배선(134) 및 하부 전극 배선(136)은 이 개구(128a)들을 채우도록 형성된다. 드레인 전극 배선(132)은 상부전극 배선(134)과 전기적으로 연결되어 있다. 각각의 이런 배선(130,132,134 및 136)들은 약 3000Å의 두께를 갖는 Al-Si로 제조된다.
도2에는, 본 발명의 방법에 따라 제조될 수 있는 실예의 비휘발성 강유전성 메모리 셀부(200)의 변형 실시예의 단면도가 도시되어 있다. 도2의 메모리는 캐패 시터가 스위치 상부에 위치되어 있는 적층 비휘발성 강유전성 메모리 셀이다. 도2는 MOSFET 스위치(213)들을 형성하는, 필드 산화 영역(204), 소스 영역(206), 드레인 영역(208) 및 게이트 영역(210)을 도시한다. 소스 영역(206)은 금속화 회로 연결층(231)에 배선 비아(230)에 의해 연결된다. 드레인 영역(208)은 배선 비아(236)에 의해 ILD(214)를 통과해 하부 전극(220)들에 연결된다. 강유전성 박막(224)은 하부 전극(220)상에 위치되고 상부전극(224)들은 박막(222)상에 위치된다. 패터닝 이후에, 층(220,222 및 224)은 캐패시터(218)들을 형성하며, 그것은 ILD(228)에 의해 커버링된다.
도3에는, 본 발명의 방법에 따라 제조될 수 있는 실예의 비휘발성 강유전성 트랜지스터부(300)의 단면도가 도시되어 있다. 소스 영역(306) 및 드레인 영역(308)은 실리콘 반도체 기판(302)에 위치되어 있다. 강유전성 박막(322)은 기판(302)상에 위치되되, 박막(322)의 일부(321)는 소스 영역(306)과 접촉되며 박막(322)의 일부(323)는 드레인 영역(308)과 접촉되어 있다. 상부전극층(324)은 집적 회로의 나머지와 전기적으로 접촉되어 있다.
강유전성 박막(122,222,322)의 조성물은 티탄네이트(예를 들면, BaTiO3, SrTiO3, PbTiO3(PT),(PbLa)(ZrTi)O3(PLZT), Pb(ZrTi)O3(PZT)) 또는 니오베이트(예를 들면, KNbO3) 같은, ABO3-형 페로브스카이트 및 바람직하게는 적층 초격자 물질로 국한되지 않고 포함하는 적정한 강유전성 물질의 그룹으로부터 선택될 수 있다.
1996년 5월 21일 발행된 미국 특허 제5,519,234호는 스트론튬 비스무스 탄탈 레이트(SBT) 같은, 적층 초격자 화합물들이 가장 우수한 종래의 물질들에 비견되는 강유전성 응용물의 우수한 특성을 가지며 고 유전 상수 및 저 누설 전류를 가지는 것을 개시한다. 1995년 7월 18일자 발행된 미국 특허 제5,434,102호 및 1995년 11월 21일자 발행된 미국 특허 제5,468,684호는 이런 물질들을 실질적 집적회로들로 집적하기 위한 공정을 기술한다. 금속산화물 SrBi2Ta2O9(SBT) 및 SrBi2 (Ta1-xNbx)2O9(SBTN)같은, 여기에서, 0≤x≤1, 강유전성 적층 초격자 물질은 비휘발성 메모리 응용물(FeRAM)에 캐패시터 유전체로서 사용하기 위해 현재 개발 중에 있다.
적층 초격자 물질들은 일반적으로 하기 화학식으로 요약될 수 있다:
(1)
Figure 112001011007688-pct00001
여기에서, A1,A2.....Aj는 스트론튬, 칼슘, 바륨, 비스무스, 납, 및 다른 것들 같은 요소들일 수 있는 페로브스카이트-형 구조의 A-사이트의 요소들을 나타내며; S1, S2...Sk는 일반적으로 비스무스가지만 이트륨, 스칸듐, 란탄, 안티몬, 크롬, 탈륨, 및 +3 원자가의 다른 요소들 같은 물질들일 수도 있는 초격자 생성자(superlattice generator) 요소들을 나타내고; B1, B2...Bl은 티타늄, 탄탈륨, 하프늄, 텅스텐, 니오븀, 지르코늄 및 다른 요소들 같은 요소들일 수 있는, 페로브스카이트형 구조의 B-측 요소들을 나타내며; Q는 일반적으로 산소이지만 불소, 염소 및 이런 요소들의, 예를 들면, 옥시플로오라이드, 옥시클로라이드 등과 같은 혼성물일 수도 있는 음이온을 나타낸다. 화학식(1)의 위첨자는 각각의 요소들의 원자가를 나타낸다. Q가 산소에 대한 O라면, q는 2이다. 아래첨자는 한 몰의 화합물에서 물질의 다수의 몰들을 나타내거나, 또는 유니트 셀과 관련하여, 평균적으로, 유니트 셀에서의, 요소의 원자들의 수를 나타낸다. 아래첨자는 정수 또는 분수일 수 있다. 즉, 식(1)은 유니트 셀이 결정 물질을 통해 변동될 수 있는데, 예를 들면, SrBi2(Ta0.75N0.25)2O9에서, 평균적으로, B-사이트의 75%가 탄탈륨 원자로 채워지고 B-사이트의 25%는 니오븀 원자로 채워지는 경우를 포함한다. 화합물에 A-사이트 요소 하나만이 존재한다면, 그것은 "A1" 요소에 의해 나타내지고 w2...wj 모두 제로이다. 화합물에 B-사이트 요소 하나만이 존재한다면, 그것은 "B1" 요소에 의해 나타내지고 y2...yl 모두 제로이며 초격자 생성자 요소들과 유사하다. 통상적인 경우는, 비록 본 발명이 사이트들 중 어느 하나 및 초격자 생성자가 다수의 요소들을 가질 수 있는 경우를 본 발명이 포함하도록 의도되기 때문에 식(1)이 보다 일반적인 형태로 기록될 지라도, 하나의 A-사이트 요소, 하나의 초격자 생성자 요소 및 하나 또는 두 개의 B-사이트 요소들이 존재하는 것이다. z의 값이 이하 등식으로부터 구해진다:
(2)
Figure 112001011007688-pct00002
식(1)은 1996년 5월 21일자 공개된 미국 특허 제5,519,234호에 기술된 모든 3개의 스몰렌스키(Smolenskii) 형태를 포함한다. 적층 초격자 물질들은 식(1)에 적용될 수 있는 모든 물질을 포함할 수 없지만, 그들 자신을 명백한 교호층들를 갖 는 결정 구조로 자연스럽게 형성시킨다.
사용된 용어 "화합물(compound)"은 엄밀하게는 동일한 분자들 모두가 동일한 화학 요소들 및 구조를 포함하는 균질물질을 칭한다. 용어 "물질(material)"은 다른 조성물의 분자들을 포함할 수 있다. 예를 들면, 적층 초격자 물질 스트론튬 비스무스 탄탈륨 니오베이트는 두 개의 다른 종류의 원자, 탄탈륨 및 니오븀이 결정 구조의 B-사이트 위치들을 다양하게 점유하는 상호결합된 결정격자를 포함한다. 그럼에도 불구하고, 용어 "적층 초격자 물질(layered superlattice material)", "적층 초격자 화합물(layered superlattice compound), 및 "적층 초격자 물질 화합물(layered superlattice material compound)"은 이 명세서에서 실질적으로 교체 가능하게 사용되며 이들의 의미는 문맥상에서 명백하다.
용어 "기판(substrate)"은 집적회로가 형성된 하부의 웨이퍼(102) 뿐만 아니라, BPSG 층(114)과 같은 박막층이 증착된 임의의 대상물을 의미한다. 이런 기술에 있어, "기판"은 관계된 층이 제공되는 대상물을 의미하는데; 예를 들면, 120과 같은, 하부 전극을 논할 때, 기판은 전극(120)이 형성되는 층(114,116)들을 포함한다.
용어 "박막(thin film)"은 집적회로의 기술분야에 사용되는 것처럼 본문에서 사용된다. 일반적으로, 그것은 미크론 두께 이하의 막을 의미한다. 본문에 기술된 박막은 0.5 미크론 두께 이하의 모든 실예로 된다. 바람직하게는, 강유전성 박막(122)은 20nm 내지 300nm 두께이고, 가장 바람직하게는 120nm 내지 250nm두께이다. 집적회로 기술분야의 이런 박막들은 집적회로 분야와 상반되는 완전히 다른 공정에 의해 형성되는 매크로스코픽 캐패시터 분야의 적층 캐패시터와 혼동되지 말아야 한다.
본문의 용어 "화학양론의(stoichiometric)"는 적층 초격자 물질과 같은 고형(solid) 막 물질 또는 물질을 형성하기 위한 전구물질에 적용될 수 있다. 그것이 고형 박막에 적용될 때, 최종 고형 박막에서의 각 요소의 실질적인 상대량을 보여주는 식과 관련된다. 전구물질에 적용될 때는, 그것은 전구물질의 금속의 분자비를 나타낸다. "평형의(balanced)" 화학량론 식은 실질적 시행에서 상온의 결정에 어떤 결함들이 항상 존재할 지라도, 점유된 결정격자의 모든 사이트들로 물질의 완전한 결정구조를 형성하기에 충분하게 각 요소가 존재하는 것이다. 예를 들면, SrBi2(TaNb)O9 및 SrBi2(Ta1.44Nb0.56)O9 둘 모두는 평형 화학량론 식이다. 대조적으로, 스트론튬, 비스무스, 탄탈륨, 및 니오븀의 몰 비가 각각 1, 2.18, 1.44 및 0.56인 스트론튬 비스무스 탄탈륨 니오베이트에 대한 전구물질은, 그것이 완전한 결정 물질을 형성하기 위해 필요한 것을 넘는 초과 비스무스를 포함하기 때문에, 비평형 "화학량론" 식 SrBi2.18(Ta1.44Nb0.56)O9에 의해 본문에서 표시된다. 이런 기술에서, 금속 요소의 "초과"량은 소정의 물질을 제조하기 위해 제공된 다른 금속들과 결합하기 위해 요구되는 것 이상의 량, 즉, 모든 원자 사이트들이 채워지고 어떤 금속도 남겨지지 않는 것을 의미한다. 그러나, 당 기술분야에 공지되어 있는 바와 같이, 산화 비스무스가 고도의 휘발성이고 큰 열이 본 발명에 따라 전자 디바이스들을 제조하는 데 사용되기 때문에, 본 발명의 처리에 따라 제조된 고형 강유전성 층(122,222,322)의 비스무스의 몰 비가 일반적으로 전구물질에 대한 화학량론 식의 그것 이하이다. 그러나, 본 발명의 처리에 따라 제조된 강유전성 층(122,222,322)의 스트론튬, 탄탈륨 및 니오븀의 몰비는 전구물질에 대한 화학량 식으로 주어진 몰비와 매우 근접하거나 또는 일치한다. 와타나베 등에게 발행된 미국 특허 제5,434,102호를 참고할 수 있다.
화학량적으로 평형된 량을 초과하는 초격자 생성자 요소 또는 B-사이트 요소의 량을 갖는 전구물질로 제조된 적층 초격자 물질이 평형 화학량 식에 상응하는 금속의 량을 포함하는 전구물질로 제조된 물질보다 수소에 의한 저하에 대해 보다 큰 내성이 있다는 것이 또한 당 기술분야에 공지되어 있다. 예를 들면, 평형식에 제공된 것 이상의 또는 추가하여 비스무스 및 니오븀 같은 적어도 하나의 전구물질의 량은 수소 저하를 억제한다.
도4의 다이어그램은 강유전성 메모리를 제조하기 위해 본 발명의 방법을 포함하는 공정(410)의 제조 단계들의 공정도이다. 단계(412)에서, 스위치가 단계(414)에서 그 상부에 형성되는 반도체 기판이 제공된다. 스위치는 통상적으로 MOSFET이다. 단계(416)에서, 절연층은 형성될 강유전성 요소로부터 스위칭 요소를 분리하도록 형성된다. 단계(418)에서, 하부 전극이 형성된다. 바람직하게는, 전극이 백금으로 제조되고 약200nm의 두께를 갖는 층을 형성하도록 스퍼터-증착된다. 바람직한 방법에서, 약 20nm의 티타늄 또는 티타늄 니트라이드로 제조된 접착층은 전극을 증착하기 이전 이 단계에서 형성된다. 강유전성 박막은 단계(422)에서 하부 전극에 제공된다. 바람직한 방법에 있어, 강유전성 박막은 적층 초격자 물질을 포함한다. MOCVD 방법은 박막을 형성하기 위한 가장 바람직한 방법이다. 강유전성 박막은 또한 미국 특허 제5,456,945호에 기술되는 스핀-코팅 또는 미스트 증착(misted deposition) 방법 같은 액화 증착 기법을 사용하여 제공될 수 있다. 단계(420)에서, 소정의 강유전성 박막을 형성하는 적층 초격자 물질의 화학적 전구물질이 준비된다. 일반적으로, 전구물질 용액(precursor solution)은 화학적 전구물질 화합물을 함유하는 상업적으로 입수 가능한 용액들로부터 준비된다. 바람직한 실시예는 식 SrBi2Ta2O9에 거의 상응하는 스트론튬, 비스무스 및 탄탈륨 요소들의 상대적인 몰비를 포함하는 전구물질 용액을 사용한다. 변형의 바람직한 실시예는 식 SrBi2(Ta1-xNbx)2O9에 거의 상응하는 스트론튬, 비스무스, 탄탈륨 및 니오븀 요소들의 상대적인 몰 비를 포함하는 전구물질 용액을 사용하는데, 여기에서, x는 약 0.5이다. 바람직하게는, 상업적인 용액들에 제공된 다양한 전구물질들의 농도들은 특정 제조 또는 작동 환경을 적정화하기 위해 단계(420)에서 조절된다. 예를 들면, 적층 초격자 박막에 대한 상업적 용액의 다양한 요소들의 화학량은 SrBi2.18(Ta1.44Nb0.56)O9일 수 있다. 그러나, 수소-어닐링 저하로부터 강유전성 화합물을 보호하는 여분의 산화물(extra oxides)들을 발생시키기 위해 이 용액에 여분의 니오븀 또는 비스무스를 부가하는 것이 바람직하다. 적용 단계(422) 이후에 바람직하게는, 고속 열처리(RTP) 같은 상승 온도에서의 결정화 부단계인 액화 증착의 경우에 건조단계를 포함하며 적용 단계(422) 동안 또는 그 이후에 자외선으로의 처리를 포함할 수 있는 처리 단계(424)가 이어진다. 예를 들면, 통상적인 스핀-온(spin-on) 절차에서, 전구물질의 코팅물이 제공되고 건조된다. 이후, 다른 전구물질 코팅물이 제공되고 건조된다. 제공(application) 및 처리 단계(422,424)가 여러 차례 반복될 수 있다. 처리된 막은 이후 단계(426)에서 결과 강유전성 박막을 형성하도록 산소에서 어닐링된다. 단계(422-426)들에 뒤이어, 상부전극이 단계(428)에서 형성된다. 단계(428) 및 다른 단계들은 통상적으로 타겟 스퍼터링, 이온 밀링 또는 RIE-에칭, 및 애싱(ashing) 같은 고 에너지 물질 증착 및 패터닝 부단계들을 포함한다.
회로는 일반적으로 다수의 부단계들(substeps); 예를 들면, ILD의 증착, 패터닝 및 밀링, 및 배선 층(wiring layer)들의 증착을 포함할 수 있는 단계(430)에서 완성된다.
단계(432)에서, 작업편(workpiece)의 수소 어닐링이 산소 열 처리 및 다른 고 에너지 처리 단계들에 의해 실리콘 기판에서 초래된 결함들을 만족스럽게 제거하기 위해 선택된 온도 및 어닐링 시간에서 실시된다. 수소 어닐링 단계는 바람직하게 이것이 다른 대안들보다 덜 복잡하기 때문에 주변 환경하에서 H2가스 혼합물(예를 들면, N2의 1-5% H2)을 사용하여 형성 가스 어닐링(FGA)으로 이행된다. 바람직하게는, 형성가스 어닐링이 약30분 동안 400-450℃ 범위의 온도에서 이행된다.
단계(434)에서, 본 발명의 불활성 가스 회복 어닐링은 수소 어닐링, 및 탈수 또는 환원 환경을 초래하는 다른 공정 단계들의 결과로서 저하되었던 강유전성 요소의 전자 특성을 회복하도록 실시된다. 일분 내지 2시간의 시간 주기 동안 300 내지 1000℃의 온도 범위에서 시행된 불활성 가스 회복 어닐링은 강유전성 요소의 수소 환원에 의해 초래된 전자 특성의 저하를 효과적으로 반전한다. 불활성 가스 회복 어닐링의 유리한 효과가 일반적으로는 불활성 가스 어닐링 온도가 증가하고 어닐링 기간이 증가함에 따라 증가한다. 바람직하게는, 집적회로의 불활성 가스 회복 어닐링은 형성 가스 어닐링의 온도와 동일한 온도에서 또는 근접한 온도에서 비반응성 가스 분위기의 주변 환경하에서 시행된다. 그러므로, 공정(410)의 바람직한 실시예의 불활성 가스 어닐링 단계(434)에서, 집적회로부는 약 30분 동안 400-450℃ 범위 온도의 비반응성 가스 분위기에 위치된다.
집적회로 제조의 분야에서, 질소 가스는 일반적으로 불반응성(nonreactive) 또는 비반응성(unreactive)으로 간주된다. 비반응성 가스 분위기는 순수 N2 또는 불활성(noble) 가스(실예로, 아르곤) 같은 다른 비반응성 가스일 수 있고 또는 그것은 비반응성 가스들의 혼합물일 수 있다.
본 발명의 불활성-가스 회복 어닐링은 ABO3-형 페로브스카이트 및 적층 초격자 물질을 포함하는, 금속 산화 강유전성 물질의 전자적 특성을 보호할 시 효과적이다. 특히, 실험은 불활성 가스 회복 어닐링 처리가 일반적인 화학량 식 SrBi2Ta2O9에 거의 상응하는 조성물을 갖는 전구물질 용액으로 제조된 적층 초격자 화합물의 소정의 강유전성 특성을 회복할시에 유효한 것을 보여준다.
도5는 본 발명에 따라 기판(500)상에 제조된 박막 캐패시터(596,598 및 600)가 크게 확대되어 도시된 실예의 웨이퍼의 상부도이다. 도6은 본 발명에 따라 제 조된 박막 캐패시터 디바이스(600)를 예시하는, 라인 6-6을 따라 취해진 도5의 단면의 일부(601)이다. 실리콘 디옥사이드 층(616)은 실리콘 결정 기판(602)상에 형성되어 있다. 티타늄 접착 층(616)은 실리콘 디옥사이드 층(604)상에 형성된다. 이후, 백금으로 제조된 하부 전극(620)은 접착층(616)상에 스퍼터-증착된다. 층(622)은 강유전성 박막이고 층(624)은 백금으로 제조된 상부전극을 나타낸다.
실시예1
스트론튬 비스무스 탄탈레이트 캐패시터들의 전자적 특징을 30분 동안 430℃의 온도에서 형성-가스 어닐링 이전 및 이후에 연구하였다. 이후에, 캐패시터들은 30분 동안 430℃의 순수 N2 가스를 사용하여 불활성 가스 회복 어닐링을 가지고 처리하였고 전자 특성들을 다시 측정하였다.
캐패시터들은 코준도 케미컬 코포레이션(Kojundo Chemical Corporation)으로부터 상업적으로 입수가능한 스트론튬 비스무스 탄탈레이트(SBT) 전구물질 용액으로 제조하였다. 상기 용액은 화학량론 식 SrBi2Ta2O9에 상응하는 화학 전구물질의 량을 포함하고 있었다. 0.2 mol/l 전구물질 상업용 용액은 비스무스 2-에틸헥사노에이트, 스트론튬 2-에틸헥사노에이트, 및 탄탈륨 2-에틸헥사노에이트를 포함한다. 적층 초격자 화합물을 포함하는 강유전성 캐패시터는 일반적으로 와타나베의 미국 특허 제5,434,102호에 개시된 방법에 따라 전구물질 용액으로 형성하였다.
일련의 p-형 100 Si 웨이퍼 기판(602)은 이산화 실리콘(604)의 층을 형성하도록 산화시켰다. 10-20nm 범위의 두께를 갖는 티타늄 접착 층(616)을 상기 기판 상에 스퍼터링하여, 100-300nm 두께 범위의 두께를 갖는 하단 백금 전극(620)을 접착 층(616)상에 스퍼터-증착하였다. 이것들을 650℃의 O2에서 30분 어닐링하고 저진공의 180℃에서 30분 탈수하였다. 0.2 몰 SBT-전구물질 용액을 증착 이전에 0.12몰 농도까지 n-부틸 아세테이트를 가지고 희석하였다. SBT-전구물질의 0.12 몰 용액의 스핀코트(spincoat)를 30초 동안 1800rpm으로 하부 전극(620)상에 증착하였다. 이것을 160℃에서 일분동안 탈수하여 4분 동안 260℃까지 증가하였다. 스핀코트 및 탈수 단계의 순서를 반복하였다. 고속-열-어닐링(RTA 725℃, 30초, 100℃/초)를 사용하여 코팅물을 결정화하였다. 이러한 단계들은 170nm의 두께를 가지는 강유전성 박막(622)을 형성하였다. 웨이퍼 및 증착된 층들을 O2 가스 또는 N2 가스에서 800℃로 60분 동안 제1 어닐링 하였다. 100-200nm 범위의 두께를 갖는 상부전극 층(624)을 제조하도록 백금을 스퍼터-증착하였다. 캐패시터들을 형성하도록 백금 및 스트론튬 비스무스 탄탈레이트 층을 밀링하고, 이후에, 애싱을 실시하였고, 이후에, O2 가스 또는 N2 가스에서 800℃로 30분 동안 제2 어닐링 하였다.
수소가스에서 캐패시터를 어닐링하기 이전에, 각각 7854㎛2의 면적을 갖는 5개의 캐패시터들의 전자적 특징을 측정하였다.
이후 형성가스 어닐링(FGA)을 30분 동안 430℃의 주변환경 하에서 H2-N2(H2 5%) 혼합물의 캐패시터들 상에서 실시하였다.
최종적으로, 불활성 가스 회복 어닐링을 FGA가 적용되었던 캐패시터 샘플들 상에서 실시하였다. 상기 샘플들을 30분 동안 430℃의 온도에서 5 l/m 유속의 순수 N2가스에서 어닐링하였다. 잔류 분극 및 보자력 필드는 3볼트로 측정하였고 전류 밀도는 0과 10볼트 사이에서 측정하였다.
도7은 형성가스 어닐링 이전에, 30분 동안 430℃의 형성가스 어닐링 이후에, 그리고, 30분 동안 430℃의 N2가스 회복 어닐링 이후에, 분극, чC/㎠이 스트론튬 비스무스 탄탈레이트 박막 캐패시터들에 대한 전계의 함수, kV/cm로서 도시되어 3볼트에서 측정된 히스테리시스 곡선의 그래프이다. 도8은 형성가스 어닐링 이전에, 30분 동안 430℃의 형성가스 어닐링 이후에, 그리고, 30분 동안 430℃의 N2가스 회복 어닐링 이후에, 스트론튬 비스무스 탄탈레이트 캐패시터의 누설 전류, A/cm2 대 인가 전압 볼트의 그래프이다.
도7에 도시된 측정에 근거하여, 테스트된 샘플들은 형성가스 어닐링 이전에 ±3볼트에서 측정된 19.06μC/㎠의 잔류 분극, 2Pr을 가졌다. 형성가스 어닐링 이후에, 분극은 10.24μC/㎠까지 감소되었다. 순수 질소의 회복 어닐링 이후에, 분극이 18.11μC/㎠까지 증가되었는데, 그것은 그 초기값의 95%이다. 도8은 형성가스 어닐링의 결과로서 테스트 트랜지스터의 누설전류가 약5의 팩터만큼 증가된 것을 도시한다. 그러나, N2-가스 회복 어닐링 이후에, 누설전류는 최초 샘블에서와 등가이거나 또는 심지어 더 낮았다.
실시예2
트랜지스터 칩들의 전자 특성체 상에서의 FGA이후 질소 회복 어닐링의 효과를 연구했다. 드레인-전류는 30분 동안 430℃에서 형성-가스 어닐링 이후에 게이트 전압의 함수로서 측정하였다. 이후, N2-가스 회복 어닐링을 30분 동안 430℃에서 이행했고 동일한 형태의 전류 대 전압 측정을 실시하였다. 도9는 드레인 전류, Idrain 암페어의 log10이 형성-가스 어닐링 이후에, 그리고, 연속적인 N2- 가스 회복 어닐링 이후에, 3개의 다른 벌크 전압, Vbulk에 대한 테스트 트랜지스터의 Vgate 볼트의 함수로 도시하는 그래프이다. 도10은 드레인 전류, Idrain 암페어가 형성-가스 어닐링 이후에, 그리고, 연속적인 N2 가스 회복 어닐링 이후에, 3개의 다른 벌크 전압, Vbulk 에 대한 테스트 트랜지스터의 Vgate 볼트의 함수로 도시하는 그래프이다. 도7 및 8은 트랜지스터의 전자 특성의 변화가 발생하지 않았음을 도시한다.
그러므로, 실시예 1 및 2의 결과들은 불활성 가스 회복 어닐링이 실리콘 기판의 표면상태 및 CMOS/MOSFET 요소들에 대한 손상을 최소화하면서 강유전성 금속 산화막의 강유전 특성을 효과적으로 회복시키는 것을 보여준다.
본 발명의 방법은 단독으로, 또는 수소 저하의 악영향을 억제하거나 또는 반전하도록 의도된 다른 방법, 디바이스들 및 조성물들과 조합하여 사용될 수 있다. 본 발명이 그러한 다른 측정에 대한 필요성을 방지하도록 의도될지라도, 그럼에도 불구하고, 그것은 이것들과; 실예로, 수소 장벽 층들과 사용될 수 있다. 본 발명의 방법은 그것이 어떻게 발생되었는지에 관계없이, 수소 저하를 반전하기에 유효 하다. 환원 조건들은 집적회로 제조동안 다수의 환경에서 발생할 수 있고; 심지어 웨이퍼의 루틴 처리가 수소 저하를 초래할 수 있다. 그래서, 불활성 가스 회복 어닐링은 집적회로가 형성가스 어닐링을 겪지 않았을지라도 유효하다.
수소에 노출하도록 하여 우수한 전기적 특성을 갖는 강유전성 소자들을 여전히 초래하는 강유전성 집적회로들을 제조하기 위한 방법이 개시되었다. 도면들에 도시되고 명세서내에 기술되어 있는 특정 실시예들은 실예를 위한 것이고 이하 청구항들에 기술될 본 발명을 제한하는 것으로 해석되지 않아야 함을 이해해야 할 것이다. 더욱이, 당업자들은 본 발명의 개념을 벗어나지 않고도, 기술된 특정 실시예들의 다양한 사용 및 변형을 이룰 수 있음이 명백하다. 예를 들면, 집적회로의 불활성 가스 회복 어닐링이 강유전성 메모리 소자들을 제조하기 위한 공정의 중요한 부분으로서 인지되었으므로, 이런 방법은 기술된 방법에 대한 변형을 제공하도록 다른 공정과 결합될 수 있다. 인용된 단계들은 몇 실시예에서 다른 순서로 이행될 수 있고; 또는 다른 등가의 구조 및 공정들은 기술된 다양한 구조들 및 공정들을 대신할 수 있다. 결과적으로, 본 발명은 각각의 그리고 모든 신규한 특징 및 기술된 제조 공정들, 전자 디바이스들 및 전자 디바이스 제조 방법들에 존재하는 그리고/또는 그것들에 의해 보유되는 특징들의 신규한 조합을 포함하는 것으로 해석되어야 한다.

Claims (11)

  1. 강유전성 적층 초격자 물질의 박막을 포함하는 집적회로 비활성 메모리부(100,200,300,601)를 형성하는 단계들을 포함하는 집적회로를 제조하기 위한 방법(410)에 있어서,
    상기 강유전성 적층 초격자 물질은 잔류 분극을 가지며, 상기 메모리부는 상기 잔류 분극을 스위칭하기 위한 회로를 더 포함하고,
    일분 이상의 지속시간 동안 300℃ 내지 1000℃의 온도범위의 비반응성-가스 분위기에 상기 집적회로부를 위치시켜서 불활성-가스 회복 어닐링을 이행하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 강유전성 적층 초격자 물질은 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 탄탈륨 니오베이트로 이루어진 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서, 상기 불활성 가스 분위기는 질소 가스, 아르곤 가스, 및 헬륨 가스로 이루어진 그룹으로부터 선택된 가스를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 불활성 가스 분위기는 다수의 불활성 가스들의 혼합물을 포함하는 것을 특징으로 하는 방법.
  5. 제1 내지 4항 중 어느 한 항에 있어서, 상기 불활성 가스 회복 어닐링(434)을 이행하기 이전에 형성 가스 어닐링(432)을 이행하는 단계를 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 형성 가스 어닐링(432)은 일분 내지 두 시간의 지속시간 동안 300℃ 내지 1000℃ 온도범위에서 이행되는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 불활성 가스 회복 어닐링(434)은 상기 형성 가스 어닐링(432)이 이행되는 실질적으로 동일한 온도 및 지속시간에 이행되는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 형성-가스 어닐링(432)은 약 30분 동안 약 400℃ 내지 450℃ 온도 범위에서 이행되고 상기 불활성 가스 회복 어닐링(434)은 실질적으로 30분 동안 약 400℃ 내지 450℃ 온도 범위에서 이행되는 것을 특징으로 하는 방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020017006018A 1998-11-13 1999-10-07 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링 KR100553230B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/191,634 US6322849B2 (en) 1998-11-13 1998-11-13 Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US09/191,634 1998-11-13

Publications (2)

Publication Number Publication Date
KR20010081004A KR20010081004A (ko) 2001-08-25
KR100553230B1 true KR100553230B1 (ko) 2006-02-22

Family

ID=22706277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017006018A KR100553230B1 (ko) 1998-11-13 1999-10-07 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링

Country Status (7)

Country Link
US (1) US6322849B2 (ko)
EP (1) EP1133787A1 (ko)
JP (1) JP2002530862A (ko)
KR (1) KR100553230B1 (ko)
CN (1) CN1169194C (ko)
TW (1) TW434750B (ko)
WO (1) WO2000030161A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
TW456027B (en) * 1999-08-18 2001-09-21 Matsushita Electronics Corp Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
JP3623427B2 (ja) * 2000-04-21 2005-02-23 Necエレクトロニクス株式会社 強誘電体容量を有する半導体装置の製造方法
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP3526266B2 (ja) * 2000-10-12 2004-05-10 沖電気工業株式会社 フォトレジスト現像ノズル、フォトレジスト現像装置、およびフォトレジスト現像方法
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
JP3833580B2 (ja) * 2002-06-20 2006-10-11 富士通株式会社 半導体装置の製造方法
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
KR100715860B1 (ko) * 2005-03-08 2007-05-11 광주과학기술원 Mosfet 반도체 소자용 고압수소열처리 방법
US8318986B2 (en) * 2008-09-25 2012-11-27 Albemarle Corporation Methods for improving syngas-to-alcohol catalyst activity and selectivity
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2023108611A1 (zh) * 2021-12-17 2023-06-22 华为技术有限公司 一种退火装置及退火方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
EP0669655A2 (en) * 1994-02-23 1995-08-30 Ramtron International Corporation Ferroelectric capacitor renewal method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057463A (en) 1990-02-28 1991-10-15 Sgs-Thomson Microelectronics, Inc. Thin oxide structure and method
US5166095A (en) 1990-12-14 1992-11-24 Samsung Semiconductor, Inc. Low contact resistance process
JP3119997B2 (ja) * 1994-06-21 2000-12-25 松下電子工業株式会社 半導体装置の製造方法
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
US6130103A (en) * 1998-04-17 2000-10-10 Symetrix Corporation Method for fabricating ferroelectric integrated circuits
US6165802A (en) * 1998-04-17 2000-12-26 Symetrix Corporation Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993012542A1 (en) * 1991-12-13 1993-06-24 Symetrix Corporation Layered superlattice material applications
EP0669655A2 (en) * 1994-02-23 1995-08-30 Ramtron International Corporation Ferroelectric capacitor renewal method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electron Devices Meeting, 1996., International 8-11 DEC. 1996 Pages 679-682 *
Technical digest of the international electron devices meeting 1994, pages337-340(1994.11.14) *

Also Published As

Publication number Publication date
US6322849B2 (en) 2001-11-27
WO2000030161A1 (en) 2000-05-25
CN1169194C (zh) 2004-09-29
TW434750B (en) 2001-05-16
US20010002273A1 (en) 2001-05-31
JP2002530862A (ja) 2002-09-17
EP1133787A1 (en) 2001-09-19
CN1326589A (zh) 2001-12-12
KR20010081004A (ko) 2001-08-25

Similar Documents

Publication Publication Date Title
KR100553230B1 (ko) 수소-손상 강유전성 필름의 불활성 가스 회복 어닐링
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
US6225656B1 (en) Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6570202B2 (en) Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
JPH11307733A (ja) 強誘電体集積回路の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee