KR100334353B1 - 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법 - Google Patents

수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법 Download PDF

Info

Publication number
KR100334353B1
KR100334353B1 KR1019990013724A KR19990013724A KR100334353B1 KR 100334353 B1 KR100334353 B1 KR 100334353B1 KR 1019990013724 A KR1019990013724 A KR 1019990013724A KR 19990013724 A KR19990013724 A KR 19990013724A KR 100334353 B1 KR100334353 B1 KR 100334353B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
hydrogen
oxygen
precursor
integrated circuit
Prior art date
Application number
KR1019990013724A
Other languages
English (en)
Other versions
KR19990083291A (ko
Inventor
쿠치아로조셉디.
후루야아키라
파즈드아라우조칼로스에이.
미야사카요이치
Original Assignee
래리 디. 맥밀란
시메트릭스 주식회사
쿄모토 나오키
엔이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 래리 디. 맥밀란, 시메트릭스 주식회사, 쿄모토 나오키, 엔이씨 주식회사 filed Critical 래리 디. 맥밀란
Publication of KR19990083291A publication Critical patent/KR19990083291A/ko
Application granted granted Critical
Publication of KR100334353B1 publication Critical patent/KR100334353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

적어도 2종의 금속을 함유하는 메탈옥사이드재료로 이루어진 강유전체소자(122)를 포함하는 집적회로가 형성된다. 산소리커버리어닐(oxygen-recovery anneal)은 20분 내지 2시간의 시간기간동안 300°내지 1000℃의 온도범위로 산소분위기에서 행해진다. 산소리커버리어닐은 수소저감의 효과를 역행하여 강유전특성을 복원한다. 산소리커버리어닐은 어닐링온도와 어닐링시간이 증가함에 따라 더욱 효과적이다. 바람직하게는 강유전체소자는 적층슈퍼격자화합물로 이루어진다. 적층슈퍼격자화합물이 스트론튬 비스무트 탄탈륨 니오베이트로 이루어지고 프리커서내에서 니오브/탄탈의 몰비가 약 0.4일 때, 강유전체특성의 수소저감은 최소화된다. 적층슈퍼격자화합물의 B사이트원소와 슈퍼격자생성기원소중에서 적어도 한 원소는 화합물의 평형한 화학양론식에 의해 나타내는 양을 초과하여 존재한다.

Description

수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법{METHOD OF FABRICATING FERROELECTRIC INTEGRATED CIRCUIT USING OXYGEN TO INHIBIT AND REPAIR HYDROGEN DEGRADATION}
본 발명은 수소노출로부터 야기되는 전자적 성질의 저하를 감소시키거나 제거하도록 강유전체 집적회로를 제조하는 방법에 관한 것이다.
강유전체화합물은 불휘발성 집적회로메모리에서 사용하기에 유리한 특성을 가진다. 밀러의 미국특허 제 5,046,043호에 개시된 바와 같이, 커패시터 등의 강유전체디바이스는, 높은 잔류분극, 양호한 보자계, 고피로내성 및 저누설전류 등의 소망의 전자특성을 가지는 경우, 불휘발성메모리로서 유용하다. PZT(lead titanate zirconate)와 PLZT(lanthanum lead titanate zirconate)등의 납함유 ABO3형 강유전체 산화물은 집적회로에서 실제사용하도록 연구되어 왔다. 와타나베의 미국특허 제 5,434,102호를 보자. 적층슈퍼격자화합물은, PZT 및 PLZT화합물의 특성보다 10배내의 범위로 우수한 강유전체 메모리에서의 특성을 나타낸다. 강유전체 메모리의 프로토타입은 적층슈퍼격자화합물로 성공적으로 이루어지나, ABO3형 산화물 또는 적층슈퍼격자재료화합물중 하나를 사용하여 소망의 전자특성을 가지는 메모리를 경제적으로 또한 대량으로 제조하는 제조공정은 아직 없다. 여러 이유중, 고품질의 강유전체 집적회로의 제조에 대해 경제적인 공업용 공정의 부족에 대한 한가지 이유는, 산소화합물이 수소어닐링동안 수소에 의해 감쇠되기 쉬운 것이다. 수소어닐링은 CMOS집적회로메모리제조 동안 일반적인 스텝이고, 몇몇 중요한강유전체 성질의 저하를 야기한다.
집적회로에서 전형적인 강유전체 메모리디바이스는, 보통 강유전체커패시터인 강유전체디바이스와 전기적으로 접속하는 메탈옥사이드 반도체 전계효과트랜지스터(MOSFET)와 반도체기판을 포함한다. 강유전체커패시터는, 전형적으로 백금을 함유하는 전극인, 제 1 또는 하부전극과 제 2 또는 상부전극 사이에 위치한 강유전체박막을 전형적으로 포함한다. 회로의 제조시, MOSFET은 실리콘기판내에 결함을 야기하는 조건으로 행해진다. 예를 들면, 제조공정은 보통 이온밀에칭과 플라즈마에칭 등의 고에너지스텝을 포함한다. 결함은 또한 비교적 고온, 종종 500°∼900℃의 범위에서 강유전체박막의 결정화에 대한 열처리시 발생한다. 그 결과, 수많은 결함이 MOSFET의 전자특성의 저하로 이끄는, 반도체실리콘기판의 단결정구조내에서 발생한다.
MOSFET/CMOS의 실리콘특성을 복원하기 위해, 제조공정은 전형적으로, 댕글링결합 등의 결함이 수소의 환원성질을 이용함으로써 제거되는, 수소어닐링스텝을 포함한다. 다양한 기술이 주위조건에서 H2가스열처리 등의 수소어닐링을 행하도록 개발되어 왔다. 종래, 수소처리는 350°와 550℃사이, 전형적으로 400℃근처에서 약 30분의 시간기간동안 행해졌다. 또한, 금속을 퇴적시키는 CVD공정, 실란 또는 TEOS소스로부터 실리콘디옥사이드의 성장 및 수소를 사용한 에칭공정 등의 종종 승온된 온도에서 집적회로를 수소에 노출하는 몇몇 다른 집적회로제조공정이 있다.
수소를 포함하는 공정시, 수소는 커패시터의 상부전극과 측면을 통하여 강유전체박막으로 확산하고, 강유전체재료내에 포함된 산화물을 환원시킨다. 흡수된 수소는 또한 메탈옥사이드를 환원시킴으로써 강유전체박막의 표면을 금속화한다. 이러한 효과의 결과로서, 커패시터의 전자특성은 저하된다. 이 문제는, 이들 산화화합물이 특히 복잡하고, 수소환원에 의해 저하되기 쉬우므로, 적층슈퍼격자화합물을 함유하는 강유전체메모리에서 심각하다.
도 1은 불휘발성 강유전체메모리셀을 나타내는, 본 발명의 방법에 의해 제조될 수 있는 집적회로의 일부분의 단면도
도 2는 도 5를 따르는, 본 발명에 의한 불휘발성 강유전체메모리디바이스를 제조하는 공정의 바람직한 실시예를 도시하는 흐름도
도 3은 본 발명에 따라 제조된 박막커패시터가 대폭 확대된 것을 도시하는 웨이퍼예의 상면도
도 4는 본 발명에 따라 제조된 박막커패시터 디바이스를 도시하는, 선(4-4)을 따라 취한 도 3의 일부의 단면도
도 5는 도 1을 따르는, 3가지의 다른 어닐링온도에서 어닐링된 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에서 어닐링시간의 함수로서 플롯된, 잔류분극 즉 5V에서의 2Pr의 그래프
도 6은 도 4를 따르는, 300℃에서 10분의 수소어닐링후 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에서 A/㎠단위의 전류밀도 대 인가전압의 그래프
도 7은 300℃에서 10분의 수소어닐링시간 후 800℃에서 1시간의 산소리커버리어닐링이 이어지는 스트론튬 비스무트 탄탈륨니오베이트 커패시터에서 A/㎠단위의 전류밀도 대 인가전압의 그래프
도 8은 프리커서내의 Nb/Ta 몰비가 변화함에 따라, 니오브의 화학양론식 아래첨자에 관하여 Nb농도의 함수로서 플롯된, 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 있어서 10V에서 측정된 수소어닐링전의 잔류분극, 2Pr의 그래프
도 9는 프리커서내의 Nb/Ta몰비가 변화함에 따라, 니오브의 화학양론식 아래첨자에 관하여 Nb농도의 함수로서 플롯된, 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 대해 수소어닐링전의 보자계, Ec의 그래프
도 10은 프리커서내의 Nb/Ta몰비가 변화함에 따라, 니오브의 화학양론식 아래첨자에 관하여 Nb농도의 함수로서 플롯된, 5V에서 측정된 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 있어서, 수소어닐링전의 A/㎠단위의 누설전류의 그래프
도 11은 니오브의 화학양론식 아래첨자에 관하여 표현된 상이한 Nb/Ta몰비를 가지는 프리커서로부터 이루어진 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 대해 200℃에서 수소어닐링시간의 함수로서 플롯된, 3V에서 측정된 정규화된 잔류분극, 2Pr/[2Pr(어닐링전)]의 그래프
도 12는 니오브의 화학양론식 아래첨자에 관하여 표현된 상이한 Nb/Ta몰비를 가지는 프리커서로부터 이루어진 다양한 스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 200℃에서 어닐링시간의 함수로서 플롯된, 3V에서의 정규화된 보자계, Ec/[Ec(어닐링전)]의 그래프
도 13은 니오브의 화학양론식 아래첨자에 관하여 표현된 상이한 Nb/Ta몰비를 가지는 프리커서로부터 이루어진 다양한 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 대해 200℃에서 어닐링시간의 함수로서 플롯된, 1V에서 측정된 누설전류의 그래프
<주요부분에 대한 설명>
102: 실리콘기판 104: 필드산화영역
106: 소스영역 108: 드레인영역
110: 게이트전극 112: 게이트절연층
113: MOSFET 114: 층간유전층(ILD)
114a, 128a: 개구 116: 점착층
118: 강유전체박막커패시터 120, 420: 하부전극
122, 422: 강유전체박막층 124, 424: 상부전극
126: 전기전도성 수소배리어층 128: 제 2층간유전층
130: 소스전극배선 132: 드레인전극배선
134: 상부전극배선 136: 하부전극배선
140: 웨이퍼 300: 기판
396, 398, 400: 박막커패시터 402: 실리콘결정기판
404: 실리콘디옥사이드층 416: 티탄점착층
본 발명은, 수소의 유해한 효과를 감소시키고 강유전체소자의 양호한 전자적성질을 보유하도록, 집적회로내의 강유전체소자를 제조하는 방법을 제공함으로써 상기 문제를 해결한다.
본 발명의 한 측면은 수소발생과 환원조건을 야기하는 제조스텝시에 환원되었던 강유전체소자내의 재산화 화합물에 산소리커버리어닐(oxygen-recovery anneal)을 행하는 것이다. 산소리커버리어닐은 전형적으로 300℃내지 1000℃의 온도범위에서 20분 내지 2시간의 시간기간동안 행해진다.
본 발명의 다른 측면은, 산소리커버리어닐이 내성분위기, 즉, 질소 등의 일반적인 가스분위기를 함유하는 산소가스혼합물에 의해 대기압에서 행해질 수 있는 것이다.
본 발명의 또다른 측면은 강유전체소자의 적어도 일부분상에 직접 수소배리어층을 형성하는 것이다.
바람직한 방법에서, 티탄 또는 실리콘의 질화물은 강유전체소자의 보호되는부분을 덮도록 형성되고 수소배리어로서 기능한다.
본 발명의 또다른 측면은, 적층슈퍼격자화합물을 함유하는 유전체박막을 형성하는 것이다.
본 발명의 또다른 측면은, 화학원소의 상대적인 량이 수소에 의한 전자적성질의 저하를 최소화하도록 선택되는 화학원소 비스무트, 스트론튬, 니오브 및 탄탈을 함유하는 적층슈퍼격자화합물을 가지는 강유전체소자를 형성하는 것이다.
본 발명의 또다른 측면은 적층슈퍼격자화합물이 스트론튬 비스무트 탄탈륨 니오베이트로 이루어진 강유전체박막을 형성하는 것이다.
본 발명의 또다른 측면은, 스트론튬 비스무트 탄탈륨 니오베이트로 이루어진 강유전체박막은 수소가 강유전체재료의 저하를 억제하도록 선택된 니오브 및 탄탈의 상대량을 함유하는 강유전체박막을 형성하는 것이다.
본 발명의 또다른 측면은, 평형한 화학식에 대응하는 양보다 40%까지 많은 과잉량내에 상기 금속중 적어도 1종이 존재하는 강유전체박막을 형성하는 것이다.
본 발명의 또다른 측면은, 스트론튬 비스무트 탄탈륨 니오베이트로 이루어진 강유전체박막은, 수소가 강유전체재료의 저하를 억제하도록, 비스무트 및 니오브로 이루어진 군으로부터의 금속중 적어도 1종의 과잉량을 함유하는 강유전체박막을 형성하는 것이다.
본 발명의 또다른 측면은 수소를 함유하는 공기내에서 350℃ 또는 그 이하의 온도에서 수소열처리를 30분이내의 시간기간동안 행하는 것으로, 상기 수소공기내에서 수소의 몰분률은 0.01 내지 50%인 것을 특징으로 한다.
본 발명의 또다른 측면은 상부전극, 강유전체박막 및 하부전극을 가지는 강유전체커패시터를 형성하는 것이다.
본 발명의 수많은 다른 특징, 목적 및 이점은 첨부도면과 결합해서 읽을 때 이하 설명으로부터 명백할 것이다.
바람직한 실시예의 상세설명
1. 개요
강유전체집적회로 디바이스를 나타내는 도 1, 3 및 4는 실제의 집적회로디바이스의 임의의 특징부의 실제 평면도 또는 단면도를 의미하지 않는 것으로 이해되어야 한다. 실제의 디바이스에서, 층은 규칙적이지 않고 두께는 상이한 비율을 가질수 있다. 실제의 디바이스에서 다양한 층은 종종 굴곡하고 중첩하는 에지를 가진다. 대신 도면은 본 발명의 공정과 구조를 가능한 다른것보다 더욱 명확하고 상세히 나타내도록 이용되는 이상적인 설명을 도시한다. 또한, 도면은 본 발명의 방법을 사용하여 제조될 수 있는 강유전체디바이스의 무수한 변형중 하나만을 나타낸다. 도 1은 강유전체커패시터와 전기적으로 접속하는 전계효과트랜지스터의 형태에서 스위치를 포함하는 강유전체메모리를 나타낸다. 그러나, 강유전체소자가 스위치소자내에 일체화되는 강유전체 FET메모리를 제조하는데 본 발명의 방법을 사용하는 것을 또한 생각할 수 있다. 이러한 강유전체 FET는 맥밀란의 미국특허 제 5,523,964호에 개시되어 있다. 마찬가지로, 본 발명의 방법을 사용하여 제조된 다른 집적회로는 재료의 다른 성분과 조성을 포함할 수 있다.
도 1에 바로 주목하면, 본 발명의 방법에 따라 제조될 수 있는 일례의 불휘발성 강유전체메모리셀의 단면도를 도시한다. MOSFET과 강유전체 커패시터소자를 포함하는 집적회로를 제조하는 일반적인 제조스텝은 요시모리의 미국특허 제 5,561,307호에 개시되어 있다. 일반적인 제조방법은 또한 다른 참증에 개시되어 왔다. 따라서, 도 1의 회로의 소자는 여기서 간단히 확인된다.
도 1에서, 필드산화영역(104)은 실리콘기판(102)의 표면위에 형성된다. 소스영역(106)과 드레인영역(108)은 실리콘기판(102)내에 서로 분리되어 형성된다. 게이트절연층(112)은 실리콘기판(102)위에 소스 및 드레인영역(106) 및 (108)사이에 형성된다. 또한, 게이트전극(110)은 게이트절연층(112)위에 형성된다. 이들 소스영역(106), 드레인영역(108), 게이트절연층(112) 및 게이트전극(110)은 함께 MOSFET(113)을 형성한다.
BPSG(붕소가 도핑된 포스포실리케이트 글래스)로 된 층간유전층(ILD)(114)은 기판(102)과 필드산화영역(104)위에 형성된다. 점착층(116)이 ILD(114)의 일부위에 형성된 다음, 강유전체박막커패시터(118)는 점착층(116)위에 형성된다. 점착층(116)은 예를 들면 티탄으로 되고, 전형적으로 200Å의 두께를 가진다.
강유전체커패시터(118)는, 실리콘, 갈륨 아세나이드 또는 다른 반도체, 또는 실리콘디옥사이드, 유리 또는 마그네슘옥사이드(MgO) 등의 절연체로 이루어지는 종래의 웨이퍼(140)위에 바람직하게 형성된다. 강유전체커패시터의 하부 및 상부전극은 종래 백금을 함유한다. 하부전극은 백금, 팔라듐, 은 및 금 등의 비산화 귀금속을 함유하는 것이 바람직하다. 귀금속에 부가하여, 알루미늄, 알루미늄합금, 알루미늄실리콘, 알리미늄니켈, 니켈합금, 구리합금 및 알루미늄구리 등의 금속이강유전체메모리의 전극에 대해 사용될 수 있다. 티탄 등의 점착층은 회로의 인접하여 하부에 있는 층 또는 상부에 놓인 층에 전극의 점착을 강화시킨다.
도 1에서, 강유전체커패시터(118)는, 백금으로 이루어지고 2000Å(옹스트롬)의 두께를 가지는 하부전극(120)과, 하부전극(120)위에 형성된 강유전체박막(122)과, 강유전체막(122)위에 형성되고 백금으로 이루어지고 2000Å의 두께를 가지는 상부전극(124)과, 바람직하게는 상부전극위에 형성되고 500∼2000Å의 두께를 가지는 전기전도성 수소배리어층(126)을 구비한다. 수소배리어층(126)은, 예를 들면 티타늄 니트라이드 또는 실리콘니트라이드의 단일막으로 이루어지거나, 또는 예를 들면 티타늄 하부막 다음에 티타늄막으로 이어지는 티타늄니트라이드의 막의 둘 또는 그이상의 막을 포함할 수 있다. 배리어층(12b)이 티타늄 니트라이드 등의 전기전도성 재료로 이루어지고, 전도소자로서 기능하면, 자기정렬(self-alignment)된다. 수소배리어층은 종래의 스퍼터링기술을 사용하여 퇴적될 수 있다. 강유전체박막(124)의 조성과 구조는 이하 더욱 상세히 설명된다.
NSG(도핑되지 않은 실리케이트 글래스)로 된 제 2층간유전층(ILD)(128)은 ILD(114)위에 형성된다. PSG(포스포실리케이트 글래스)막 또는 BPSG막은 또한 ILD(128)에 사용될 수 있다. 개구(114a)는 소스영역(16)과 게이트영역(18)을 노출하도록 ILD(114)와 ILD(128)를 통과하여 선택적으로 개방된다. 소스전극배선(130)과 드레인전극배선(132)은 개구(114a)를 채우도록 형성된다. 다른 개구(128a)는 전기전도성 수소배리어층(126)과 하부전극(120)을 노출하도록 ILD(128)를 통과하여 선택적으로 개방된다. 상부전극배선(134)과하부전극배선(136)은 이들 개구(128a)를 채우도록 형성된다. 드레인전극배선(132)은 상부전극배선(134)에 전기적으로 접속된다. 각각의 이들 배선(130),(132),(134) 및 (136)은 약 3000Å의 두께를 가지는 Al-Si로 이루어진다. 배리어층(126)이 비전도성이면, 배선층(134)이 상부전극(124)에 접속되도록 배리어층(126)의 적어도 일부를 제거하는 것이 필수적이다.
강유전체박막(122)의 조성은 티나네이트(예를 들면, BaTiO3, SrTiO3, PbTiO3(PT), PbZrTiO3(PZT)) 또는 니오베이트(예를 들면, KNbO3) 등의 AB03형 퍼로프스키트를 포함하나 이에 제한되지는 않는 적합한 강유전체재료의 군으로부터 선택될 수 있고, 바람직하게는 적층슈퍼격자화합물이다.
1996년 5월 21일에 발행된 미국 특허 제 5,519,234호는, 스트론튬 비스무트 탄탈레이트 등의 적층슈퍼격자화합물이 종래의 최상의 재료에 비해서 강유전체에 적용시 양호한 성질을 가지고 고유전상수 및 저누설전류를 가지는 것을 개시한다. 1995년 7월 18일에 발행된 미국특허 제 5,434,102호와 1995년 11월 21일에 발행된 미국특허 제 5,468,684호는 이들 재료를 실제의 집적회로내에 집적시키는 공정을 개시한다.
층으로 된 슈퍼격자재료는 일반적으로 이하의 식:
으로 요약될 수 있고, 여기서 A1, A2…Aj는 스트론튬, 칼슘, 바륨, 비스무트, 리드 및 다른 원소 등의 원소인 퍼로프스키트형 구조내의 A사이트원소를 나타내고; S1,S2,…Sk는 보통 비스무트이나, 이트륨, 스칸듐, 란탄, 안티몬, 크롬, 탈륨 및 다른 원소 등의 +3의 원자가를 가지는 재료이어도 되는 슈퍼격자생성기원소를 나타내고; B1, B2…Bl은 티탄, 탄탈, 해프늄, 텅스텐, 니오브, 지르코늄 및 다른 원소 등의 원소인 퍼로프스키트형 구조내의 B사이트 원소를 나타내고; Q는 일반적으로 산소이나, 또한 플루오르, 염소 등의 다른 원소 및 옥시플루오라이드, 옥시클로라이드 등의 이들 원소의 하이브리드이어도 되는 음이온을 나타낸다. 식(1)에서 위첨자는 각 원소의 원자가를 나타내고, 아래첨자는 1몰의 화합물내의 재료의 몰수, 또는 단위셀에 관하여 단위셀내의 원소의 평균원자수를 나타낸다. 즉, 식(1)은, 예를 들면 Sr.75Ba.25Bi2Ta2O9에서 평균 A사이트원소의 75%는 스트론튬원자가 점유하고 A사이트원소의 25%는 바륨원자가 점유하는, 재료를 통하여 단위셀이 변화하는 경우를 포함한다. 화합물내에 단 1종의 A사이트원소만이 있으면, 'A1'원소로 표현되고 w2…wj는 모두 0이다. 화합물내에 단 1종의 B사이트원소만이 있으면, 'B1'으로 표현되고, y2…yl은 모두 0이고, 슈퍼격자생성기원소에 대해서도 마찬가지이다. 보통의 경우는, 양쪽의 원소중 어느 하나와 슈퍼격자생성기가 복수의 원소를 가질 수 있는 경우를 본 발명이 포함하도록 의도되므로, 식(1)이 더욱 일반적인 형태로 쓰여졌으나, 1종의 A사이트원소, 1종의 슈퍼격자생성기원소 및 1종 또는 2종의 B사이트원소가 있는 경우이다. z의 값은 식:
로부터 구해진다. 식(1)은 1996년 5월 21일에 발행된 미국 특허 제 5,519,234호에 개시된 3가지의 스몰렌스키형 화합물을 모두 포함한다. 적층슈퍼격자재료로는 식(1)에 들어맞는 모든 재료를 포함하지는 않고, 이들이 구별되는 교호의 층을 가지는 결정구조로 자발적으로 형성되는 재료만을 포함한다.
용어 '기판'은 집적회로가 형성되는 하부에 놓인 웨이퍼(102)뿐만 아니라, 박막층이 퇴적되는 BPSG층(114)등의 임의의 물체를 의미할 수 있다. 본 개시에서, '기판'은 관심있는 층이 도포되는 물체를 의미한다. 예를 들면, (120)등의 하부전극에 대해 논의할 때, 기판은 전극(120)이 형성되는 층(116),(114)을 포함한다.
용어 '박막'은 집적회로분야에서 사용되는 바와 같이 여기서 사용된다. 일반적으로 두께에서 1마이크론 미만의 막을 의미한다. 여기에 개시된 박막은 모든 예에서 두께가 0.5마이크론 미만이다. 바람직하게는 강유전체박막(122)은 1000Å 내지 3000Å두께이고, 가장 바람직하게는 1200Å 내지 2500Å두께이다. 집적회로분야의 이들 박막은 집적회로분야에서 양립할 수 없는 완전히 다른 공정에 의해 형성된 거시적인 커패시터분야의 적층커패시터와 혼동되어서는 안된다.
여기서 용어 '화학양론'은 적층슈퍼격자재료 등의 재료의 고체막 또는 재료를 형성하는 프리커서 양쪽에 적용될 수 있다. 고체박막에 적용되는 경우, 최종의 고체박막내의 각 원소의 실제의 상대적인 양을 나타내는 식을 칭한다. 프리커서에 적용되는 경우, 프리커서 내의 금속의 몰분률을 나타낸다. '평행한' 화학양론식은, 실제의 용도에서는 실온에서 항상 결정내에 몇몇 결함을 가질 것이나, 점유되는 결정격자의 양사이트에 의해 각 원소가 재료의 완전한 결정구조를 형성하는데에만 충분한 식이다. 예를 들면, SrBi2TaNbO9과 SrBi2Ta1.44Nb0.56O9양자는 평형한 화학양론식이다. 반대로, 스트론튬, 비스무트, 탄탈 및 니오브의 몰분률이 각각 1, 2.18, 1.44 및 0.56인 스트론튬 비스무트 탄탈륨 니오베이트에 대한 프리커서는, 완전한 결정재료를 형성하는데 필요한 양을 넘어서 과잉비스무트를 함유하므로, 여기서 평형하지 않은 '화학양론'식 SrBi2.18Ta1.44Nb0.56O9으로 표현된다. 본 개시에서 금속성 원소의 '과잉'량은, 모든 원소사이트가 점유되고 남은 금속의 양은 없는 상태의 소망하는 재료를 형성하기 위해 존재하는 다른 금속과 결합하는데 요구되는 것보다 많은 양을 의미한다. 그러나, 이 분야에서 공지된 바와 같이, 비스무트옥사이드는 휘발성이 높고 본 발명에 의해 전자디바이스를 제조하는데 상당한 열이 사용되므로, 본 발명의 공정에 의해 제조된 고체강유전체층(122),(422)내의 비스무트의 몰분률은 일반적으로 프리커서에 대한 화학양론식내의 몰분률보다 적다. 그러나, 본 발명의 공정에 의해 제조된 강유전체층(122),(442)내의 스트론튬, 탄탈 및 니오브의 몰분률은 프리커서에 대한 화학양론식내에 주어진 몰분률과 매우 가깝거나 동일할 것이다. 와타나베씨등에게 발행된 미국 특허 제 5,434,102호를 보기 바란다.
본 발명의 특징은, 과잉금속을 가지는 프리커서로부터 제조된 최종의 적층슈퍼격자화합물은, 평형한 화학양론식에 대응하는 금속의 양을 함유하는 프리커서로부터 제조된 재료보다 수소에 의한 저하에 대한 내성이 더욱 있는 것이다. 예를 들면, 프리커서내의 비스무트와 니오브 등의 적어도 1종의 금속, 그 이상, 또는 평형식내에 존재하는 양에 첨가되는 양은 수소저감을 방지한다. 관계된 특징은 적층슈퍼격자재료내의 니오브 등의 B사이트 원소의 과잉량은 수소에 노출함으로써 전자적성질의 저하를 방지하는데 효과적이라는 것이다.
도 5를 따르는 도 2의 다이어그램은 강유전체메모리를 제조하기 위해 본 발명에서 사용되는 제조스텝의 흐름시트이다. 스텝 212에서, 스위치가 스텝 214에서 형성되는 반도체기판이 제조된다. 스위치는 전형적으로 MOSFET이다. 스텝216에서, 절연층은 형성된 강유전체소자로부터 스위칭소자를 분리하기 위해 형성된다. 스텝 218에서, 하부전극이 형성된다. 바람직하게는, 전극은 백금으로 이루어지고 약 2000Å의 두께를 가지는 층을 형성하기 위해 스퍼터퇴적된다. 바람직한 방법에서, 약 200Å의 티탄 또는 티타늄니트라이드로 이루어진 점착층은 전극을 퇴적하기 전의 이 스텝에서 형성된다. 강유전체박막은 스텝 222에서 하부전극에 도포된다. 바람직한 방법에서, 강유전체박막은 적층슈퍼격자화합물을 함유한다. 강유전체박막은 미국 특허 제 5,546,945호에 개시된 스핀코팅이나 미스트형상퇴적방법등의 액체퇴적기술을 사용하여 도포되는 것이 바람직하다. 가장 바람직한 실시예에서, 스핀온기술은 박막을 형성하는데 사용된다. 스텝 220에서, 소망의 강유전체박막을 형성할 적층슈퍼격자화합물의 화학적 프리커서는 제조된다. 보통, 최종의 프리커서용액은 화학적 프리커서화합물을 함유하는 공업적으로 유용한 용액으로부터 제조된다. 바람직한 방법은, 탄탈에 대한 니오브의 몰비, Nb/Ta가 약 0.4인 식 SrBi2.18Ta1.44Nb0.56O9에 대략 대응하는 원소 스트론튬, 비스무트, 탄탈 및 니오브의 상대몰분률을 함유하는 프리커서용액을 사용한다. 바람직하게는 공업적 용액내에 공급되는 다양한 프리커서의 농도는 특정한 제조 또는 동작조건을 수용하기 위해 스텝 220에서 조절된다. 예를들면, 적층슈퍼격자박막에 대한 공업적용액내의 다양한 원소의 화학양론량은 SrBi2.18Ta1.44Nb0.56O9일 수 있다. 그러나, 종종 수소어닐링저감으로부터 강유전체화합물을 보호할 여분의 산화물을 생성하기 위해 이 용액에 여분의 니오브 또는 비스무트를 첨가하는 것이 바람직하다. 도포스텝 222는, 바람직하게 건조스텝을 포함하는 처리스텝 224와 급속열공정 등의 승온된 온도에서 결정화 서브스텝으로 바람직하게 이어지고, 도포스텝 222동안이나 후에 자외선조사에 의한 처리를 포함할 수도 있다. 예를 들면, 전형적인 스핀온공정에서, 프리커서의 피막은 도포되어 건조될 수 있다. 다음에 또다른 프리커서 피막은 도포되어 건조될 수 있다. 도포 및 처리스텝(222),(224)은 몇번 반복될 수 있다. 다음에 처리된 막은 결과의 강유전체박막을 형성하기 위해 스텝 226에서 산소내에서 어닐링된다. 스텝 222 내지 226에 후속하여, 상부전극이 스텝 228에서 형성된다. 스텝 228과 다른 스텝은 이온밀링과 애싱 등의 서브스텝을 포함한다. 바람직한 방법에서, 수소배리어층은 적어도 커패시터의 상부전극을 덮도록 스텝 230에서 형성된다. 전형적으로, 수소배리어층은 티타늄니트라이드이고, 강유전체내로 수소의 확산을 방지하며 또한 전기전도성이다. 대부분의 경우, 강유전체층 아래의 층은 강유전체로의 수소의 확산을 방지할 만큼 충분히 두꺼우므로, 가장 중요한 수소층은 강유전체박막의 바로위에 층들중 하나로 퇴적되는 배리어이다. '바로위'는 도 1과 도 4에서 수직방향으로 강유전체층 위를 의미한다. 이 용어는 배리어층이 강유전체층과 직접 접촉하는 것을 의미하지는 않는다. 배리어층은 강유전체층과 접촉해도 되고 접촉하지 않아도 된다. 강유전체층의 일부분 바로위에 있는 한, 이 부분이 수소확산을 방지할 것이다. 또한, 배리어층의 스퍼터퇴적시에 스퍼터공기에 적은 양의 O2가스를 포함함으로써 배리어층에 적은 양의 산소를 첨가하는 것이 소망된다. 배리어층내에 형성하는 결과의 산화물은, 다양한 제조공정스텝에 존재할 수 있는 수소와 반응함으로써, 메모리디바이스내의 강유전체화합물을 보호한다. 스텝 232에서, 작업물품의 수소어닐은, 강유전체화합물의 수소저감을 최소화하기 위해 또한 산화에 의해 실리콘기판 내에 야기되는 결함을 만족스럽게 제거하기 위해, 선택된 온도와 어닐시간에서 행해진다. 수소어닐스텝은 수소플라즈마어닐링등의 다른 대안보다 복잡하지 않기 때문에 H2가스의 주위분위기에서 행하는 것이 바람직하다. 스텝 234에서, 본 발명의 산소리커버리어닐은, 수소화 또는 환원조건을 야기하는 수소어닐링 및 다른 공정스텝의 결과로서 저하되었던 강유전체소자의 전자적 성질을 보유하도록 행해진다. 회로는 스텝 236에서 완성되고, 예를 들면 ILD의 퇴적, 패터닝과 밀링 및 배선층의 퇴적의 복수의 서브스텝을 포함할 수 있다.
300°내지 1000℃의 온도범위에서 20분내지 2시간의 시간기간동안 행해진 산소가스 리커버리어닐은, 강유전체소자내의 화합물을 재산화함으로써, 강유전체소자내의 수소환원에 의해 야기되는 전자적성질의 저하를 효과적으로 역행한다. 그럼에도 불구하고, 산소리커버리어닐의 목적, 즉, 강유전체소자 및 다른 소자내의 수소손실의 복원은 본 발명의 산소리커버리어닐스텝을 사용하여 항상 달성할 수 있는 것은 아니다. 이러한 이유로, 본 발명의 방법은 메모리디바이스를 수소로부터의 손상으로부터 보호하기 위해 다양한 스텝의 사용을 의도한다. 이들 스텝은 산소리커버리어닐스텝과 결합하여 사용될 수 있다.
산소리커버리어닐의 유리한 효과는, 산소어닐온도가 증가하고 어닐링기간이 증가함에 따라, 일반적으로 증가한다. 바람직하게는, 집적회로의 산소리커버리어닐은 약 800℃의 온도에서 약 1시간의 시간기간동안 O2가스공기의 주위조건하에서 행해진다.
본 발명의 산소리커버리어닐은, 강유전체박막이 일반식 SrBi2.18Ta2-xNbx, 여기서 0≤x≤2에 대략 대응하는 조성을 가지는 프리커서로 이루어진 Bi-적층슈퍼격자재료를 함유하는 불휘발성 강유전체커패시터의 전자특성을 보호하는데 효과적이다. 실험은, 프리커서내의 몰비 Nb/Ta가 약 0.4인 일반화학양론식 SrBi2.18Ta1.44Nb0.56O9에 대략 대응하는 조성을 가지는 프리커서용액으로부터 이루어진 적층슈퍼격자화합물 내의 소망의 강유전체성질을 보유하는데 산소리커버리처리가 효과적임을 나타냈다. 실험은 또한, 식 SrBi2.18Ta1.44Nb0.56O9에 대응하는 상대량을 초과하여 프리커서에 비스무트 또는 니오브를 첨가하는 것은, 소망의 전자특성을 수소저감으로부터 보호하는데 효과적이다. 본 발명의 바람직한 방법은 적어도 상부전극이 바람직하게는 티타늄니트라이드를 함유하는 수소배리어층으로 덮히도록 강유전체커패시터를 구비한다.
도 3은 본 발명에 따라 기판(300)위에 제조된 박막커패시터(396),(398) 및 (400)가 대폭 확대되어 도시된 웨이퍼 예의 상면도이다. 도 4는 본 발명에 따라 제조된 박막커패시터디바이스를 도시하는, 선(4-4)을 따라 취한 도 3의 단면의 일부이다. 실리콘디옥사이드층(404)은 실리콘결정기판(402)위에 형성된다. 티탄점착층(416)은 실리콘디옥사이드층(404)위에 형성된다. 다음에 백금으로 된 하부전극(420)은 점착층(416)위에 스퍼터퇴적된다. 층(422)은 강유전체박막이고, 층(424)은 백금으로 된 상부전극을 나타낸다.
실시예 1
스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 전자적 성질은 200°, 250°및 300℃의 온도에서 10, 30 및 60분 동안 H2가스로 어닐링전과 후에 조사되었다. 다음에 커패시터는 200°, 300°,400° 및 800℃에서 1시간동안 산소리커버리어닐로 처리된 다음, 전자적성질이 다시 측정되었다.
커패시터는 Hughes Aircraft Company로부터 시판의 스트론튬 비스무트 탄탈륨 니오베이트 프리커서용액, 제품번호 HAC10475-47로부터 제조되었다. 용액은 화학양론식 SrBi2.18Ta1.44O9에 대응하는 화학프리커서의 양을 함유했다. 따라서, 프리커서내의 탄탈륨에 대한 니오브의 몰비, Nb/Ta는 약 0.4이었다. 이 예에서 0.2몰/ℓ의 프리커서용액은 탄탈륨 2-에틸헥사노에이트, 비스무트 2-에틸헥사노에이트, 스트론튬 2-에틸헥사노에이트, 니오브 2-에틸헥사노에이트, 2-에틸헥사노에이트 및 크실렌을 함유했다. 적층슈퍼격자화합물을 함유하는 강유전체커패시터는 와타나베의 미국 특허 제 5,434,102호에 개시된 방법에 따라 프리커서용액으로부터 일반적으로 형성되었다.
일련의 P형 100 Si웨이퍼기판(402)은 실리콘디옥사이드(404)의 층을 형성하기 위해 산화되었다. 200Å두께의 티탄점착층(416)이 기판위에 스퍼터된 다음에, 3000Å두께의 하부백금전극(420)이 점착층(416)위에 스퍼터퇴적되었다. 이들은 650℃에서 02내에서 30분 어닐되었고, 저진공내에서 180℃에서 30분 탈수되었다. 스트론튬 비스무트 탄탈륨 니오베이트 화합물의 0.2몰 용액의 스핀코트는 1500rpm에서 30초동안 하부전극(420)위에 퇴적되었다. 이것은 160℃에서 1분동안 탈수되었고, 4분동안 260℃로 증가되었다. 스핀코트와 탈수스텝의 순서는 반복되었다. 강유전체코팅은 급속열어닐링(RTA 725℃ 30초, 100℃/sec)을 사용하여 결정화되었다. 이들 스텝은 2100±150Å의 두께를 가지는 강유전체박막(422)을 형성한다. 웨이퍼와 퇴적층은 800℃에서 60분동안 제 1어닐이 행해졌다. 백금은 2000Å두께를 가지는 상부전극층(424)을 형성하도록 스퍼터퇴적되어 PR처리로 이어졌다. 백금과 스트론튬 비스무트 탄탈륨 니오베이트층은 커패시터를 형성하도록 밀된 다음에, 애싱이 행해졌고, 800℃에서 30분동안 제 2의 O2어닐로 이어졌다.
커패시터가 수소가스내에서 어닐되기 전에, 각각 7854㎛2의 면적을 가지는 5개의 커패시터의 전자적 성질이 측정되었다. 커패시터내의 누설전류는 5V에서 약10-7A/㎠이었다. 5V에서 측정된 잔류분극(2Pr)은 약 23μC/㎠이었다.
다음에 수소어닐링은 200°, 250° 및 300℃에서 10, 30 및 60분동안 주위조건하의 H2-N2(H21%)혼합물에서 커패시터위에 행해졌다.
도 1을 따르는 도 5는 200°, 250°및 300℃에서 어닐되는 커패시터의 어닐링시간의 함수로서 5V에서 잔류분극, 2Pr의 그래프이다. 도 5는 최저온도, 200℃ 및 최단기간, 10분에서 수소열처리의 결과 최저의 2Pr값의 저하를 도시한다. 200℃에서 10분동안 어닐된 시료의 전류밀도는, 어닐링전의 값과 등가이고 메모리디바이스에 사용하기에 만족스러운, 5V에서 약 10-7A/㎠이었다. 그러나, 다른 시료에서의 누설전류는 만족스럽지 않게 높았다. 예를 들면, 도 4를 따르는 도 6을 보자.
산소어닐링은 상기 설명한 바와 같이 수소열처리된 커패시터시료위에 행해졌다. 시료는 200°, 300°, 400°및 500℃의 온도에서 1시간동안, 5ℓ/m의 흐름속도의 O2가스내에서 어닐되었다. 측정은 각 실험조건에 대해 3가지 시료에 관해 행해졌다. 잔류분극과 보자계는 5V에서 측정되었고, 전류밀도는 0과 10V사이에서 측정되었다. 산소리커버리어닐링이 800℃에서 행해진 시료에서, 스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 전자적 성질은 수소처리에 의해 초기에 야기된 저하로부터 실제로 완전히 복원되었다. 200°, 300° 및 400℃에서 산소내에서 어닐된 시료의 전자적 성질은 부분적으로 복원되었음을 나타냈다.
실시예 2
티타늄 니트라이드로 이루어진 수소배리어를 가지는 스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 상부전극을 덮는 것의 효과가 조사되었다. 400℃에서 10분 및 60분동안 수소어닐링한 후, 산소리커버리어닐이 400℃에서 1시간동안 행해졌다.
스트론튬 비스무트 탄탈륨 니오베이트 커패시터는 예 1에서 사용된 순서에 의해 Hughes Aircraft Company로부터 얻어진 프리커서용액, HAC10709-30으로부터 다시 제조되었다. 용액은 화학양론식 SrBi2.18Ta1.44Nb0.56O9에 대응하는 화학프리커서의 양을 함유했다. 따라서, 프리커서내의 탄탈에 대한 니오브의 몰비, Nb/Ta는 약 0.4이었다. 커패시터는 7845㎛2의 면적을 가졌다. 다음에, 티타늄니트라이드의 박막은 다양한 퇴적조건에서 스트론튬 비스무트 탄탈륨 니오베이트 커패시터위에 약 1800Å두께로 스퍼터퇴적되었다. 티타늄 니트라이드막은, 질소스퍼터가스를 가지는 티타늄 스퍼터타겟을 사용하여 13mTorr의 가스압력 또한 160, 215, 280 및 350W전력, 베이스압력 5×10-7Torr에서 1시간의 스퍼터시간동안 커패시터의 상부전극위에 퇴적되었다. 수소저감에 대해 스트론튬 비스무트 탄탈륨 니오베이트 커패시터를 보호하는데 가장 효과적인 티타늄 니트라이드막은 최고의 밀도를 가지는 막 즉, 280W에서 제조된 막이었다. 이들 막은 4.89그램 퍼 입방센티미터(g/㎤)의 밀도와, 약 0.76밀리옴 센티미터(mΩ㎝)의 전기저항을 가졌다. 오거 전자스펙트럼사진은 티타늄 니트라이드의 퇴적막내에 15퍼센트(15%)이상의 산소가 존재함을 나타냈다. 커패시터의 측면은 배리어층으로 피복되지 않았다.
커패시터내의 잔류분극, 2Pr은 수소어닐링전에 5V에서 약 26마이크로쿨롬퍼 제곱센티미터(μC/㎠)로 측정되었다. 커패시터는 40℃에서 10분과 60분동안 4ℓ/m의 흐름속도를 가지는 주위 H2-N2(H25%)혼합물내에서 수소어닐되었다. 티타늄 니트라이드막은 60℃에서 NH4OH:H2O2:H2O(1:3:1)의 용액에 의해 제거되었고, 커패시터의 전자적 성질은 측정되었다. 다음에, 산소리커버리어닐링은 400℃에서 1시간동안 4ℓ/m의 O2흐름속도로 산소분위기내에서 행해졌다. 전자적성질은 다시 측정되어, 값이 앞의 측정과 비교되었다.
티타늄 니트라이드 배리어층이 없는 커패시터에서, 2Pr값은 수소어닐링의 결과로서 약 8μC/㎠로 약 70% 감소되었다. 280W로 스퍼터된 티타늄 니트라이드 배리어층을 가지는 커패시터에서, 2Pr값은 400℃에서 10분동안 수소어닐링후 약 18μC/㎠로 약 25%만 감소되었다. 산소리커버리어닐후, 2Pr값은 약 23μC/㎠, 즉, 수소어닐링전의 값보다 단지 약 10%적은 값으로 복원되었다. 티타늄 니트라이드층이 280W에서 스퍼터된 커패시터의 누설전류는 수소어닐링후 및 산소어닐링후 측정되었다. 5V에서 측정된 누설전류는 400℃에서 10분동안 수소어닐링후 약 10-2A/㎠이었다. 그러나, 산소리커버리어닐후, 값은 약 10-6A/㎠로 증가했다.
이들 결과는 본 발명 방법으로 질화수소배리어층을 형성하는 이점을 나타낸다.
실시예 3
스트론튬 비스무트 탄탈륨 니오베이트 프리커서용액내의 몰비 Nb/Ta는 200℃에서 10, 30 및 60분동안 H2가스어닐링 전과 후 커패시터의 전자적 성질에 관한 몰비의 효과를 조사하기 위해 변화되었다. Kojundo Chemical Corporation에 의해 제조된 스트론튬 비스무트 탄탈레이트 및 스트론튬 비스무트 니오베이트 프리커서용액은 최종의 프리커서를 형성하기 위해 혼합되었다. 이들의 각각의 제품번호는 34611F 및 950234이었다. 용액은 최종 프리커서용액내에 특정한 화학양론적 조성 및 Nb/Ta몰비를 형성하기 위해 표 1에 나타낸 바와 같이 혼합되었다. 커패시터는 예 1의 공정을 사용해서 제조되었다.
측정은 각 실험조건에 대해 3가지 시료에 관해 행해졌다. 각각의 커패시터는 7845㎛2의 면적을 가졌다. 표 1의 조성을 가지는 프리커서로부터 이루어진 커패시터의 전자적 성질의 값은 H2어닐링전에 행해졌고, 도 8 내지 10의 그래프내에 플롯되었다. 도 8은, 프리커서내의 Nb/Ta비가 변화함에 따라, 니오브의 화학양론식 아래첨자에 관하여 니오브농도의 함수로서 플롯된, 스트론튬 비스무트 탄탈륨 니오베이트 커패시터에 있어서 10V에서 측정된 마이크로쿨롬 퍼 제곱센티미터(μC/㎠)단위의 잔류분극의 그래프이다. Nb=1 근처에서 최대 2Pr값을 나타낸다. 그럼에도 불구하고, Nb=2에서 2Pr값은 도 9에 도시된 바와 같이, 고 Nb값에서 보자계의 큰 증가때문에, 문제가 된다. 도 9는, 프리커서내의 Nb/Ta비가 변화함에 따라 니오브의 화학양론식 아래첨자에 관하여 니오브농도의 함수로서 플롯된, 킬로볼트 퍼 센티미터(㎸/㎝)단위의 보자계, Ec의 그래프를 나타낸다. 도 9는 Nb농도에 따라 Ec가 상당히 증가함을 나타낸다. 도 10은, 프리커서내의 Nb/Ta비가 변화함에 따라 니오브의 화학양론식 아래첨자에 관하여 니오브농도의 함수로서 플롯된, 5V에서 측정된 암페어 퍼 제곱센티미터(A/㎠)단위의 누설전류의 그래프이다. 도 10은 Nb=0.56 근처에서 최소누설전류를 나타낸다. Nb≥1.6을 가지는 시료에서의 누설전류는 대부분의 회로적용에 대해 지나치게 크다.
H2어닐링의 효과는 도 11 내지 도 13에 도시되어 있다. 시료는 200℃에서 10, 30 및 60분동안 H2(5%)-N2분위기에서 어닐되었다. 도 11은, 200℃에서 수소어닐링시간의 함수로서 플롯된, 3V에서 측정된 정규화된 잔류분극, 2Pr/[2Pr(어닐전)]의 그래프이다. 10분간 어닐된 Nb≥0.56을 가지는 시료에서,2Pr값은 약 45%감소했다. 감소는 Nb=0을 가지는 시료와 10분보다 길게 어닐된 모든 시료에서 더욱 컸다. 예를 들면, 잔류분극의 감소는 10분간 어닐된 Nb=0을 가지는 시료에서 약 60%이었다. 감소는 30 또는 60분동안 어닐된 모든 시료에서 거의 완전했다. 도 12는 200℃에서 수소어닐링시간의 함수로서 플롯된, 3V에서 정규화된 보자계, Ec/Ec(어닐전)의 그래프이다. 강유전체프리커서내의 니오브의 존재는 Ec값의 저하를 방지함을 나타낸다. 도 13은, 니오브의 화학양론식 아래첨자로 나타낸, 상이한 Nb/Ta비를 가지는 프리커서로부터 이루어진 커패시터에서 수소어닐링시간의 함수로서 플롯된, 1V에서 측정된 누설전류의 그래프이다. Nb=0 및 Nb=0.56에 대한 누설전류는 많은 회로적용에 대해 만족스러운 값인 약 10-7A/㎠이다. Nb≥1.0인 커패시터의 누설전류는 모든 적용은 아니나 많은 적용에 대해서 너무 높다.
다양한 데이터의 비교는 스트론튬 비스무트 탄탈륨 니오베이트 커패시터의 전자적 성질을 최대화하기 위한 가장 양호한 프리커서 Nb농도는 Ta=1.44인 때 약 Nb=0.56이고, 이것은 약 0.4의 Nb/Ta몰비에 대응한다.
다른 실험의 결과는, 부가의 Bi 또는 Nb가 수소어닐링에 의한 저하에 대해 스트론튬 비스무트 탄탈륨 니오베이트 커패시터를 보호함을 나타낸다. 평행한 화학양론식에 대응하는 양을 초과하여 40%까지 달하는 것으로 생각된다. 이들 여분의 양은 부가의 산화물을 형성하고, 이들은 그렇지 않으면 스트론튬 비스무트 탄탈륨 니오베이트 산화물을 감소시킬 수소를 소모함으로써, 수소저감을 억제할 수 있다. 더욱 긴 시간에서 어닐된 커패시터내의 높은 누설은 수소에 의해 소모되는 부가의 산화물에 의해 야기되는 것으로 보인다. 수소어닐링에 의한 산화물의 환원에 관해서, 부가의 산화물은 강유전체커패시터내에 기본금속을 형성한다. 다음에 전도성금속은 누설통로로서 기능한다. 이것은, 바람직한 제조공정에, 금속의 메탈옥사이드 형성에서 상당한 수소를 '제거하는'데는 충분하나, 수소에 의해 환원되는 경우 누설통로를 형성하는 데는 충분하지 않은, 과잉금속을 사용할 것을 시사한다. 본 발명의 산소리커버리어닐의 성과는 절연층을 형성하기 위한 금속의 재산화이다.
티탄, 탄탈, 해프늄, 터으텐 및 지르코늄 등의 다른 B사이트재료를 가지는 예비결과는, 다른 B사이트재료의 과잉량이 또한 수소에 노출함으로써 야기되는 저하를 방지함을 나타낸다.
상기 설명한 바와 같이, 본 발명의 주된 특징은, 수소공정스텝후 산소리커버리어닐을 행함으로써 수소저감의 유해한 영향을 역행하고 강유전체재료의 소망의 전자적 성질을 복원하는 것이다. 몇몇 집적회로디바이스에 대해서, 산소리커버리어닐은 양호한 결과를 얻는데 충분할 것이다. 그러나, 다른 경우에, 양호한 전자적 성질을 가지는 강유전체디바이스를 얻기 위해, 부가의 수단을 이용하는 것이 필수적이다. 예를 들면, 수소저감은, 350℃이하의 온도에서 또한 30분미만의 시간동안의 노출을 포함하는, 수소에 노출을 제한함으로서 억제될 수 있다. 수소처리동안 수소배리어의 사용은 또한 수소저감에 대해 소망의 전자적성질을 보호하는데 효과적이다. 상기 예 3에 도시된 바와 같이, 수소저감은 강유전체디바이스로 이루어진 원소의 상대적인 양을 선택적으로 선택함으로써 최소화될 수 있다. 유사하게, 양호한 강유전체성질은 과잉의 비스무트옥사이드 및/또는 과잉의 니오브옥사이드 등의 과잉의 메탈옥사이드의 선택적으로 선택된 양을 가지는 프리커서를 사용함으로써 얻어질 수 있다. 또한, 강유전체층의 제조에 부속하여 놓여진 절연층등의, 강유전체층에 부속하여 놓여진 집적회로층 내의 부가의 산소의 사용은, 상기 수단중 단독으로 또는 수단중 하나 또는 그 이상과 결합하여 효과적으로 사용될 수 있고, 여기서 산소는 부속하는 수소처리동안 수소에 대한 게터로서 기능한다. 이 방법에서, 본 발명은, 집적회로의 다른 부분을 생성하고 완성하는데 필수적인, 수소로의 거의 어떤 노출과도 결합하여 강유전체소자의 저하를 방지할 수 있는 공정 및/또는 구조를 제공한다.
수소에 노출을 허용하고 또한 양호한 전기적성질을 가지는 강유전체디바이스를 결과로 하는 강유전체집적회로를 제조하는 방법 및 구조에 대해 설명했다. 도면에 도시되고 이 명세서내에 설명된 특정한 실시예는 예로 들기위한 것이고, 이하 청구범위에 설명될 본 발명을 제한하는 것으로 해석되어서는 안된다. 또한, 본 발명의 개념으로부터 벗어남이 없이, 이 분야에 숙련된 자에게는 설명된 특정한 실시예의 무수한 이용과 변형을 행할 수 있음은 명백하다. 예를 들면, 집적회로의 산소리커버리어닐은 강유전체메모리디바이스를 제조하는 공정의 중요한 부분으로서 인식되어 왔음을 알게되고, 이 방법은 설명된 방법에 관한 변형을 제공하는 다른 공정과 결합될 수 있다. 또한, 몇몇 예에서 재이용될 스텝은 상이한 순서로 행해짐은 명백하다. 또는 등가의 구조 및 공정은 설명한 다양한 구조 및 공정을 대신할 수도 있다. 따라서, 본 발명은, 각각의 또한 모든 새로운 특징과, 특징의 새로운 조합을 포함하는 것으로서 해석된다.

Claims (6)

  1. 스트론튬, 칼슘, 바륨, 비스무트, 리드, 이트륨, 스칸듐, 란탄, 안티몬, 크롬, 탈륨, 티타늄, 탄탈, 해프늄, 텅스텐, 니오브 및 지르코늄 등의 금속 중에서 하나이상의 금속을 함유하는 적층슈퍼격자재료의 박막을 포함하는 집적회로부분을 형성하는 스텝과; 산소리커버리어닐(oxygen-recovery anneal)을 행하는 스텝으로 이루어진 집적회로의 제조방법에 있어서, 300℃ 내지 1000℃범위내의 온도에서 20분 내지 2시간의 시간기간동안 산소가스를 함유하는 대기중에서 상기 산소리커버리어닐을 행하는 것을 특징으로 하는 집적회로의 제조방법.
  2. 제 1항에 있어서, 상기 집적회로부분을 형성하는 스텝은, 상기 적층슈퍼격자재료를 형성하기 위해 기판(120)과 프리커서를 제조하는 스텝과; 상기 기판(120)에 상기 프리커서를 도포하는 스텝과; 상기 적층슈퍼격자재료의 상기 박막(122)을 형성하기 위해 상기 프리커서를 처리하는 스텝으로 이루어진 것을 특징으로 하는 집적회로의 제조방법.
  3. 삭제
  4. 제 2항에 있어서, 상기 프리커서는, 화학원소 스트론튬과, 화학원소 비스무트와, 탄탈과 니오브로 이루어진 그룹으로부터 선택된 금속을 함유하는 것을 특징으로 하는 집적회로의 제조방법.
  5. 제 1항, 제 2항, 제 4항중 어느 한 항에 있어서, 350℃미만의 온도에서 30분이하의 시간기간동안 수소를 함유하는 대기중에서 상기 집적회로를 가열하는 스텝을 부가하여 구비하고, 상기 가열하는 스텝은 상기 산소리커버리어닐을 행하기 전에 행해지고, 상기 수소는 상기 대기의 부피에 대해 0.01 내지 50%를 포함하는 것을 특징으로 하는 집적회로의 제조방법.
  6. 제 2항, 제 4항, 제 5항 중 어느 한 항에 있어서, 상기 프리커서는, 상기 적층슈퍼격자재료의 평형한 화학양론식에서의 원소의 양보다 0% 내지 40%사이의 범위만큼 큰 양에 대응하는 상기 원소의 과잉량을 함유하고, 상기 원소는 B사이트원소와 슈퍼격자 생성기원소로 이루어진 군으로부터 선택된 원소인 것을 특징으로 하는 집적회로의 제조방법.
KR1019990013724A 1998-04-17 1999-04-17 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법 KR100334353B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98/062,258 1998-04-17
US09/062,258 US6165802A (en) 1998-04-17 1998-04-17 Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation

Publications (2)

Publication Number Publication Date
KR19990083291A KR19990083291A (ko) 1999-11-25
KR100334353B1 true KR100334353B1 (ko) 2002-04-25

Family

ID=22041281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990013724A KR100334353B1 (ko) 1998-04-17 1999-04-17 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법

Country Status (5)

Country Link
US (1) US6165802A (ko)
EP (1) EP0951059A3 (ko)
JP (1) JP3190896B2 (ko)
KR (1) KR100334353B1 (ko)
CN (1) CN1236986A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US6952029B1 (en) * 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
US6964873B2 (en) * 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
US6300202B1 (en) * 2000-05-18 2001-10-09 Motorola Inc. Selective removal of a metal oxide dielectric
IT1318279B1 (it) 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP2002100740A (ja) * 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
KR100500938B1 (ko) * 2000-12-30 2005-07-14 주식회사 하이닉스반도체 캐패시터 제조 방법
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
JP2002343791A (ja) * 2001-05-18 2002-11-29 Sharp Corp 誘電体薄膜の製造方法並びに強誘電体装置
US6900487B2 (en) * 2001-06-29 2005-05-31 Oki Electric Industry Co., Ltd. Wiring layer structure for ferroelectric capacitor
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
EP1516355A2 (en) * 2002-05-28 2005-03-23 Kabushiki Kaisha Toshiba Ferroelectric capacitor and method of manufacturing the same
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US7045071B2 (en) * 2002-12-30 2006-05-16 Hynix Semiconductor Inc. Method for fabricating ferroelectric random access memory device
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2006066415A (ja) * 2004-08-24 2006-03-09 Oki Electric Ind Co Ltd 強誘電体メモリの製造方法
JP4785030B2 (ja) * 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
KR100857590B1 (ko) * 2007-02-12 2008-09-09 충남대학교산학협력단 연성 폴리머 기판 위에 상온 화학증착법
US11839087B2 (en) 2019-09-20 2023-12-05 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory devices with reduced edge defects and methods for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) * 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
JPH07111318A (ja) * 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5498569A (en) * 1994-08-22 1996-03-12 Ramtron International Corporation Layered local interconnect compatible with integrated circuit ferroelectric capacitors
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5784310A (en) * 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same

Also Published As

Publication number Publication date
KR19990083291A (ko) 1999-11-25
EP0951059A2 (en) 1999-10-20
EP0951059A3 (en) 2009-07-01
JP3190896B2 (ja) 2001-07-23
JPH11307732A (ja) 1999-11-05
CN1236986A (zh) 1999-12-01
US6165802A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100334353B1 (ko) 수소의 저감을 억제하고 회복하기 위해 산소를 사용한 강유전체집적회로의 제조방법
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3636900B2 (ja) 強誘電体集積回路の製造方法
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US20040232468A1 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
US6130103A (en) Method for fabricating ferroelectric integrated circuits
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JPH11307733A (ja) 強誘電体集積回路の製造方法
WO2002073680A2 (en) Method of making layered superlattice material with ultra-thin top layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee