KR100551070B1 - 전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로 - Google Patents

Abstract

본 발명은 메모리 소자내의 센스 앰프의 오버 드라이빙의 효율을 높이고 센스앰프가 안정적인 동작을 하도록 하는 센스앰프용 오버드라이브 회로에 관한것으로 이를 위해 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부; 및 상기 캐패시터 충방전부의 캐패시터의 전압 레벨에 따라 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부로 이루어진다.

오버드라이브, 오버드라이빙 효율, 센스앰프

Description

전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로{Sense amp overdrive circuit for increasing current efficiency and stability}

[도 1]은 종래기술에 따른 센스 앰프 오버드라이버 회로 및 주변회로.

[도 2]는 종래기술에 따른 시뮬레이션 결과.

[도 3]은 본 발명에 대한 블럭 다이어그램.

[도 4]는 본 발명에 따른 캐패시터 충전회로.

[도 5]는 본 발명에 따른 캐패시터 방전회로.

[도 6]은 본 발명에 따른 비트라인 프리차지 보상부의 회로.

[도 7]은 본 발명에 따른 펄스폭 가변부의 회로.

* 도면의 주요부분에 대한 부호의 설명

100 : 센스앰프 오버드라이버부 200 : 센스앰프 드라이버부

300 : 캐패시터 충방전부 400 : 펄스폭 가변부

500 : 비트라인 프리차지 보상부

본 발명은 메모리 소자내의 센스 앰프의 오버 드라이빙의 효율을 높이는 것에 관한 것으로, 특히 센스 앰프 드라이브시 발생되는 여분의 전원을 모아두었다가 다시 씀으로서, 효율과 안정성을 향상시킨 오버 드라이버에 관한 것이다.

메모리 소자의 저 전력화를 위하여 낮은 구동전압을 사용하게 되면서, DRAM상의 센스 앰프의 동작을 돕기위한 여러가지 기술적 보완들이 있는데, 그중 하나가 센스 앰프의 오버 드라이빙이다.

센스앰프가 데이터를 감지하고 증폭하여 데이터를 처리하는데 있어서, 구동전압이 낮아짐에 따라 비트라인 프리차지(Precharge)전압과 리스토어(Restore) 라인 을 풀업하는 전원(이하 CVDD)간의 차이가 줄어들어, 비트라인 프리차지 전압에서 CVDD로 풀업(Pull-up) 하는데 시간이 더 걸리는 문제점이 있었다.

이를 위해 종래에는 오버드라이빙하는 기법을 사용하여 이 문제를 해결해 왔다.

오버드라이빙이란 센스앰프가 활성화 될때, 센스앰프의 데이터 센싱속도를 높이기 위해 센스앰프의 리스토어 라인에 먼저 외부전압(VEXT)을 공급한후, 상기 외부전압을 유지시키기 위해 외부전압보다 낮은 내부전압(CVDD)을 공급하는 방법을 말한다.

그러나 종래의 오버드라이빙에 있어서, 오버드라이빙시 과도한 전류가 리스 토어 라인(RTO)DP 유입됨으로서, CVDD전압이 상승하여 센스앰프의 동작이 불안정해지는 문제점이 있었으며, 상기의 문제를 해결하기 위해 CVDD전압이 과도하게 상승할때 VSS로 흘려버리는 경우에는 전류소모가 크다는 문제점이 있었다.

상기한 종래의 오버드라이빙 기술의 문제점을 도 1을 참조하여 살펴보도록 한다.

도 1은 종래의 오버드라이빙의 구조를 도시한 것으로, 센스앰프와 연결된 리스토어 라인에 제1MOS와 제2MOS가 각각 외부전원(VEXT)와 내부전압(CVDD)에 연결된 형태를 가지고 있다.

제1MOS 트랜지스터는 외부전원 VEXT을 제어신호(SA_EN_1)의 제어에 의해서 리스토어라인에 인가하며, 제2MOS트랜지스터는 CVDD를 제어신호(SA_EN_2)신호의 제어에 의해 리스토어 라인(RTO)에 인가되도록 구성 되어있다.

도 1의 동작을 보면 워드라인에 의해 선택된 데이터가 센스앰프에 인가된후

제어신호(SA_EN_1)의 제어에 의해 제1MOS가 구동되어, CVDD보다 높은 전압이 리스토어 라인으로 급속히 유입되어, 리스토어 라인의 전압 레벨을 충분히 올려줌으로서 저 전력화에 따른 속도저하를 커버하고 있다.

리스토어 라인이 어느정도 전압 레벨에 이르면 제1MOS 제어신호(SA_EN_1)를 끄고 전압 VEXT를 차단하여 리스토어 라인이 오버 드라이빙 된 상태가 되는데,이 과정에서 VEXT의 높은 전압이 CVDD로 유입되어 CVDD전압이 과도하게 올라가게 된다.

따라서 리스토어 라인의 전위 레벨 또한 도 2에 나타난 바와 같이 과도하게 상승하게 된다.

이런 현상을 해결하기 위해 종래에는 센스앰프가 동작하여 오버 드라이빙하는 중에 CVDD와 기준전압을 비교하여 CVDD값이 클경우 VSS로 흘려보내어 CVDD의 전압 레벨을 유지하여 왔다.

그러나 이 방법은 동작속도를 높이기 위해서 비트라인간(BL, /BL)의 전압차가 작고 센스앰프 드라이버의 동작이 가장 작은 조건에 맞추어, 센스앰프 오버드라이버 제어신호(SA_EN_1)에 의해 제1MOS의 동작시간, 즉 펄스폭을 맞추는데, 이럴경우 비트라인간의 전압차가 크고 센스앰프 오버드라이버의 동작이 클 경우에는 과도하게 오버드라이빙되어 리스토어 라인의 전위가 올라가게 되고, 이를 방지하기 위해 CVDD 레벨 이상의 남는 부분을 모두 VSS로 흘려버림으로서 과도한 전류소모가 일어나게 된다.

또한 상기한 바와 같이 리스토어 라인에 있어서 전압 레벨의 변동이 심하게 되므로 센스앰프의 안정성을 떨어뜨린다.

상기의 문제점을 해결하기 위하여 본 발명에서는 리스토어 라인의 전위를 안정화 시키고, 센스앰프 오버드라이빙시 발생되는 잉여 전원를 효율적으로 사용하고, 오버드라이빙의 안정성을 높이는 센스앰프용 오버드라이브 회로를 제공하고자 한다.

본 발명은 메모리 소자내에 있는 센스앰프의 오버 드라이빙의 효율을 높이고 센스앰프의 안정성을 향상시키는 오버드라이브에 관한 것으로, 이를위해 본 발명은 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부; 및 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.

또한 본 발명의 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지시키는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부; 및 PMOS와 NMOS로 구성된 다수의 인버터를 구비하여, 캐패시터의 전압레벨을 입력으로 하여 각각의 인버터의 딜레이를 이용하여 센스앰프의 제어신호인 제1제어신호의 펄프폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.

또한 본 발명의 또 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전하는 제1회로와 방전시키는 제2회로로 이루어진 캐패시터 충방전부; 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부; 및 제3 NMOS를 구비하여, 상기 제3 NMOS는 드레인에 캐패시터에 충전된 것을 전원으로 하고, 제5제어신호에 응답하여 소오스를 비트라인 프리차지 전압발생기의 입력전원으로 연결하도록 하며, 리스토어 풀업전원과 함께 비트라인 프리차지 전압발생기의 전원오버드라이빙때 충전된 전원을 비트라인 프리차지 전압을 보충하는데 사용토록한 비트라인 프리차지 보상부를 포함하여 이루어진 것을 특징으로 한다.

또한 본 발명의 또 다른 센스앰프 오버드라이브 회로는, 리스토어 라인에 오버드라이빙 하는 오버드라이버부; 상기 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부; 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전하는 제1회로와 방전시키는 제2회로로 이루어진 캐패시터 충방전부; 비교기를 구비하여, 캐패시터의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호인 제1제어신호의 펄스폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부; 및 제1컨트롤 스위치를 구비하여, 상기 제3 NMOS가 제2제어신호에 응답하여 비트라인 프리차지 전압발생기로 보내는 전원과, 리스토어 풀업전원중에서 어느 하나를 선택하여 비트라인 프리차지 전압발생기의 전원으로 사용하도록 하 는 프리차지 보상부를 포함하여 이루어진 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3과 도 4a를 참조하면 본 발명의 오버드라이브 회로는 리스토어 라인(RTO)에 오버드라이빙 하는 오버드라이버부(100)와 상기 오버드라이버부에 의해 리스토어 라인(RTO)에 오버드라이빙된 전압을 유지하는 센스앰프 드라이버부(200)와 캐패시터(C1)를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인(RTO)에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부(300)와, 비교기를 구비하여, 캐패시터(C1)의 전압레벨과 기준전압을 비교하고, 오버드라이브 펄스 발생기를 구비하여, 상기 비교기의 출력에 응답하여 센스앰프 제어신호(SA_EN_1)의 펄스폭을 가변함으로서, 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부(400)를 포함하여 이루어진 것을 특징으로 한다.

구체적으로, 상기 오버드라이버부(100)는, CVDD보다 높은 레벨의 외부전원 VEXT를 리스토어 라인(RTO)에 인가하는 NMOS(M1)를 제어하는 제어신호 SA_EN_1으로 실시 구성되어 있으며, 센스앰프 드라이버부(200)는 NMOS(M2)를 구비하여 리스토어(RTO)라인을 풀업하는 전원 CVDD를 제어신호(SA_EN_2)에 응답하여 리스토어 라인을 풀업하도록 한다.

캐패시터 충방전부(300)는, 오버드라이빙시 여분의 전원을 충전 및 방전하는 캐패시터(C1)와, 오버드라이빙시 발생하는 여분의 전원을 캐패시터(C1)로 충전시키기 위한 회로1과 상기 회로1을 제어하는 신호(SA_CTRL_1)로 구성되며, 리스토어 라인의 전위가 낮아질때 리스토어 라인으로 방전 하기 위한 회로2 와 상기 회로2를 제어하는 제어신호(SA_CTRL_2)로 실시 구성되어 있다.

상기 캐패시터 충방전부(300)에 있어서, 회로 1은 도 4a, 4b, 4c에 도시된 바와 같이 NMOS,또는 PMOS, 또는 NMOS와 LVT NMOS를 같이 써서 전류의 방향이 리스토어 라인(RTO)에서 캐패시터(C1)로 향하도록 하며, 캐패시터(C1)의 전위라인(CVDDTMP)이 리스토어 라인(RTO)에 연결되도록 실시 구성되어 있으며, 회로 2는 도 5a, 5b, 5c에 도시된바와 같이 NMOS,또는 PMOS, 또는 NMOS와 LVT NMOS를 써서 캐패시터의 양(+)단자와 리스토어 라인을 연결하는 것은 상기 회로1과 동일하나 전류의 방향이 캐패시터 전위라인(CVDDTMP)에서 리스토어(RTO)라인으로 흐르도록 방향이 설정된 것이 다르다.

펄스폭 가변부(400)는 도 7a에서와 같이 비교기를 구비하여, 메모리 내부 기준전압과 상기 캐패시터(C1)전위 라인과의 전위레벨을 비교하고, 그 출력을 오버드라이브 펄스 발생기로 인가하도록 구성되어 있다.

도 3을 통해 본 발명의 동작과정을 설명하면 다음과 같다.

먼저 오버드라이브부(100)에 있는 컨트롤신호(SA_EN_1)에 의해 NMOS(M1)가 구동되어 외부전원 VEXT가 리스토어 라인(RTO)으로 인가되며, 오버드라이빙이 끝나면 컨트롤 신호(SA_EN_1)를 오프시켜 NMOS(M1)의 동작을 중지시킨다.

이때 인가된 전원은 리스토어 라인상에 플로팅(Floating)된다.

다음으로서 센스앰프구동부의 컨트롤신호(SA_EN_2)에 의해 NMOS(M2)를 구동시켜 CVDD를 리스토어 라인에 인가한다.

이때 리스토어 라인의 전압이 CVDD이상이면 캐패시터 충방전부의 회로 1을 통하여 캐패시터(C1)에 여분의 전원이 충전된다.

여기서 회로 1을 구성할수 있는 다양한 실시예가 도 4a, 4b, 4c에 나와있는데 이중 어느 회로를 쓰더라도 동일한 동작을 수행한다.

도 4a는 NMOS를 이용한 방법이고, 도 4b는 NMOS와 LVT NMOS를 같이 이용한 방식이며, 도 4c는 PMOS를 이용한 방법이다.

NMOS인경우 게이트 컨트롤신호(SA_CTRL_1)를 하이(HIGH)로 하고, PMOS인경우 로우(LOW)로 하며, 4b의 도면의 경우에는 LVT NMOS를 게이트와 드레인을 묶어 다이오드와 같이 동작하도록 만들어 회로 1에서의 전류방향이 리스토어 라인에서 CVDDTMP 방향으로만 흐르도록 한 것이다.

이후 센스앰프가 CVDD 전원에 의해서만 동작할 때에는 회로 1의 컨트롤신호(SA_CTRL_1)를 오프하고 회로 2를 컨트롤신호(SA_CTRL_2)를 써서 구동시켜 CVDD전원이 부족할때 이를 보충하도록 한다.

여기서 회로 2를 구성할수 있는 다양한 실시예가 도 5a, 도 5b, 도 5c에 나와있는데 동작방법은 상기 회로 1과 작동방식이 동일하다.

도 7a 에서는 기준전압과 캐패시터에 충전된 전압을 비교하여 충전된 전압의 크기에 따라 오버드라이버부의 NMOS(M1)를 구동시키는 제어신호(SA_EN_1)의 펄스폭을 가변하는 펄스폭 가변회로(400)에 관한 것이다.

제어신호(SA_EN_1)의 펄스폭이 커지면 오버드라이빙 되는 전류가 많아지고, 반대로 펄스폭이 작아지면 오버드라이빙 되는 전류가 작아지게 된다.

캐패시터 충전전원이 CVDD보다 큰경우 펄스 딜레이(DELAY)를 짧게 하고, CVDD보다 작은경우 펄스 딜레이를 길게하여 오버드라이빙으로 인한 CVDD의 상승을 막는다.

또한 도 3과 도 7b를 참조하여 본 발명의 또다른 실시예를 살펴보면,

리스토어 라인에 오버드라이빙 하는 오버드라이버부(100)와, 상기 오버드라이빙된 전압을 유지시키는 센스앰프 드라이버부(200)와, 캐패시터를 구비하여, 상기 오버드라이빙 과정에서 리스토어 라인에서 발생한 잉여전원을 충전, 방전시키는 캐패시터 충방전부(300), 및 PMOS와 NMOS로 구성된 다수의 인버터를 구비하여, 캐패시터(C1)의 전압레벨을 다수 인버터의 전원, 즉 PMOS 트랜지스터의 소스의 입력으로 사용하고, 각각의 인버터의 딜레이를 이용하여 센스앰프의 제어신호인 제1제어신호의 펄프폭을 가변하여 오버드라이빙 전원의 공급양을 조정하는 펄스폭 가변부를 포함하여 이루어진다.

또한 도 3과 도 7b를 참조하여, 본 발명에 따른 다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 펄스폭 가변부(420)의 구성이 다르다.

펄스폭 가변부(420)는 제1인버터(421)의 출력단과 제2인버터(422)의 입력단이 연결되고, 제2인버터의 출력단이 제3인버터(423)의 입력단과 연결되고, 제3인버터의 출력이 제4인버터(424)의 입력단에 연결되어 실시 구성된다.

상기와 같이 제1인버터 내지 제4인버터의 프로퍼게이션(propergation) 딜레이를 이용하여 제1인버터에 입력된 NMOS(M1)를 구동시키는 제어신호(SA_EN_1)의 펄 스폭을 가변하게 된다.

또한 도 3과 도 6a를 참조하여, 본 발명에 따른 또다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 프리차지 보상부(510)를 더 포함하여 구성되는 것이 다르다.

프리차지 보상부(510)는 제어신호(BLEQ_CTR)에 응답하여 캐패시터 전위라인(CVDDTMP)의 전원을 비트라인 프리차지 전압 발생기로 전달하는 NMOS와, 비트라인 프리차지 전압 발생기에 전원을 공급하는 내부전원(CVDD)으로 구성된다.

도 6a에 도시된 바와 같이 비트라인을 비트라인 프리차지 레벨(VCC/2)로 이퀄라이즈 하는 비트라인 이퀄라이징을 할때에 적당한 시간간격동안 NMOS를 구동하여 CVDD와 캐패시터(C1)에 충전된 전원을 비트라인 프리차지 전압소스로 사용할수 있다.

또한 도3과 도 6b를 참조하여, 본 발명에 따른 또다른 실시예의 회로는 상기 가장 바람직한 실시예와 유사하되, 프리차지 보상부(520)를 더 포함하여 구성되는 것이 다르다.

프리차지 보상부(520)는 제어신호(BLEQ_CTR)에 응답하여 캐패시터 전위라인(CVDDTMP)의 전원을 비트라인 프리차지 전압 발생기로 전달하는 NMOS(M4)와, 비트라인 프리차지 전압 발생기에 전원을 공급하는 내부전원(CVDD)과 상기 전위라인의 전원과 내부전원중에서 어느 하나를 선택하여 비트라인 프리차지 전압발생기로 인가하는 컨트롤 스위치를 포함하여 구성된다.

상기 실시예는 도 6b에 도시된 바와 같이 컨트롤 스위치(SW1)을 삽입하여 CVDD와 캐패시터(C1)에 충전된 충전전원중 하나를 택일하여 사용할수 있게 한 경우이다.

종래에도 센스앰프 오버드라이버를 온, 오프시키는 예가 있었으나 이경우 리스토어 라인의 상태를 피드백 받는 회로의 응답특성에 의해 오버드라이빙이 과도하게 되거나 작아지는 문제점이 있었다.

본 발명에서는 오버드라이빙때 작동하는 리스토어 라인 대신에 충전된 다른 캐패시터(C1)의 상태를 감지하므로 응답특성이 극히 좋을 필요는 없다.

상기에 기술한 바와 같이 본 발명은 센스앰프 오버드라이빙시 발생되는 여분의 전원을 캐패시터(C1)에 저장해 두었다가 센스앰프와 관련된 회로에 공급함으로서 CVDD전압의 과도한 상승을 막아 오버드라이빙시 전류의 소모를 극소화 하고 센스앰프가 안정하게 동작하도록 했음을 알수있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.

본 발명은 오버드라이빙시 발생하는 CVDD의 과대상승을 막고, 종래에 CVDD과대상승분을 VSS로 흘려보내던 것을 센스앰프 회로에 이용함으로서 전류소모를 극소화 하였으며 리스토어 라인의 상태를 감지하는 별도의 회로를 쓰는 대신 응답특성 이 예민하지 않아도 되는 캐패시터회로를 감지하도록 함으로서 과도한 응답특성에 따른 종래의 CVDD전원의 상승을 막는 효과가 있다.

Claims (7)

1. 리스토어 라인과 접속된 센스앰프;

   상기 리스토어 라인과 외부전원이 입력되는 외부전원단 사이에 접속되고, 제1 제어신호에 응답하여 상기 리스토어 라인을 상기 외부전원으로 오버드라이빙하는 오버드라이버부;

   상기 리스토어 라인과 내부전압이 입력되는 내부전압단 사이에 접속되고, 제2 제어신호에 응답하여 상기 리스토어 라인으로 상기 내부전압을 전달하는 센스앰프 드라이버부;

   상기 리스토어 라인과 접속되고, 상기 리스토어 라인의 전위가 상기 내부전압보다 높은 경우 상기 리스토어 라인의 잉여전원을 충전하고, 상기 리스토어 라인의 전위가 상기 내부전압보다 낮은 경우 상기 리스토어 라인으로 상기 잉여전원을 방전하는 캐패시터 충방전부; 및

   상기 캐패시터 충방전부와 접속되고, 상기 캐패시터 충방전부에 충전된 상기 잉여전원과 기준전압을 비교하고, 상기 잉여전원과 상기 기준전압의 비교 결과에 따라 상기 제1 제어신호의 펄스폭을 가변하여 상기 오버드라이버부를 통해 상기 리스토어 라인으로 오버드라이빙되는 상기 외부전원의 공급량을 조정하는 펄스폭 가변부

   를 포함하는 센스앰프 오버드라이브 회로.
2. 리스토어 라인과 접속된 센스앰프;

   상기 리스토어 라인과 외부전원이 입력되는 외부전원단 사이에 접속되고, 제1 제어신호에 응답하여 상기 리스토어 라인을 상기 외부전원으로 오버드라이빙하는 오버드라이버부;

   상기 리스토어 라인과 내부전압이 입력되는 내부전압단 사이에 접속되고, 제2 제어신호에 응답하여 상기 리스토어 라인으로 상기 내부전압을 전달하는 센스앰프 드라이버부;

   상기 리스토어 라인과 접속되고, 상기 리스토어 라인의 전위가 상기 내부전압보다 높은 경우 상기 리스토어 라인의 잉여전원을 충전하고, 상기 리스토어 라인의 전위가 상기 내부전압보다 낮은 경우 상기 리스토어 라인으로 상기 잉여전원을 방전하는 캐패시터 충방전부; 및

   체인 형태로 접속된 다수의 인버터로 이루어지고, 상기 다수의 인버터가 상기 캐패시터 충방전부와 접속되어 상기 캐패시터 충방전부에 충전된 상기 잉여전원을 전원전압으로 사용하고, 상기 잉여전원에 따라 상기 제1 제어신호의 펄스폭을 가변시켜 상기 오버드라이버부를 통해 상기 리스토어 라인으로 오버드라이빙되는 상기 외부전원의 공급량을 조정하는 펄스폭 가변부

   를 포함하는 센스앰프 오버드라이브 회로.
3. 제 1 항에 있어서,

   상기 캐패시터 충방전부와 비트라인 프리차지 전압발생기 사이에 접속되는 NMOS 트랜지스터로 이루어지고, 상기 NMOS 트랜지스터의 동작에 따라 상기 캐패시터 충방전부의 상기 잉여전원을 상기 비트라인 프리차지 전압발생기의 전원으로 사용하도록 제공하는 프리차지 보상부를 더 포함하는 센스앰프 오버드라이버 회로.
4. 제 1 항에 있어서,

   상기 캐패시터 충방전부와 접속되어 상기 캐패시터 충방전부의 상기 잉여전원을 전달하는 NMOS 트랜지스터와, 상기 NMOS 트랜지스터 및 상기 내부전압단과 비트라인 프리차지 전압발생기 사이에 접속되어 상기 NMOS 트랜지스터를 통해 전달된 상기 잉여전원과 상기 내부전압단으로 입력되는 상기 내부전압 중 어느 하나를 선택하여 상기 비트라인 프리차지 전압발생기의 전원으로 사용하도록 제공하는 컨트롤 스위치로 이루어진 프리차지 보상부를 더 포함하는 센스앰프 오버드라이버 회로.
5. 제 1 항 내지 제4항 중 어느 하나의 항에 있어서, 상기 캐패시터 충방전부는,

   상기 잉여전원을 충전 및 방전하는 캐패시터;

   상기 캐패시터와 상기 리스토어 라인 사이에 접속되어 상기 리스토어 라인의 상기 잉여전원을 상기 캐패시터로 전달하는 제1 회로부; 및

   상기 캐패시터와 상기 리스토어 라인 사이에 접속되어 상기 리스토어 라인의 전위가 낮아질 때 상기 캐패시터에 충전된 상기 잉여전원을 상기 리스토어 라인으로 전달하는 제2 회로부;

   를 포함하는 센스앰프 오버드라이브 회로
6. 제 5 항에 있어서,

   상기 제1 회로부는 상기 캐패시터와 상기 리스토어 라인 사이에 접속된 NMOS 트랜지스터 또는 PMOS 트랜지스터로 이루어지거나, 상기 캐패시터와 드레인이 접속되는 NMOS 트랜지스터와, 상기 NMOS 트랜지스터의 소스와 상기 리스토어 라인 사이에 접속되되, 소스와 게이트가 상기 리스토어 라인과 접속되고, 드레인이 상기 NMOS 트랜지스터의 소스와 접속되어 다이오드로 기능하는 LVT NMOS 트랜지스터로 이루어진 센스앰프 오버드라이버 회로.
7. 제 5 항에 있어서,

   상기 제2 회로부는 상기 캐패시터와 상기 리스토어 라인 사이에 접속된 NMOS 트랜지스터 또는 PMOS 트랜지스터로 이루어지거나, 상기 캐패시터와 드레인이 접속되는 NMOS 트랜지스터와, 상기 NMOS 트랜지스터의 소스와 상기 리스토어 라인 사이에 접속되되, 드레인과 게이트가 상기 NMOS 트랜지스터의 소스와 접속되고, 소스가 상기 리스토어 라인과 접속되어 다이오드로 기능하는 LVT NMOS 트랜지스터로 이루어진 센스앰프 오버드라이버 회로.

Images