KR100544140B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100544140B1
KR100544140B1 KR1020040025247A KR20040025247A KR100544140B1 KR 100544140 B1 KR100544140 B1 KR 100544140B1 KR 1020040025247 A KR1020040025247 A KR 1020040025247A KR 20040025247 A KR20040025247 A KR 20040025247A KR 100544140 B1 KR100544140 B1 KR 100544140B1
Authority
KR
South Korea
Prior art keywords
period
signal
discharge
electrode
high level
Prior art date
Application number
KR1020040025247A
Other languages
English (en)
Other versions
KR20050100075A (ko
Inventor
유헌석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040025247A priority Critical patent/KR100544140B1/ko
Publication of KR20050100075A publication Critical patent/KR20050100075A/ko
Application granted granted Critical
Publication of KR100544140B1 publication Critical patent/KR100544140B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명의 플라즈마 디스플레이 패널은, 투명한 전면기판; 상기 전면기판과 평행하게 배치된 배면기판; 상기 전면기판과 배면기판 사이에 배치되고, 격자형으로 발광셀들을 구획하는 격벽; 및 상기 발광셀의 둘레의 상기 격벽 내에 배치된 상측전극과 하측전극을 구비하고, 상기 상측전극 및 상기 하측전극에 각각 제1신호 및 제2신호가 인가되어 유지방전이 수행되고, 상기 제1신호 및 상기 제2신호는 동일한 주기 및 상이한 위상을 갖고, 상기 제1신호 및 상기 제2신호 중 하나의 하이레벨기간 내에 다른 하나의 로우레벨기간이 포함되는 것을 특징으로 한다.
본 발명에 의하면, 플라즈마가 방전셀의 중앙부로 집중하는 점과, 투명전극이 아닌 금속전극만을 사용할 수 있는 점 등에 기인하여 방전응답속도가 매우 빨라지므로, 두 개의 유지방전신호의 전위차가 최대가 되는 기간이 0.5 마이크로 세컨드 이하가 되어도 안정적인 유지방전이 가능하다. 또한 두 개의 유지방전신호의 하이레벨 중첩기간의 조정에 의하여 유지방전 주기의 가변이 가능하다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1 및 도 2는 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여준다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여준다.
도 5는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.
도 6은 도 5에 도시된 종래의 패널구동신호의 유지방전구간(PS)에서 유지방전 신호의 한 주기의 파형도이다.
도 7 내지 도 9는 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면들이다.
도 10은 본 발명의 바람직한 실시예에 의한 플라즈마 디스플레이 패널의 구동신호의 타이밍도이다.
도 11 내지 도 14는 도 10에 도시된 플라즈마 디스플레이 패널 구동신호의 유지방전구간(PS)의 실시예들이다.
본 발명은, 플라즈마 디스플레이 패널(PDP)에 관한 것으로서, 특히 유지방전기간을 단축하기 위한 플라즈마 디스플레이 패널에 관한 것이다.
도 1 및 도 2는 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극 라인들(A1, A2, ... , Am), 유전층(102, 110), Y 전극 라인들(Y1, ... , Yn), X 전극 라인들(X 1, ... , Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘 (MgO)층(104)이 마련되어 있다.
어드레스 전극 라인들(A1, A2, ... , Am)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A1, A2, ... , Am)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A1, A2, ... , Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.
X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn )은 어드레스 전극 라인들(A1, A2, ... , Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ... , Xn)과 각 Y 전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.
도 3은 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다.
도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(300), 제어부(302), 어드레스 구동부(306), X 구동부(308) 및 Y 구동부(304)를 포함한다. 영상 처리부(300)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(302)는 영상 처리부(300)부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(306)는, 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(308)는 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(304)는 제어부(302)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.
도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다.
도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8 개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.
각 유지방전 구간(S1, ..., S8)에서는, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256 계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133 계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.
각 서브필드에 할당되는 유지방전 수는, APC(Automatic power control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는. 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드4에 할당된 계조도를 8에서 6으로 낮추고, 서 브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.
도 5는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도로서, AC PDP의 ADS(Address display separated) 구동방식에서 한 서브필드(SF)내에 어드레스 전극(A), 공통전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 5를 참조하면, 하나의 서브필드(SF)는 리셋구간(PR), 어드레스 구간(PA) 및 유지방전구간(PS)를 구비한다.
리셋구간(PR)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여, 강제로 기입방전을 수행함으로써, 전체 셀의 벽전하 상태를 초기화한다. 어드레스구간(PA)에 들어가기 전에 리셋구간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋구간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋구간(PR)이 수행된 후에 어드레스 구간(PA)이 수행된다. 이 때 어드레스 구간(PA)에는, 공통전극(X)에 바이어스 전압(Ve)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다. 어드레스 구간(PA)이 수행된 후에, 공통전극(X)과 주사전극(Y1~Yn)에 유지펄스(Vs)를 교대로 인가하여, 유지방전구간(PS)이 수행된다. 유지방전구간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다.
도 6은 도 5에 도시된 종래의 패널구동신호의 유지방전구간(PS)에서 유지방전 신호의 한 주기의 파형도이다.
Y전극 및 X전극에 인가되는 유지방전신호의 한 주기는, 상승기간(Tr), 하이레벨기간(Ts), 하강기간(Tf), 로우레벨기간(Tg)로 이루어진다.
여기서, 상승기간(Tr) 및 하강기간(Tf)은, 에너지 회생회로(Energy recovery circuit)의 동작에 의하여 발생하며, 보통 0.3㎲~0.5㎲ 정도이다. 에너지 회생회로는 에너지 회수용 캐패시터, 인덕터를 포함하여, 패널 캐패시턴스와 인덕터 사이의 LC 공진을 이용하여 소비전력의 효율을 향상한다. 에너지 회생회로는 미국특허 US4,866,349, US5,670,974에 그 예가 개시되어 있다.
또한, 도 1에 도시된 종래의 3전극 면방전형 PDP에서는, 하이레벨기간(Ts)이 통상 1,5㎲ 이상 유지되어야, X전극과 Y전극간에 안정적인 면방전이 일어난다.
도 6을 참조하면, X전극과 Y전극에는 하이레벨(Vs)과 로우레벨(VG)이 상호 중첩되지 않도록 유지방전신호가 인가된다. 다시말해 유지방전의 한 주기(Tp)는, Y전극의 Tr, Ts, Tf 후에 X전극의 Tr, Ts, Tf 기간 순서로 이루어진다. 이 때, Y-X 전위차(VY-X)와 벽전압(VW)의 합이 방전개시전압(firing voltage)보다 큰 경우에 X전극과 Y전극 사이에서 방전(Ps)이 발생된다.
따라서, 유지방전의 한 주기(Tp)를 이루는 2Tr, 2Ts, 2Tf 및 Tg 중첩기간을 고려하면, 유지방전의 한 주기(Tp)는 대략 4.2㎲~5㎲ 정도가 되어야 안정된 유지방전이 이루어질 수 있다.
전술한 종래의 3전극 면방전형 패널구조하에서, X전극과 Y전극에 하이레벨(Vs)과 로우레벨(VG)이 상호 중첩되지 않도록 유지방전신호가 인가되는 방 식에 의하면, 유지방전주기가 길어서 고속구동에 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는, 유지방전의 주기를 단축시킬 수 있는 디스플레이 패널을 제공하는데 있다.
상기의 기술적 과제를 이루기 위한 본 발명의 플라즈마 디스플레이 패널은, 투명한 전면기판; 상기 전면기판과 평행하게 배치된 배면기판; 상기 전면기판과 배면기판 사이에 배치되고, 격자형으로 발광셀들을 구획하는 격벽; 및 상기 발광셀의 둘레의 상기 격벽 내에 배치된 상측전극과 하측전극을 구비하고, 상기 상측전극 및 상기 하측전극에 각각 제1신호 및 제2신호가 인가되어 유지방전이 수행되고, 상기 제1신호 및 상기 제2신호는 동일한 주기 및 상이한 위상을 갖고, 상기 제1신호 및 상기 제2신호 중 하나의 하이레벨기간 내에 다른 하나의 로우레벨기간이 포함되는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 주기가 상기 제1신호의 하이레벨기간과 상기 제2신호의 하이레벨기간이 중첩되는 기간에 따라 조정될 수 있다.
상기 플라즈마 디스플레이 패널은 에너지 회생회로를 더 구비하고, 상기 제1신호 및 상기 제2신호의 한 주기는, 상기 에너지 회생회로에 의한 전압 상승기간, 상기 하이레벨 기간, 상기 에너지 회생회로에 의한 전압 하강기간, 및 상기 로우레벨 기간으로 구비될 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제1신호 및 상기 제2신호 중 하나의 하이레벨기간 내에 다른 하나의 상기 전압 하강기간, 상기 로우레벨기간, 및 상기 전압상승기간이 포함될 수 있다.
상기 플라즈마 디스플레이 패널에 있어서, 상기 제1신호와 상기 제2신호의 전위차가 방전개시전압 이상인 기간이 0.5 마이크로 세컨드 이하일 수 있다.
이하, 본 발명의 바람직한 실시예에 의한 플라즈마 디스플레이 패널의 구성 및 동작을 첨부한 도면들을 참조하여 상세히 설명한다.
도 7 내지 도 9는 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면들이다.
도 7을 참조하면 본 발명의 일 실시예에 의한 디스플레이 패널은, 투명한 전면기판(401), 전면기판(401)과 소정간격 이격되어 평행하게 배치된 배면기판(402), 전면기판(401)과 배면기판(402) 사이에 배치되어 격자형 발광셀(420)들을 구획하는 격벽(405, 408), 발광셀(420) 둘레의 격벽(408) 내에 배치된 상측전극(407, X) 및 하측전극(406, Y)을 구비한다. 상측전극(407, X)과 하측전극(406, Y)은 격자형 발광셀(420)들의 일방향 예컨대 가로방향 라인으로 연결된다. 단위 발광셀(420)의 하측에는 형광체층(410)이 형성된다. 또한 단위 발광셀(420) 내에는 방전가스(미도시)가 구비된다.
여기서 격벽(405, 408)은, 전면기판(401)의 아랫면에 구비된 제1격벽(408)과, 배면기판(402)의 윗면에 구비된 제2격벽(405)으로 분리되어 구비될 수 있다. 또한 격벽(405, 408)은 제1격벽(408)과 제2격벽(405)이 일체로 구비될 수도 있다.
제1격벽(408)과 제2격벽(405)이 분리된 구조하에서, 상측전극(407, X)과 하 측전극(406, Y)은 발광셀(420) 둘레의 제1격벽(408) 내에 구비되고, 형광체층(410)은 발광셀(420) 하측의 제2격벽(405) 외곽에 도포된다.
배면기판(402)의 상면에는 어드레스전극 라인들(403)이 격자형 발광셀(420)들의 타방향 예컨대 세로방향으로 배치된다. 어드레스전극 라인들(403)과 공통전극(407, X)은 서로 직교한다.
어드레스전극 라인들(403)과 형광체층(410) 사이에는 유전체층(404)이 형성된다.
이러한 구조하에서, 상측전극(407, X)이 공통전극(X)이고, 하측전극(406, Y)이 주사전극(Y)이 되는 것이, 그 반대의 경우보다 어드레스 방전에 유리하다. 즉 어드레스전극(403)과 하측전극(406, Y)에서 어드레스방전에 의해 셀이 선택되고, 하측전극(406, Y)과 상측전극(407, X) 간에 교대로 유지방전이 발생하는 것이 바람직하다. 이하에서는 상측전극을 공통전극(407, X)으로, 하측전극을 주사전극(406, Y)으로 하여 실시예를 설명한다.
제1격벽(408)과 제2격벽(405)이 분리된 구조하에서, 제1격벽(408)을 형성하는 유전체는, 유지방전시 주사전극(406, Y)과 공통전극(407, X)이 직접 통전되는 것을 방지하고, 하전 입자가 전극들(406, 407)에 직접 충돌하여 이들을 손상시키는 것을 방지하고, 하전 입자를 유도하여 벽전하를 축적할 수 있는 재료로 형성되는 것이 바람직하다. 이러한 유전체로는 PbO, B2O3, SiO2 등이 있다.
제1격벽(408)의 측면은 MgO막(409)에 의하여 덮여 있는 것이 바람직하다. MgO막(409)은 하전 입자가 제1격벽(408)에 충돌하여 제1격벽(408)을 손상시키는 것 을 방지하며, 방전시 2차전자를 많이 방출하게 하는 효과가 있다.
주사전극(406, Y)과 공통전극(407, X) 각각 둘 이상의 부전극들(406a, 406b)(407a, 407b)로 구비되는 것이 바람직하다. 또한 도면에 도시되지는 않았지만, 주사전극(406, Y)과 공통전극(407, X)은 각각 하나의 전극으로써 형성될 수도 있다.
도면과 같이 주사전극(406, Y)과 공통전극(407, X) 각각이 서로 이격된 둘 이상의 부전극들(406a, 406b)(407a, 407b)을 구비하면, 유지방전이 개시되는 주사전극의 내측 부전극(406a)과 공통전극(407, X)의 내측 부전극(407b) 간의 거리가 짧아서 유지방전이 낮은 전압에서 용이하게 일어난다. 또한 주사전극(406, Y)의 외측 부전극(406b)과 공통전극(407, X)의 외측 부전극(407a) 간의 거리는 멀게 되므로 방전면적이 넓어진다. 또한 동일한 방전효과를 발생하면서도, 전극의 단면적은 상대적으로 작으므로 소비전력이 상대적으로 저감된다. 주사전극(406, Y)과 공통전극(407, X)의 부전극들이 셋 이상인 경우, 중간에 배치된 부전극들은 최내측 부전극에서 개시된 면방전이 최외측 부전극으로 확산되도록 한다.
도면에서는 주사전극(406, Y)과 공통전극(407, X) 각각이 두 개의 부전극들을 구비한 것으로 예시되었으나, 이에 한정하는 것은 아니며, 부전극의 수는 둘 이상으로서 설계 사양에 따라 적절히 선택될 수 있다.
주사전극(406, Y)의 부전극들(406a, 406b)과 공통전극(407, X)의 부전극들(407a, 407b)은 각각 참조부호 406c와 407c로 표시된 쇼트바에 의하여 전기적으로 연결되는 것이 바람직하다.
주사전극(406, Y)의 부전극들(406a, 406b)이 상기 쇼트바(406c)에 의하여 연결되면, 내측 부전극(406a)에서 시작된 유지방전이 외측 부전극(406b)으로 확산되는 것이 용이해지는 효과가 있으며, 이는 공통전극(407, X)에서도 마찬가지이다.
도 9는 도 8의 공통전극의 부전극(407a)의 전면기판에 평행한 단면도로서, 공통전극의 부전극(407a)이 발광셀(420)을 둘러싸며, 격자형 발광셀(420)의 일방향 예컨대 가로방향으로 연결된 구조를 나타낸다. 본 발명에 있어서 이러한 부전극 단면 구조는 다른 부전극들(406a, 406b, 407b)에서도 모두 동일하다. 또한 주사전극(406, Y)과 공통전극(407, X)이 부전극들을 구비하지 않고, 각각 하나의 전극으로서만 형성된 경우에도 동일한 단면 구조를 갖는다.
이러한 본 발명의 패널구조하에서는, 격벽폭(W4)을 제외한 모든 부분(W3)을 통하여, 구조적인 간섭 없이 빛이 전면기판(401)으로 발산된다. 따라서 종래의 3전극 면방전형 패널 구조에서보다 개구율이 매우 커진다.
이하에서는 도 8을 참조하여 본 실시예에 따른 디스플레이 패널의 예시적인 방전과정을 상세히 설명한다.
먼저 어드레스구간에서, 어드레스전극(403)과 주사전극(406, Y) 사이에 소정의 어드레스전압이 인가되면, 발광될 방전셀(420)이 선택되며, 선택된 방전셀(420)의 주사전극(406, Y) 상에 벽 전하가 축적된다. 유지구간에서, 공통전극(407, X)과 주사전극(406, Y)에 유지펄스가 교대로 인가되면 전극 상호간에 벽 전하가 이동하게 된다. 이 벽 전하의 이동에 의해 방전셀(420) 내의 방전가스 원자와 충돌하면서 방전을 일으켜 플라즈마를 생성시킨다. 이러한 방전은, 유지구간의 방전초기에는 상대적으로 강한 전계가 형성되는 주사전극(406, Y)과 공통전극(407, X)의 서로 가까운 부분 예컨대 내측 부전극(406a, 407b)간에 발생할 가능성이 높다.
도 9의 전극 단면도를 참조하면, 주사전극(406, Y)과 공통전극(406, X)이 방전셀(420)의 둘레를 따라 상하로 구비되므로, 종래 3전극 면방전형 패널구조에 비하여, 방전효율이 매우 높아진다. 방전이 진행됨에 따라, 두 전극의 면들 사이에 형성된 전계가 점차 강하게 집중됨으로써, 방전이 방전셀(420) 전체로 확산되게 된다.
도 9의 본 발명의 패널구조하에는, 방전셀(420) 둘레의 4개의 측면에서 링 형상으로 방전이 발생되어 중앙부로 확산된다. 종래 3전극 면방전형 패널구조하에서는, 방전셀(420)의 1개의 상면에서만 방전이 발생되어 중앙부로 확산된다. 따라서 방전의 확산 범위가 대폭 증대되므로, 발생되는 가시광선의 양이 대폭 증대된다. 또한 플라즈마가 방전셀(420)의 중앙부로 집중(confine)되므로, 공간전하를 활용 효율할 수 있어 저 전압 구동이 가능해지고 발광효율이 향상되며, 방전응답속도가 매우 빨라지는 효과가 있다. 또한, 플라즈마가 방전셀(420)의 중앙부로 집중되고, 전극(406, Y)(407, X)에 의한 전계가 플라즈마의 양 측면 쪽에 형성되므로, 전하가 방전셀(420)의 중앙부로 집중되어 형광체층(410)로의 이온 스퍼터링을 원천적으로 방지 할 수 있게 된다.
도 7 내지 도 9에 예시된 본 발명의 디스플레이 패널구조하에서 주목할 것은, 특히 방전응답속도가 매우 빠르게 된다는 것이다. 이는 플라즈마가 방전셀(420)의 중앙부로 집중하는 것과, 투명전극이 아닌 금속전극만을 사용할 수 있는 점에 기인한다. 전극이 발광 경로와 무관한 격벽에 배치되므로, 투명전극을 사용할 필요가 없다.
따라서, 본 발명의 새로운 패널구조하에서는, 유지방전의 주기를 매우 짧게 결정할 수 있다. 이것은 종래 3전극 면방전형 디스플레이 패널에서는, 유지방전 주기를 4㎲~5㎲ 정도에서 결정되었다. 이에 비하여, 본 발명의 새로운 패널구조하에서는, 2㎲ 이하의 매우 짧은 유지방전 주기에 의해서도 안정적인 유지방전이 수행될 수 있다.
도 10은 본 발명의 바람직한 실시예에 의한 디스플레이 패널의 구동신호의 타이밍도이다. 도 10과 종래의 구동신호인 도 5와의 차이점은, 공통전극과 주사전극 중 어느 하나의 전극에 인가되는 유지방전신호의 하이레벨기간 내에 다른 하나의 전극의 로우레벨기간이 포함되는 것이다.
도 11 내지 도 14는 도 10에 도시된 디스플레이 패널 구동신호의 유지방전구간(PS)의 실시예들이다.
도 11을 참조하면, 공통(X)전극 및 주사(Y)전극에 각각 유지방전을 위하여 제1신호 및 제2신호가 인가된다. 이하에서는 설명의 편의상 제1신호 및 제2신호를 각각 X신호 및 Y신호로 칭한다.
X신호 및 Y신호는 동일한 주기 및 상이한 위상을 갖는다.
또한 X신호 및 상기 Y신호 중 하나의 하이레벨기간(Ts) 내에 다른 하나의 로우레벨기간(Tg)이 포함된다.
도 11을 참조하면, X신호 하이레벨기간과 Y신호의 하이레벨기간이 중첩되는 기간(To, To')이 존재한다.
제1신호 및 제2신호의 한 주기(Tp)는, X신호의 로우레벨기간(Tg), X신호의 상승기간(Tr), X신호의 하이레벨기간과 Y신호의 하이레벨기간의 중첩기간(To), Y신호의 하강기간(Tf), Y신호의 로우레벨기간(Tg), Y신호의 상승기간(Tr), X신호의 하이레벨기간과 Y신호의 하이레벨기간의 중첩기간(To'), X신호의 하강기간(Tf)으로 이루어진다. 중첩기간(To, To')의 가변에 의하여 유지방전 주기(Tp)의 조정이 가능하다.
이 때, Y-X 전위차(VY-X)와 벽전압(VW)의 합이 방전개시전압보다 큰 경우에 X전극과 Y전극 사이에서 방전(Ps)이 발생된다.
본 발명의 디스플레이 패널구조하에서는, 방전응답속도가 매우 빠르게 된다. 이것은 격벽에 구비된 링 형상의 전극구조에 의하여, 플라즈마가 방전셀(420)의 중앙부로 집중되고, 전극이 발광 경로와 무관한 격벽에 배치되므로 투명전극이 아닌 금속전극만을 사용할 수 있는 점에 기인한다.
본 발명의 디스플레이 패널구조하에서는, X신호와 Y신호의 전위차(Y-X)가 방전개시전압 이상인 기간이 0.5 마이크로 세컨드 이하에서도 안정된 방전이 가능하다. 이것은 플라즈마가 방전셀(420)의 중앙부로 집중하는 것과, 투명전극이 아닌 금속전극만을 사용할 수 있는 점 등에 기인하여, 방전응답속도가 매우 빨라지기 때문이다.
에너지 회생회로에 의한, 상승기간(Tr) 및 하강기간(Tf)은 0.3㎲~0.5㎲ 정도이다. 에너지 회생회로는 에너지 회수용 캐패시터, 인덕터를 포함하여, 패널 캐패 시턴스와 인덕터 사이의 LC 공진을 이용하여 소비전력의 효율을 향상한다. 에너지 회생회로는 미국특허 US4,866,349, US5,670,974에 그 예가 개시되어 있다.
따라서, 유지방전의 한 주기(Tp)를 이루는 2Tr, 2Ts, 2Tf 및 중첩기간 To, To' 을 고려하면, 유지방전의 한 주기(Tp)는 대략 2.2㎲~3㎲ 정도의 짧은 기간에도 안정된 유지방전이 이루어질 수 있다. 이것은 종래의 3전극 면방전형 구조에서 유지방전의 한 주기(Tp)가 4.2㎲~5㎲ 정도인 것에 비하여 한 주기당 2㎲ 정도가 단축된다.
유지방전의 한 주기당 2㎲이 단축되면, 1000개의 유지방전펄스를 고려하면, 2㎳의 시간적인 마진이 발생한다. 따라서 이러한 시간적인 마진을 리셋구간 및 어드레스구간에 할당함으로써, 종래보다 정확한 방전셀 선택에 의한 안정된 디스플레이 패널구동이 가능하다.
도 12는 도 11의 변형예이다. X신호 및 Y신호 중 어느 하나의 하이레벨기간(Ts)이, 다른 하나의 하강기간(Tf), 로우레벨기간(Tg), 및 상승기간(Tr)을 포함한다. 유지방전의 한 주기(Tp)는, X신호의 로우레벨기간(Tg), X신호의 상승기간(Tr), X신호의 하이레벨기간과 Y신호의 하이레벨기간의 중첩기간(To), Y신호의 하강기간(Tf), Y신호의 로우레벨기간(Tg), Y신호의 상승기간(Tr)으로 이루어진다. 중첩기간(To)의 가변에 의하여 유지방전 주기(Tp)의 조정이 가능하다.
도 13은 도 11의 다른 변형예이다. X신호 및 Y신호 중 어느 하나의 하이레벨기간(Ts)이, 다른 하나의 하강기간(Tf), 로우레벨기간(Tg), 및 상승기간(Tr)을 포 함한다. 유지방전의 한 주기(Tp)는, X신호의 로우레벨기간(Tg), X신호의 상승기간(Tr), Y신호의 하강기간(Tf), Y신호의 로우레벨기간(Tg), Y신호의 상승기간(Tr), X신호의 하이레벨기간과 Y신호의 하이레벨기간의 중첩기간(To)로 이루어진다. 중첩기간(To)의 가변에 의하여 유지방전 주기(Tp)의 조정이 가능하다.
도 14는 도 11의 또 다른 변형예이다. Y신호의 하이레벨기간(Ts)이, X신호의 하강기간(Tf), 로우레벨기간(Tg), 및 상승기간(Tr)의 합과 일치한다. 또한, X신호의 하이레벨기간(Ts)이, Y신호의 하강기간(Tf), 로우레벨기간(Tg), 및 상승기간(Tr)의 합과 일치한다. 따라서, Y신호의 로우레벨기간과 X신호의 로우레벨기간이 중첩되는 기간(To)는 존재하지 않는다.
이 경우, 유지방전의 한 주기(Tp)를 이루는 2Tr, 2Ts, 2Tf 를 고려하면, 유지방전의 한 주기(Tp)는 대략 2.2㎲ 이내의 짧은 기간에도 유지방전이 이루어질 수 있다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면 다음과 같은 효과가 있다.
종래의 3전극 면방전형 플라즈마 디스플레이 패널구조와는 다른 새로운 디스플레이 패널구조하에서는, 방전셀 둘레의 4개의 측면에서 링 형상으로 방전이 발생되어 중앙부로 확산된다. 따라서, 방전의 확산 범위가 대폭 증대되고, 발생되는 가시광선의 양이 대폭 증대된다. 또한 플라즈마가 방전셀의 중앙부로 집중(confine)되므로, 공간전하를 활용 효율할 수 있어 저 전압 구동이 가능해지고 발광효율이 향상되며, 방전응답속도가 매우 빨라진다. 따라서 종래에 비하여 매우 짧은 유지펄스의 주기로도 안정적인 유지방전을 수행할 수 있다.
또한 본 발명의 새로운 플라즈마 디스플레이 패널구조하에서, 상측유지전극 및 하측유지전극에 인가되는 유지방전신호들이 동일한 주기 및 상이한 위상을 갖고, 상기 두 개의 유지방전신호 중 하나의 하이레벨구간이 다른 하나의 로우레벨구간을 포함하는 유지방전신호에 의하면, 상기 두 개의 유지방전신호의 하이레벨 중첩기간을 조정하면, 유지방전의 주기를 가변할 수 있다.
또한 본 발명의 새로운 플라즈마 디스플레이 패널구조하에서는, 플라즈마가 방전셀의 중앙부로 집중하는 점과, 투명전극이 아닌 금속전극만을 사용할 수 있는 점 등에 기인하여 방전응답속도가 매우 빨라지므로, 두 개의 유지방전신호의 전위차가 최대가 되는 기간이 0.5 마이크로 세컨드 이하가 되어도 안정적인 유지방전이 가능하다.
따라서, 본 발명에 의하면 유지방전의 주기를 획기적으로 단축시킬 수 있으며, 유지방전 주기의 가변이 가능하다.
종래 3전극 면방전형 디스플레이 패널에서는, 유지방전 주기를 4㎲~5㎲ 정도에서 결정되던 것에 비하여, 본 발명의 새로운 패널구조하에서는, 2㎲ 정도의 매우 짧은 유지방전 주기에 의해서도 안정적인 유지방전이 수행될 수 있다.
따라서 유지방전구간이 단축에 의한 시간적인 마진을 리셋구간 및 어드레스구간에 할당하여, 정확한 방전셀 선택에 의한 안정된 디스플레이 패널구동이 가능하다.
본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.

Claims (5)

  1. 투명한 전면기판;
    상기 전면기판과 평행하게 배치된 배면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 격자형으로 발광셀들을 구획하는 격벽; 및
    상기 발광셀의 둘레의 상기 격벽 내에 배치된 상측전극과 하측전극을 구비하고,
    상기 상측전극 및 상기 하측전극에 각각 제1신호 및 제2신호가 인가되어 유지방전이 수행되고,
    상기 제1신호 및 상기 제2신호는 동일한 주기 및 상이한 위상을 갖고,
    상기 제1신호 및 상기 제2신호 중 하나의 하이레벨기간 내에 다른 하나의 로우레벨기간이 포함되되, 상기 하이레벨기간이 상기 로우레벨기간보다 긴 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 제1항에 있어서,
    상기 주기가 상기 제1신호의 하이레벨기간과 상기 제2신호의 하이레벨기간이 중첩되는 기간에 따라 조정되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    에너지 회생회로를 더 구비하고,
    상기 제1신호 및 상기 제2신호의 한 주기는, 상기 에너지 회생회로에 의한 전압 상승기간, 상기 하이레벨 기간, 상기 에너지 회생회로에 의한 전압 하강기간, 및 상기 로우레벨 기간으로 구비되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제3항에 있어서,
    상기 제1신호 및 상기 제2신호 중 하나의 하이레벨기간 내에 다른 하나의 상기 전압 하강기간, 상기 로우레벨기간, 및 상기 전압상승기간이 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제1항에 있어서,
    상기 제1신호와 상기 제2신호의 전위차가 방전개시전압 이상인 기간이 0.5 마이크로 세컨드 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020040025247A 2004-04-13 2004-04-13 플라즈마 디스플레이 패널 KR100544140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040025247A KR100544140B1 (ko) 2004-04-13 2004-04-13 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040025247A KR100544140B1 (ko) 2004-04-13 2004-04-13 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20050100075A KR20050100075A (ko) 2005-10-18
KR100544140B1 true KR100544140B1 (ko) 2006-01-23

Family

ID=37278981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040025247A KR100544140B1 (ko) 2004-04-13 2004-04-13 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100544140B1 (ko)

Also Published As

Publication number Publication date
KR20050100075A (ko) 2005-10-18

Similar Documents

Publication Publication Date Title
KR100667360B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100626017B1 (ko) 플라즈마 디스플레이 패널구동방법 및 패널구동장치
KR20060081608A (ko) 플라즈마 디스플레이 패널의 구동방법
JP4124764B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006317931A (ja) プラズマディスプレイ装置及びその駆動方法
JP2007219502A (ja) プラズマディスプレイ装置の駆動方法
KR100544139B1 (ko) 디스플레이 패널구동장치
KR100544140B1 (ko) 플라즈마 디스플레이 패널
KR100484113B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100581905B1 (ko) 플라즈마 디스플레이 패널
JP2003295817A (ja) プラズマディスプレイパネルの駆動方法
KR100570748B1 (ko) 플라즈마 표시패널 및 그의 구동방법
KR100603333B1 (ko) 가변 유지펄스 주기를 적용한 디스플레이 패널구동방법 및디스플레이 패널
KR100659110B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100281064B1 (ko) 플라즈마 디스플레이 패널의 유지방전 구동방법
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100581962B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100765524B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100626057B1 (ko) 중간 전극 라인들을 갖는 플라즈마 디스플레이 장치의구동 방법
KR100658327B1 (ko) 플라즈마 디스플레이 장치
KR100553207B1 (ko) 플라즈마 표시패널 및 그의 구동방법
KR20060056821A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR100774870B1 (ko) 플라즈마 디스플레이 장치
KR20050111188A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee