KR100530740B1 - 주파수-종속 부성 저항기 - Google Patents
주파수-종속 부성 저항기 Download PDFInfo
- Publication number
- KR100530740B1 KR100530740B1 KR10-2001-0048479A KR20010048479A KR100530740B1 KR 100530740 B1 KR100530740 B1 KR 100530740B1 KR 20010048479 A KR20010048479 A KR 20010048479A KR 100530740 B1 KR100530740 B1 KR 100530740B1
- Authority
- KR
- South Korea
- Prior art keywords
- differential
- current
- voltage
- output
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
본 발명은 트랜스어드미턴스 증폭기를 이용한 주파수-종속 부성 저항기(Frequency-Dependent Negative Resistance)에 관한 것이다.
본 발명에서는, 트랜스어드미턴스 증폭기를 이용하여 미분기와 전류귀환소자를 구현하고, 이 미분기와 전류귀환소자로 이루어진 주파수-종속 부성 저항기를 제공한다.
Description
본 발명은 전압-전류 변환기인 트랜스어드미턴스 증폭기(TransAdmittance Amplifier : 이하 TAA라 함)를 이용한 주파수-종속 부성 저항기(Frequency-Dependent Negative Resistance Generator)에 관한 것이다.
본 발명에 사용되는 TAA는 입력전압을 출력전류로 변환하는 증폭기로서, 입출력의 전달비가 주파수의 함수인 어드미턴스로 표현된다. 이 TAA의 어드미턴스는 바이어스전류로 제어되며, 전류-모드회로이기 때문에 고주파 특성이 우수한 특징이 있다. 이 TAA의 회로기호가 도 1에 도시되어 있다.
도 1a는 차동-입력 단일-출력을 가지는 TAA를 표시한 회로기호이고, 도 1b는 차동-입력 차동-출력을 가지는 TAA를 표시한 회로기호이다. 도 1a의 차동-입력 단일-출력을 가지는 TAA의 입출력 신호 사이에는 수학식 1과 같은 관계식이 성립되고, 도 1b의 차동-입력 차동-출력을 가지는 TAA의 입출력 신호 사이에는 수학식 2와 같은 관계식이 성립된다.
이때, TAA를 주파수-종속 부성 저항기(FDNR)에 적용하려면 TAA의 출력전류가 DC 오프셋을 포함하고 있지 않아야 한다.
주파수-종속 부성 저항기(FDNR : Frequency-Dependent Negative Resistance Generator)는 주파수에 따라 임피던스(저항) 성분이 변화하는 능동소자로서, 사다리형(ladder type) 능동 여파기 구성의 기본이 되는 빌딩 블록(building block) 회로이다. 일반적인 주파수-종속 부성 저항기의 임피던스는 Z = 1/s2D 인데, s2 부분이 바로 주파수 종속을 의미한다. 즉, s = jω이고, ω= 2πf 로서, 주파수 f의 변화는 임피던스 Z의 변화를 야기한다.
종래의 주파수-종속 부성 저항기는 일반적으로 접지(단자)의 유무에 따라 플로팅형 FDNR과 접지형 FDNR로 분류된다.
도 2a 내지 도 2c는 일반적인 주파수-종속 부성 저항기의 구성 블록도가 도시되어 있는데, 이 주파수-종속 부성 저항기는 전달함수가 T(s)인 (차동)미분기와 귀환전류소자인 (차동)트랜스어드미턴스 증폭기로 구성된다. 도 2a에는 단일(single) 신호전원을 입력으로 하는 접지형 FDNR 이고, 도 2b에는 차동(differential) 신호전원을 입력으로 하는 플로팅형 FDNR, 도 2c에는 단일신호전원을 입력으로 하는 플로팅형 FDNR이며, 도 2d에는 접지형 FDNR과 플로팅형 FDNR의 회로 기호를 도시한다.
도 2a는 단일입력단자와 단일출력단자를 갖는 접지형 FDNR을 도시한 도면이다. 이 회로의 입력전압과 출력전압간의 관계식은 수학식 3과 같다.
또한, 입력전류(Iin)는 수학식 4와 같이 표현된다.
위의 입력전류(Iin)를 나타내는 수학식 4를 입력 임피던스로 표현하면 수학식 5와 같다.
이때, 전달함수 T(s)를 다시 표현하면 수학식 6과 같다.
여기서, 어드미턴스(Ym)는 sC로 표현되며 전달함수 T(s)는 하나의 미분기로 실현된다.
도 2b는 차동입력단자와 차동출력단자를 갖는 플로팅형 FDNR을 도시한 도면이다. 이 회로에서 미분기의 전달함수 이다.
도 2c는 단일입력단자와 단일출력단자를 갖는 플로팅형 FDNR을 도시한 도면이다. 이 단일입력단자와 단일출력단자를 갖는 플로팅형 FDNR의 입력전류는 아래의 수학식 7과 같이 표현된다.
그리고, 이 회로의 입력 임피던스로 표현하면 아래의 수학식 8과 같이 표현된다.
위의 수학식 8로부터 전달함수 T(s)를 구하면 아래의 수학식 9와 같다.
이러한 수학식 9에서와 같이, 본 발명에서의 트랜스어드미턴스 Ym은 sC이며 전달함수 T(s)는 하나의 미분기와 단위이득(Unit Gain)으로 실현된다.
종래의 FDNR은 미분기와 전류귀환소자를 전압증폭기인 연산증폭기만을 이용하여 구성하였는데, 그렇기 때문에 회로가 복잡하고 전류 또는 전압으로 FDNR의 D값을 제어할 수 없었으며, 연산증폭기의 주파수 특성 때문에 고주파에서는 사용할 수 없는 문제점이 있었다.
상기한 종래 기술의 문제점을 해결하기 위하여 본 발명은 회로 구성이 간단하고 FDNR의 D값을 전류 또는 전압을 가변 시킴으로써 용이하게 조절할 수 있으며, 고주파 특성이 좋은 TAA를 이용한 주파수-종속 부성 저항기를 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 플로팅형 주파수-종속 부성 저항기는, 입력전압에 따른 전류를 생성하여 출력하는 트랜스어드미턴스 증폭기와, 상기 트랜스어드미턴스 증폭기에서 출력되는 전류에 따른 미분전압을 출력하는 저항소자를 포함한 미분수단과; 상기 미분수단에서 발생한 미분전압에 따른 출력 귀환전류를 생성하여 출력하는 트랜스어드미턴스 증폭기로 이루어진 전류귀환수단을 포함한 것을 특징으로 한다.
삭제
삭제
삭제
이하에서는 본 발명의 한 실시예에 따른 "주파수-종속 부성 저항기"를 보다 상세하게 설명하면 다음과 같다.
본 발명의 한 실시예에 따른 주파수-종속 부성 저항기를 설명하기에 앞서, TAA를 이용한 미분기를 먼저 설명하면 다음과 같다.
도 3a는 TAA를 이용한 단일미분기를 도시하고, 도 3b는 TAA를 이용한 차동미분기를 도시한다. 이들 미분기의 동작 원리는 동일한데, TAA의 출력전류는 저항 R을 통해 접지로 흐른다. TAA의 출력전류는 이고, 이 미분기의 출력전압은 아래의 수학식 10과 같다.
상기 수학식 10에 따르면 TAA를 이용하여 반전 또는 비반전 미분기를 구성할 수 있음을 알 수 있다.
도 4는 본 발명의 제1실시예에 따른 단일입력단자와 단일출력단자를 갖는 접지형 FDNR의 회로 구성도이다. 이 접지형 FDNR은 트랜스어드미턴스가 Ym1인 제1TAA(41a)와 트랜스컨덕턴스가 Gm인 트랜스컨덕턴스 증폭기(이하, OTA라 함)(41b)로 이루어진 미분기(41)와, 트랜스어드미턴스가 Tm2인 제2TAA(42a)로 이루어진 전류귀환소자(42)를 포함한다.
입력전압(Vin)이 제1TAA(41a)에 입력되면 이 제1TAA(41a)에서 출력전류 가 생성되어 출력된다. 이 생성된 전류는 저항 역할을 하는 OTA(41b)와 함께 미분기(41)를 형성하고, 이때의 미분전압은 이 된다. 이 미분전압은 다시 전류귀환소자(42)인 제2TAA(42a)에 입력되고, 제2TAA(42a)는 출력전류 를 출력한다. 이 출력전류가 FDNR을 형성하기 위한 출력 귀환전류이며, 입력전압과 출력 귀환전류와의 관계를 표현하는 입력임피던스는 이다. 이 입력임피던스를 표현하는 식에서 s라는 성분이 주파수를 의미하는데, 이로써 입력임피던스가 주파수에 따라 변화함을 알 수 있다. 이 FDNR의 D값은 아래 수학식 11과 같다.
여기서, Ym1, Ym2 는 제1TAA와 제2TAA의 트랜스어드미턴스이고, Gm은 OTA의 트랜스컨덕턴스이다. 위의 수학식 11에서 Ym1, Ym2가 동일하면 Ym1 = Ym2
= Ym =sC이고, 이다.
위에서 설명한 본 발명에 따른 TAA와 OTA를 이용한 FDNR은 트랜스컨덕턴스를 조절하여 FDNR의 D 값을 전기적으로 제어할 수 있는 이점이 있다.
도 5는 본 발명의 제2실시예에 따른 차동입력단자와 차동출력단자를 갖는 플로팅형 FDNR의 회로 구성도이다. 이 플로팅형 FDNR은 트랜스어드미턴스가 Ym1인 제1TAA(51a)와 저항(R)으로 이루어진 차동미분기(51)와, 트랜스어드미턴스가 Ym2인 제2TAA(52a)로 이루어진 전류귀환소자(52)를 포함한다. 저항 대신에 트랜스컨덕턴스가 Gm인 OTA를 연결하여 구성할 수 있다.
입력전압 Vin이 제1TAA(51a)에 입력되면, 이 제1TAA(51a)는 상기 입력전압에 따른 전류를 생성하여 출력하고, 이 생성된 전류는 저항(R)과 연결되어 미분기(51)를 형성한다. 이 미분기(51)에 의한 미분전압은 제TAA(52a)에 의해 출력 귀환전류가 된다. 입력전압과 출력 귀환전류와의 관계를 표현하는 입력임피던스 이다. 여기서, s가 주파수를 의미하며, 도 5에 따른 FDNR도 주파수에 따라 입력임피던스가 변화한다.
이 FDNR의 D값은 저항을 연결한 경우에는 수학식 12와 같이 표현되고, 차동OTA를 연결한 경우에는 수학식 13과 같이 표현된다.
도 6은 본 발명의 제3실시예에 따른 3개의 TAA를 이용한 플로팅형 FDNR의 회로 구성도이다. 이는 트랜스어드미턴스가 Ym1인 제1TAA(61a)와 저항(R)으로 이루어진 미분기(61)와, 트랜스어드미턴스가 각각 Ym2, Ym3인 제2TAA(62a)와 제2TAA(62b)로 이루어진 전류귀환소자(62)를 포함한다.
제1TAA(61a)와 저항(R)은 앞서 설명한 도 4와 도 5의 미분기와 동일한 원리에 의해 미분기(61)를 형성한다. 또한, 제2TAA(52a)와 제3TAA(62b)에 의해 전류가 귀환되는데, Ym1 = Ym2 = Ym이다. 입력전압과 출력 귀환전류와의 관계를 표현하는 입력임피던스는 이다. 이 입력 임피던스의 식에서 s라는 성분이 주파수를 의미하며, 이 식으로부터 입력 임피던스는 주파수에 따라 변화한다는 것을 알 수 있다.
이 3개의 TAA와 저항으로 이루어진 FDNR의 D값은 수학식 14와 같이 표현된다.
도 7 내지 도 13은 본 발명에 따른 연산증폭기를 이용한 미분기와 TAA를 이용한 전류귀환소자로 이루어진 FDNR의 구성 회로도이다.
도 7은 본 발명의 제4실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(71)는 전압버퍼(71a)와 커패시터(C)와 연산증폭기(71b)와 저항(R)으로 이루어지며, 전류귀환소자(72)는 트랜스어드미턴스가 Ym인 TAA(72a)로 이루어진다.
입력전압 Vin은 전압버퍼(71a)를 통해 입력전압을 단위 이득으로 전달하고, 커패시터(C)와 저항(R)과 연산증폭기(71b)는 전달된 입력전압을 미분한다. 그리고, 연산증폭기(71b)의 미분전압을 입력받아 출력 귀환전류를 생성한다. 입력전압과 출력 귀환전류와의 관계는 입력임피던스로 표현할 수 있으며, 이 입력임피던스는 이다. 이 입력임피던스 식에서 s라는 성분이 주파수를 의미하며, 이 식으로부터 주파수에 의해 임피던스가 변화함을 알 수 있다.
상기한 도 7에 따른 FDNR의 D값은 아래의 수학식 15와 같다.
도 8은 본 발명의 제5실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(81)는 연산증폭기(81a)와 전압버퍼(71b)와 커패시터(C)와 저항(R, R1, R2)으로 이루어지며, 전류귀환소자(82)는 트랜스어드미턴스가 Ym인 TAA(82a)로 이루어진다.
입력전압 Vin은 전압버퍼(81b)에 의하여 단위이득으로 전압분배기(R1, R2)의 일단에 전달되며, 동시에 연산증폭기와 커패시터(C)와 저항(R)으로 이루어진 비반전 미분기에 의해 생성된 미분전압이 전압분배기(R1, R2)의 타단에 전달된다. 전압분배기(R1, R2)는 양단에 입력되는 두 전압의 차를 두 저항(R1, R2)의 비로 분할하여 전류귀환소자(82)에 미분전압으로 전달한다. 전류귀환소자(82)인 TAA(82a)는 미분전압으로부터 출력 귀환전류를 생성한다. 입력전압과 출력 귀환전류와의 관계를 표현하는 입력 임피던스는 이다. 이 도 8에 따른 FDNR의 입력임피던스도 주파수성분(s)에 따라 변화한다. 이 FDNR의 D값은 수학식 16과 같이 표현된다.
여기서 전압분배기를 구성하는 두 저항(R1과 R2)의 저항값이 동일한 것을 가정한다.
도 9는 본 발명의 제6실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(91)는 연산증폭기(91a)와 전압버퍼(91b)와 커패시터(C)와 저항(R)으로 이루어지며, 전류귀환소자(92)는 트랜스어드미턴스가 Ym인 TAA(92a)로 이루어진다.
입력전압 Vin이 인가되면 전압버퍼(91b)는 이 입력전압을 단위이득으로 버퍼링하여 TAA의 정입력(+)단자에 전달한다. 또한 입력전압 Vin은 연산증폭기(91a)의 정입력(+)단자에 인가되는데, 이 연산증폭기(91a)와 커패시터(C)와 저항(R)은 비반전 미분기로서 입력전압을 미분하여 TAA의 부입력(-)단자에 전달한다. 이 TAA는 미분전압과 단위이득으로 증폭된 입력전압으로부터 출력 귀환전류를 생성하여 출력한다.
이 입력전압과 출력 귀환전류와의 관계는 입력임피던스로 표현할 수 있으며, 이 입력임피던스는 이다. 이 입력임피던스는 s라는 주파수에 따라 변화한다. 이 도 9에 도시된 FDNR의 D값은 수학식 17과 같이 표현된다.
도 10은 본 발명의 제7실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(101)는 전압버퍼(101a)와 커패시터(C1, C2), 저항(R), 연산증폭기(101b), 전압분배기(R1, R2)로 이루어지고, 전류귀환소자(102)는 TAA(102a)로 이루어진다.
입력전압 Vin이 인가되면 전압버퍼(101a)는 이 입력전압을 단위이득으로 버퍼링하고 저항(R)과 커패시터(C1, C2)로 이루어진 임피던스 변환기를 통해 연산증폭기(101b)로 이루어진 미분기에 의해 미분전압을 출력한다. TAA(102a)는 연산증폭기(101b)의 미분전압으로부터 출력 귀환전류를 생성한다. 입력전압과 출력 귀환전류와의 관계를 표현하는 입력임피던스는 이다. 이 식으로부터 입력임피던스가 주파수성분에 의해 변화됨을 알 수 있다.
이 도 10에 따른 FDNR의 D값은 아래의 수학식 18과 같다.
여기서, 전압분배기의 두 저항(R1과 R2)의 저항값은 동일한 것으로 가정한다.
도 11은 본 발명의 제8실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(111)는 전압버퍼(111a)와 제1연산증폭기(111b)와 제2연산증폭기(111c)와 커패시터(C) 및 저항(R, R1, R2, R3, R4)으로 이루어지고, 전류귀환소자(112)는 TAA(112a)로 이루어진다.
입력전압 Vin이 인가되면, 이 입력전압은 전압버퍼(111a)를 통해 단위이득으로 버퍼링되어 차동 제2연산증폭기(111c)에 전달되고, 커패시터(C)와 저항(R)과 제1연산증폭기(111b)로 이루어진 비반전 미분기에 전달된다. 이 비반전 미분기는 미분전압을 발생하여 차동 제2연산증폭기(111c)에 전달한다. 제2연산증폭기(111c)는 두 전압의 차 전압을 증폭하여 출력하고, 이 제2연산증폭기(111c)의 출력전압이 전류귀환소자(112)인 TAA(112a)에 전달되며, TAA(112a)는 출력 귀환전류를 생성한다. 입력전압과 출력 귀환전류와의 관계는 입력임피던스로 표현할 수 있으며, 이 입력임피던스는 인 바, 이 입력입피던스가 주파수에 따라 가변되는 값임을 알 수 있다.
도 11에 따른 FDNR의 D값은 수학식 19와 같다.
여기서, R = R1 = R2 = R3 = R4 이다.
도 12는 본 발명의 제9실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(121)는 연산증폭기(121a)와 커패시터(C)와 저항(R)으로 이루어지고, 전류귀환소자(122)는 TAA(122a)로 이루어진다.
연산증폭기(121a)와 커패시터(C)와 저항(R)은 비반전 미분기를 형성하고, 이 비반전 미분기에서 형성된 전압이 TAA(122a)에 의해 출력 귀환전류로 출력된다. 입력전압 Vin은 연산증폭기(121a)의 정입력(+) 단자에 연결되고, 연결된 입력전압은 연산증폭기로 이루어진 비반전 미분기에 의해 미분전압이 발생된다. 전류귀환소자인 TAA(122a)는 이 미분전압으로부터 출력 귀환전류(iout)를 생성한다. 입력전압과 출력 귀환전류와의 관계는 입력임피던스로 표현할 수 있으며, 이 입력임피던스는 이다. 이 입력임피던스를 나타내는 식에서 s가 주파수 성분을 의미하며, 이 입력임피던스는 주파수에 따라 변화한다.
도 12에 도시된 FDNR의 D값은 아래의 수학식 20과 같이 표현된다.
도 13은 본 발명의 제10실시예에 따른 접지형 FDNR의 회로 구성도로서, 미분기(131)는 제1연산증폭기(131a)와 전압분배기(R1과 R2)와 제2연산증폭기(131b)와 커패시터(C)와 저항(R)으로 이루어지고, 전류귀환소자(132)는 TAA(132a)로 이루어진다.
입력전압 Vin이 인가되면, 입력전압은 제1연산증폭기(131a)를 포함한 비반전 증폭기와 제2연산증폭기(131b)를 포함한 비반전 미분기에 각각 전달된다. 제1연산증폭기(131a)는 이 입력전압을 증폭하여 출력하는데, 비반전 미분기는 입력전압을 미분하여 출력한다. 전류귀환소자(132)인 TAA(132a)는 이 미분전압으로부터 출력 귀환전류를 생성하여 출력한다. 이 입력전압과 출력 귀환전류의 관계를 표현하는 입력임피던스는 이다. 이 입력임피던스는 주파수성분에 의해 변화하는 값이다.
도 13에 도시된 FDNR의 D값은 수학식 21과 수학식 22와 같이 표현된다.
여기서, 전압분배기를 이루는 R1 = R2이다.
여기서, 전압분배기를 이루는 R1 ≠ R2이다.
도 14는 제11실시예에 따른 FDNR의 구성 회로도이다. 미분기(141)는 트랜스어드미턴스가 Ym인 TAA(141a)와 저항(R)으로 이루어지고, 전류귀환소자(142)는 전류 전송자(CCI, CCII)로 이루어진다. 입력전압 Vin이 인가되면, TAA(141a)과 저항(R)에 의해 미분기가 형성되고, 이 미분기에서 미분된 전압은 전류 전송자(142a)에 의해 입력되는데, 이 전류 전송자(142a)에 의해 출력 귀환전류가 생성되어 출력된다. 이 입력전압과 출력 귀환전류와의 관계는 입력임피던스로 표현할 수 있으며 이 입력임피던스는 이다. 이 입력임피던스는 주파수성분(s)에 의해 변화한다.
도 14에 도시된 FDNR의 D값은 아래의 수학식 23과 같이 표현된다.
이상에서 설명한 바와 같이 위의 제1실시예 내지 제11실시예에 도시된 본 발명에 따른 FDNR은, D값을 직류 바이어스(또는 직류 바이어스의 비)와 저항(또는 저항의 비)으로 제어할 수 있다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, TAA와 연산증폭기를 이용한 FDNR를 제작함으로써, 각종 계정용 시스템에서의 미분회로와 주파수 종속회로를 간략하게 구성할 수 있다. 또한, 본 발명에 따른 FDNR은 회로 구성이 간략하기 때문에, IC화하기에 유리하며, 이를 포함하는 계측 제어시스템 및 의용 전자장치, 여파기, 발진기 등을 간략하고 용이하게 구현할 수 있는 효과가 있다.
도 1a와 도 1b는 일반적인 트랜스어드미턴스 증폭기(TAA)의 기호를 도시한 도면,
도 2a 내지 도 2c는 일반적인 주파수-종속 부성 저항기의 구성 블록도,
도 2d는 일반적인 주파수-종속 부성 저항기의 기호를 도시한 도면,
도 3a는 TAA를 이용한 단일미분기를 도시한 도면,
도 3b는 TAA를 이용한 차동미분기를 도시한 도면,
도 4는 본 발명의 제1실시예에 따른 접지형 FDNR의 회로 구성도,
도 5는 본 발명의 제2실시예에 따른 플로팅형 FDNR의 회로 구성도,
도 6은 본 발명의 제3실시예에 따른 3개의 TAA를 이용한 플로팅형 FDNR의 회로 구성도,
도 7은 본 발명의 제4실시예에 따른 접지형 FDNR의 회로 구성도,
도 8은 본 발명의 제5실시예에 따른 접지형 FDNR의 회로 구성도,
도 9는 본 발명의 제6실시예에 따른 접지형 FDNR의 회로 구성도,
도 10은 본 발명의 제7실시예에 따른 접지형 FDNR의 회로 구성도,
도 11은 본 발명의 제8실시예에 따른 접지형 FDNR의 회로 구성도,
도 12는 본 발명의 제9실시예에 따른 접지형 FDNR의 회로 구성도,
도 13은 본 발명의 제10실시예에 따른 접지형 FDNR의 회로 구성도,
도 14는 본 발명의 제11실시예에 따른 접지형 FDNR의 구성 회로도이다.
Claims (15)
- 입력전압에 따른 미분전압을 출력하는 미분수단과, 상기 미분전압에 따른 출력 귀환전류를 생성하여 상기 미분수단에 제공하는 전류귀환수단을 포함하고,상기 미분수단은 단일 입력단자를 구비하여 단일 입력전압에 따른 전류를 생성하여 출력하는 제1트랜스어드미턴스 증폭기와, 상기 제1트랜스어드미턴스 증폭기에서 출력되는 전류에 따른 미분전압을 출력하는 저항소자를 포함하고,상기 전류귀환수단은 상기 미분전압에 따른 출력 귀환전류를 생성하여 상기 제1트랜스어드미턴스 증폭기의 단일 입력단자로 출력하는 제2트랜스어드미턴스 증폭기를 포함한 것을 특징으로 하는 플로팅형 주파수-종속 부성 저항기.
- 제 1 항에 있어서, 상기 저항소자는 트랜스컨덕턴스 증폭기인 것을 특징으로 하는 플로팅형 주파수-종속 부성 저항기.
- 입력전압에 따른 미분전압을 출력하는 미분수단과, 상기 미분전압에 따른 출력 귀환전류를 생성하여 상기 미분수단에 제공하는 전류귀환수단을 포함하고,상기 미분수단은 차동 입력단자로부터 입력되는 차동 입력전압에 따른 출력전류를 생성하여 차동 출력단자로 출력하는 제1트랜스어드미턴스 증폭기와, 상기 제1트랜스어드미턴스 증폭기의 차동 출력단자 사이에 접속되어 상기 제1트랜스어드미턴스 증폭기의 출력 전류에 따른 미분전압을 출력하는 저항을 포함하고,상기 전류귀환수단은 차동 입력단자가 상기 제1트랜스어드미턴스 증폭기의 차동 출력단자와 비반전 접속되고 차동 출력단자가 상기 제1트랜스어드미턴스 증폭기의 차동 입력단자와 반전 접속되는 제2트랜스어드미턴스 증폭기를 포함한 것을 특징으로 하는 플로팅형 주파수-종속 부성 저항기.
- 입력전압에 따른 미분전압을 출력하는 미분수단과, 상기 미분전압에 따른 출력 귀환전류를 생성하여 상기 미분수단에 제공하는 전류귀환수단을 포함하고,상기 미분수단은 차동 입력단자로부터 입력되는 차동 입력전압에 따른 출력전류를 생성하여 단일 출력단자로 출력하는 제1트랜스어드미턴스 증폭기와, 상기 제1트랜스어드미턴스 증폭기의 단일 출력단자와 접지 사이에 접속되어 상기 제1트랜스어드미턴스 증폭기의 출력 전류에 따른 미분전압을 출력하는 저항을 포함하고,상기 전류귀환수단은 차동 입력단자가 상기 저항의 양단에 반전 접속되고 단일 출력단자가 상기 제1트랜스어드미턴스 증폭기의 정입력단자와 접속된 제2트랜스어드미턴스 증폭기와, 차동 입력단자가 상기 저항의 양단에 비반전 접속되고 단일 출력단자가 상기 제1트랜스어드미턴스 증폭기의 부입력단자와 접속된 제3트랜스어드미턴스 증폭기를 포함한 것을 특징으로 하는 플로팅형 주파수-종속 부성 저항기.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0048479A KR100530740B1 (ko) | 2001-08-11 | 2001-08-11 | 주파수-종속 부성 저항기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0048479A KR100530740B1 (ko) | 2001-08-11 | 2001-08-11 | 주파수-종속 부성 저항기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030014458A KR20030014458A (ko) | 2003-02-19 |
KR100530740B1 true KR100530740B1 (ko) | 2005-11-28 |
Family
ID=27718808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0048479A KR100530740B1 (ko) | 2001-08-11 | 2001-08-11 | 주파수-종속 부성 저항기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100530740B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4872209A (en) * | 1987-10-28 | 1989-10-03 | U.S. Philips Corporation | Integratable amplifier circuit having frequency responsive negative feedback |
JPH01320807A (ja) * | 1988-05-11 | 1989-12-26 | Licentia Patent Verwalt Gmbh | 可調整広帯域増幅装置及び該増幅装置付混合器装置 |
WO1997000392A1 (en) * | 1995-06-19 | 1997-01-03 | Fel-Pro Incorporated | Gasket layer identifiers |
JPH09252223A (ja) * | 1996-03-14 | 1997-09-22 | Nikon Corp | トランスアドミタンス増幅装置と該増幅装置による負荷駆動方法及びモータ駆動装置 |
-
2001
- 2001-08-11 KR KR10-2001-0048479A patent/KR100530740B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4872209A (en) * | 1987-10-28 | 1989-10-03 | U.S. Philips Corporation | Integratable amplifier circuit having frequency responsive negative feedback |
JPH01320807A (ja) * | 1988-05-11 | 1989-12-26 | Licentia Patent Verwalt Gmbh | 可調整広帯域増幅装置及び該増幅装置付混合器装置 |
WO1997000392A1 (en) * | 1995-06-19 | 1997-01-03 | Fel-Pro Incorporated | Gasket layer identifiers |
JPH09252223A (ja) * | 1996-03-14 | 1997-09-22 | Nikon Corp | トランスアドミタンス増幅装置と該増幅装置による負荷駆動方法及びモータ駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20030014458A (ko) | 2003-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1053537C (zh) | 电荷传递装置 | |
JPH0147933B2 (ko) | ||
EP0435472A3 (en) | Active filter | |
JPH0746082A (ja) | フィルタ回路 | |
EP0716506A1 (en) | Grounded inductance circuit using a gyrator circuit | |
EP0360227A2 (en) | Terminating circuit in a battery feed circuit of an electronic exchange system | |
KR100530740B1 (ko) | 주파수-종속 부성 저항기 | |
EP1898526B1 (en) | Low-pass filter and voltage-current conversion circuit used in the same | |
US6812780B2 (en) | Filter circuit and detection circuit having filter circuit | |
JPS62272705A (ja) | 増幅回路 | |
EP0280516B1 (en) | Differential amplifier circuit | |
EP0903847B1 (en) | Amplifier circuit | |
EP0151575B1 (en) | Reactance measurement circuit with enhanced linearity | |
JPH0635540Y2 (ja) | 差動増幅器 | |
Biolek et al. | Precise implementation of CDTA | |
EP1248367A1 (en) | Active circuit simulating an inductance | |
JPH04130591A (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
JP3123581B2 (ja) | 高速複合反転増幅器 | |
RU2195070C1 (ru) | Широкополосный активный пьезоэлектрический фильтр | |
JPH05344026A (ja) | プリエンファシス回路 | |
JP2991284B2 (ja) | 等価インダクタンス回路 | |
JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
JPS6218808A (ja) | 反転増幅回路における入力バイアス電流補償回路 | |
JPH0246107Y2 (ko) | ||
RU17376U1 (ru) | Интегратор напряжения |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030925 Effective date: 20050830 |
|
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |