JP3123581B2 - 高速複合反転増幅器 - Google Patents
高速複合反転増幅器Info
- Publication number
- JP3123581B2 JP3123581B2 JP05279331A JP27933193A JP3123581B2 JP 3123581 B2 JP3123581 B2 JP 3123581B2 JP 05279331 A JP05279331 A JP 05279331A JP 27933193 A JP27933193 A JP 27933193A JP 3123581 B2 JP3123581 B2 JP 3123581B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- amplifier
- input terminal
- current feedback
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電流入力型（電流帰還
型ともいう）増幅器を用い、直流特性の優れた高速複合
反転増幅器に関し、特にその交流特性の改善に関するも
のである。
型ともいう）増幅器を用い、直流特性の優れた高速複合
反転増幅器に関し、特にその交流特性の改善に関するも
のである。
【０００２】
【従来の技術】図３は従来の高速複合反転増幅器の一例
を示す構成図であって、ＩＮは入力端子、ＯＵＴは出力
端子、ｒ1 〜ｒ4 は抵抗、Ｃ，Ｃ0 はコンデンサ、ＯＰ
１は高速電流帰還型増幅器、ＯＰ２は高精度の増幅器で
ある。
を示す構成図であって、ＩＮは入力端子、ＯＵＴは出力
端子、ｒ1 〜ｒ4 は抵抗、Ｃ，Ｃ0 はコンデンサ、ＯＰ
１は高速電流帰還型増幅器、ＯＰ２は高精度の増幅器で
ある。
【０００３】図３において、入出力端子ＩＮ，ＯＵＴの
間には直列接続された第１の抵抗ｒ1 と第２の抵抗ｒ2
とから成る抵抗回路が接続されている。第１の増幅器で
ある高速電流帰還型増幅器ＯＰ１の反転入力端子はコン
デンサＣを介して第１の抵抗ｒ1 と第２の抵抗ｒ2 の共
通接続点（ａ）に接続されると共に抵抗ｒ3 を介してコ
モンラインに接続されている。また、ＯＰ１の出力は出
力端子ＯＵＴに接続されている。第２の増幅器である高
精度増幅器ＯＰ２の反転入力端子は第４の抵抗ｒ4 を介
して前記共通接続点ａに接続され、非反転入力端子はコ
モンラインに接続されている。そして反転入力端子と出
力端の間にコンデンサＣ0 が接続されている。また出力
端の電圧は前記第１の増幅器ＯＰ１の非反転入力端子に
導かれている。
間には直列接続された第１の抵抗ｒ1 と第２の抵抗ｒ2
とから成る抵抗回路が接続されている。第１の増幅器で
ある高速電流帰還型増幅器ＯＰ１の反転入力端子はコン
デンサＣを介して第１の抵抗ｒ1 と第２の抵抗ｒ2 の共
通接続点（ａ）に接続されると共に抵抗ｒ3 を介してコ
モンラインに接続されている。また、ＯＰ１の出力は出
力端子ＯＵＴに接続されている。第２の増幅器である高
精度増幅器ＯＰ２の反転入力端子は第４の抵抗ｒ4 を介
して前記共通接続点ａに接続され、非反転入力端子はコ
モンラインに接続されている。そして反転入力端子と出
力端の間にコンデンサＣ0 が接続されている。また出力
端の電圧は前記第１の増幅器ＯＰ１の非反転入力端子に
導かれている。
【０００４】第１の増幅器すなわち高速電流帰還型増幅
器ＯＰ１は、高速で周波数帯域幅が広いという特徴を持
つが、半面利得が有限で、入力バイアス電流が大きいと
いう短所も有する。電流帰還型増幅器ＯＰ１の反転入力
のインピーダンスは非常に低く、そのため反転入力端へ
の電流の流れ出しあるいは吸い込みがある。内部ではこ
の電流を検知して、出力電圧に変換する。通常ボルテー
ジフィードバック増幅器ではゲインを増加させると帯域
幅が減少するものであるが、この電流帰還型増幅器ＯＰ
１では相対的に一定の帯域幅を示す。換言すれば、増幅
器ＯＰ１の帯域幅は、実質的に閉ループゲインの大きさ
には依存しないようになっている。
器ＯＰ１は、高速で周波数帯域幅が広いという特徴を持
つが、半面利得が有限で、入力バイアス電流が大きいと
いう短所も有する。電流帰還型増幅器ＯＰ１の反転入力
のインピーダンスは非常に低く、そのため反転入力端へ
の電流の流れ出しあるいは吸い込みがある。内部ではこ
の電流を検知して、出力電圧に変換する。通常ボルテー
ジフィードバック増幅器ではゲインを増加させると帯域
幅が減少するものであるが、この電流帰還型増幅器ＯＰ
１では相対的に一定の帯域幅を示す。換言すれば、増幅
器ＯＰ１の帯域幅は、実質的に閉ループゲインの大きさ
には依存しないようになっている。
【０００５】増幅器ＯＰ２は、利得がほぼ無限大で、入
力バイアス電流、オフセット、ドリフトなどが小さく、
高精度のものである。
力バイアス電流、オフセット、ドリフトなどが小さく、
高精度のものである。
【０００６】このような構成においては、第１の抵抗と
第２の抵抗の共通接続点ａが０Ｖになるように（仮想接
地点となるように）増幅器ＯＰ２が動作し、回路全体と
しての直流利得ＡDCは、 ＡDC＝−ｒ2 ／ｒ1 ……(1) となる。他方交流利得ＡACは次のように表わされる。 ＡAC＝−（ｒ2 ／ｒ1 ）×｛ＲA ／（ｒ2 ＋ＲA ）｝ ……(2) ただし、ＲA は増幅器ＯＰ１のトランスインピーダンス
と呼ばれるもので、次のように表わされるものである。 ＲA ＝Ｖ0 ／ｉ ……(3) ここに、Ｖ0 は増幅器ＯＰ１の出力電圧、ｉは増幅器Ｏ
Ｐ１の反転入力端の電流である。
第２の抵抗の共通接続点ａが０Ｖになるように（仮想接
地点となるように）増幅器ＯＰ２が動作し、回路全体と
しての直流利得ＡDCは、 ＡDC＝−ｒ2 ／ｒ1 ……(1) となる。他方交流利得ＡACは次のように表わされる。 ＡAC＝−（ｒ2 ／ｒ1 ）×｛ＲA ／（ｒ2 ＋ＲA ）｝ ……(2) ただし、ＲA は増幅器ＯＰ１のトランスインピーダンス
と呼ばれるもので、次のように表わされるものである。 ＲA ＝Ｖ0 ／ｉ ……(3) ここに、Ｖ0 は増幅器ＯＰ１の出力電圧、ｉは増幅器Ｏ
Ｐ１の反転入力端の電流である。
【０００７】
【発明が解決しようとする課題】図４は図３の原理に基
づく高速複合反転増幅器の一具体例であるが、このよう
な従来の複合反転増幅器には次のような問題がある。
づく高速複合反転増幅器の一具体例であるが、このよう
な従来の複合反転増幅器には次のような問題がある。
【０００８】図４においては、ｒ1 ＝ｒ2 ＝２．４Ｋ
Ω、ｒ3 ＝２ＫΩ、ＲA ＝４４０ＫΩ、Ｃ＝１μＦとし
てある。この場合、直流利得ＡDCは上記(1) 式から明ら
かなように−１であるが、交流利得ＡACは上記(2) 式か
ら−０．９９５と求められ、直流利得に比べると０．５
％の差が生じるという問題があった。
Ω、ｒ3 ＝２ＫΩ、ＲA ＝４４０ＫΩ、Ｃ＝１μＦとし
てある。この場合、直流利得ＡDCは上記(1) 式から明ら
かなように−１であるが、交流利得ＡACは上記(2) 式か
ら−０．９９５と求められ、直流利得に比べると０．５
％の差が生じるという問題があった。
【０００９】さらに、コンデンサＣと抵抗ｒ3 の共通接
続点ｂ（換言すれば増幅器ＯＰ１の反転入力端子）に
は、 ｉ・ｒ3 ＝（Ｖ0 ／ＲA ）・ｒ3 なる電圧（これをＶb とする）が発生し、ステップ入力
に対する出力のセトリングの過程でＣ・Ｖb なる電荷が
ｒ2 を介して出力より流れ込む必要がある。このときの
電流は、図５に示すように初期値が１（Ｖ）／４４０
（ＫΩ）≒２．３μＡで、２×１０3 （Ω）×１０
-6（Ｆ）＝２×１０-3ｓｅｃの時定数で指数関数的に減
少する。要するに、出力Ｖ0 には、 ［コンデンサＣを電圧Ｖb に充電するための電流］×ｒ
2 だけの誤差がセトリング時に発生するという欠点があっ
た。
続点ｂ（換言すれば増幅器ＯＰ１の反転入力端子）に
は、 ｉ・ｒ3 ＝（Ｖ0 ／ＲA ）・ｒ3 なる電圧（これをＶb とする）が発生し、ステップ入力
に対する出力のセトリングの過程でＣ・Ｖb なる電荷が
ｒ2 を介して出力より流れ込む必要がある。このときの
電流は、図５に示すように初期値が１（Ｖ）／４４０
（ＫΩ）≒２．３μＡで、２×１０3 （Ω）×１０
-6（Ｆ）＝２×１０-3ｓｅｃの時定数で指数関数的に減
少する。要するに、出力Ｖ0 には、 ［コンデンサＣを電圧Ｖb に充電するための電流］×ｒ
2 だけの誤差がセトリング時に発生するという欠点があっ
た。
【００１０】本発明の目的は、このような点を解消し、
交流利得と直流利得に差の生じない高速複合反転増幅器
を提供することにある。
交流利得と直流利得に差の生じない高速複合反転増幅器
を提供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために本発明では、入力端子と、出力端子と、これら
入出力端子間に直列接続された第１の抵抗と第２の抵抗
とから成る抵抗回路と、反転入力端子がコンデンサを介
して前記第１の抵抗と第２の抵抗の共通接続点に接続さ
れると共に第３の抵抗を介してコモンラインに接続され
出力端が前記出力端子に接続された電流帰還型増幅器
と、非反転入力端子がコモンラインに接続され反転入力
端子が第４の抵抗を介して前記共通接続点に接続される
と共にコンデンサを介して出力端に接続されこの出力端
より出力される電圧を前記電流帰還型増幅器の非反転入
力端子に与える高精度増幅器を備えた高速複合反転増幅
器において、前記入力端子と前記電流帰還型増幅器の反
転入力端子の間に接続され所定の抵抗値を持つ抵抗を具
備したことを特徴とする。
るために本発明では、入力端子と、出力端子と、これら
入出力端子間に直列接続された第１の抵抗と第２の抵抗
とから成る抵抗回路と、反転入力端子がコンデンサを介
して前記第１の抵抗と第２の抵抗の共通接続点に接続さ
れると共に第３の抵抗を介してコモンラインに接続され
出力端が前記出力端子に接続された電流帰還型増幅器
と、非反転入力端子がコモンラインに接続され反転入力
端子が第４の抵抗を介して前記共通接続点に接続される
と共にコンデンサを介して出力端に接続されこの出力端
より出力される電圧を前記電流帰還型増幅器の非反転入
力端子に与える高精度増幅器を備えた高速複合反転増幅
器において、前記入力端子と前記電流帰還型増幅器の反
転入力端子の間に接続され所定の抵抗値を持つ抵抗を具
備したことを特徴とする。
【００１２】
【作用】本発明は、コンデンサを充電するための電流が
帰還抵抗に流れるのを補償するもので、入力端子と電流
帰還型増幅器の反転入力端子の間に抵抗を挿入接続し、
入力端子側から前記電流を供給するようにしている。こ
れにより、帰還抵抗には前記電流が流れなくなり、コン
デンサの充電による影響が出力端子の出力には及ばない
ようになる。その結果、直流利得と交流利得が等しくな
る。
帰還抵抗に流れるのを補償するもので、入力端子と電流
帰還型増幅器の反転入力端子の間に抵抗を挿入接続し、
入力端子側から前記電流を供給するようにしている。こ
れにより、帰還抵抗には前記電流が流れなくなり、コン
デンサの充電による影響が出力端子の出力には及ばない
ようになる。その結果、直流利得と交流利得が等しくな
る。
【００１３】
【実施例】以下図面を用いて本発明を詳しく説明する。
図１は本発明に係る高速複合反転増幅器の原理的構成図
である。なお、図３と同等部分には同一符号を付してあ
る。図１において図３に示す従来の高速複合反転増幅器
と異なるところは、入力端子ＩＮと共通接続点ｂ（増幅
器ＯＰ１の反転入力端子）との間に第５の抵抗ＲXを挿
入接続した点である。この場合の抵抗ＲX の値は、 ｒ1 ：ｒ2 ＝Ｒx ：ＲA ……(4) の関係を満たすものである。
図１は本発明に係る高速複合反転増幅器の原理的構成図
である。なお、図３と同等部分には同一符号を付してあ
る。図１において図３に示す従来の高速複合反転増幅器
と異なるところは、入力端子ＩＮと共通接続点ｂ（増幅
器ＯＰ１の反転入力端子）との間に第５の抵抗ＲXを挿
入接続した点である。この場合の抵抗ＲX の値は、 ｒ1 ：ｒ2 ＝Ｒx ：ＲA ……(4) の関係を満たすものである。
【００１４】図２は本発明の高速複合反転増幅器の一具
体例を示すものである。高速電流帰還型増幅器ＯＰ１は
図４と同様に４４０ＫΩ形、すなわちＲA ＝４４０ＫΩ
の増幅器である。そしてｒ1 ＝ｒ2 ＝２．４ＫΩである
ので、抵抗ＲX としては上記(4) 式の関係から４４０Ｋ
Ωに設定されている。
体例を示すものである。高速電流帰還型増幅器ＯＰ１は
図４と同様に４４０ＫΩ形、すなわちＲA ＝４４０ＫΩ
の増幅器である。そしてｒ1 ＝ｒ2 ＝２．４ＫΩである
ので、抵抗ＲX としては上記(4) 式の関係から４４０Ｋ
Ωに設定されている。
【００１５】このような構成によれば、従来例で述べた
１（Ｖ）／４４０（ＫΩ）≒２．３μＡの電流を抵抗Ｒ
X 経由で入力端子ＩＮより増幅器ＯＰ１に直接流し込ん
で相殺する。これにより、仮想接地点ａには不要な電流
が流れなくなり、コンデンサ充電の影響が出力に及ばな
くなる。
１（Ｖ）／４４０（ＫΩ）≒２．３μＡの電流を抵抗Ｒ
X 経由で入力端子ＩＮより増幅器ＯＰ１に直接流し込ん
で相殺する。これにより、仮想接地点ａには不要な電流
が流れなくなり、コンデンサ充電の影響が出力に及ばな
くなる。
【００１６】なおこの場合も、共通接続点ａが０Ｖにな
るように増幅器ＯＰ２が動作するため、直流利得ＡDCは
従来例と同様−ｒ2 ／ｒ1 である。他方、交流利得ＡAC
は、前記(2) 式においてｒ1 をｒ1 とＲX の並列抵抗に
置き換えることによって求められるから、 ＡAC＝−ｒ2×｛（ ｒ1 ＋ＲX ）／ｒ1 ＲX ｝×｛ＲA ／（ｒ2 ＋ＲA ）｝ となる。いま、ｒ1 ＝ｒ2 、ＲX ＝ＲA であるから、直
流利得ＡDCも交流利得ＡACも共に１となり、等しくなっ
ていることが分かる。
るように増幅器ＯＰ２が動作するため、直流利得ＡDCは
従来例と同様−ｒ2 ／ｒ1 である。他方、交流利得ＡAC
は、前記(2) 式においてｒ1 をｒ1 とＲX の並列抵抗に
置き換えることによって求められるから、 ＡAC＝−ｒ2×｛（ ｒ1 ＋ＲX ）／ｒ1 ＲX ｝×｛ＲA ／（ｒ2 ＋ＲA ）｝ となる。いま、ｒ1 ＝ｒ2 、ＲX ＝ＲA であるから、直
流利得ＡDCも交流利得ＡACも共に１となり、等しくなっ
ていることが分かる。
【００１７】
【発明の効果】以上説明したように本発明によれば、直
流利得を変化させることなく交流利得も直流利得と同じ
値にすることができる。また、本発明は、入力の変化に
よって共通接続点ｂの電圧Ｖb が変化しないため、コン
デンサＣの充放電電流による出力誤差が発生しないとい
う効果を奏する。
流利得を変化させることなく交流利得も直流利得と同じ
値にすることができる。また、本発明は、入力の変化に
よって共通接続点ｂの電圧Ｖb が変化しないため、コン
デンサＣの充放電電流による出力誤差が発生しないとい
う効果を奏する。
【図１】本発明に係る高速複合反転増幅器の原理構成図
である。
である。
【図２】本発明に係る高速複合反転増幅器の一実施例構
成図である。
成図である。
【図３】従来の高速複合反転増幅器の原理構成図であ
る。
る。
【図４】従来の高速複合反転増幅器の一具体例を示す構
成図である。
成図である。
【図５】コンデンサに流れる電流波形を示す図である。
ｒ1 ，ｒ2 ，ｒ3 ，ｒ4 ，ｒ5 ，ｒ6 ，ｒ7 抵抗 Ｃ コンデンサ ＯＰ１ 高速電流帰還型増幅器 ＯＰ２ 高精度増幅器
Claims (1)
- 【請求項１】入力端子と、出力端子と、これら入出力端
子間に直列接続された第１の抵抗と第２の抵抗とから成
る抵抗回路と、 反転入力端子がコンデンサを介して前記第１の抵抗と第
２の抵抗の共通接続点に接続されると共に第３の抵抗を
介してコモンラインに接続され、出力端が前記出力端子
に接続された電流帰還型増幅器と、 非反転入力端子がコモンラインに接続され、反転入力端
子が第４の抵抗を介して前記共通接続点に接続されると
共にコンデンサを介して出力端に接続され、この出力端
より出力される電圧を前記電流帰還型増幅器の非反転入
力端子に与える高精度増幅器を備えた高速複合反転増幅
器において、 前記入力端子と前記電流帰還型増幅器の反転入力端子の
間に接続され、その抵抗値ＲX が、 ｒ1 ：ｒ2 ＝Ｒx ：ＲA ただし、ｒ1 ：第１の抵抗の抵抗値 ｒ2 ：第２の抵抗の抵抗値 ＲA ：電流帰還型増幅器のトランスインピーダンス の関係を有する抵抗を具備したことを特徴とする高速複
合反転増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05279331A JP3123581B2 (ja) | 1993-11-09 | 1993-11-09 | 高速複合反転増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05279331A JP3123581B2 (ja) | 1993-11-09 | 1993-11-09 | 高速複合反転増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131255A JPH07131255A (ja) | 1995-05-19 |
| JP3123581B2 true JP3123581B2 (ja) | 2001-01-15 |
Family
ID=17609694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05279331A Expired - Fee Related JP3123581B2 (ja) | 1993-11-09 | 1993-11-09 | 高速複合反転増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123581B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6296965B2 (ja) | 2014-11-28 | 2018-03-20 | 株式会社アドバンテスト | 電流測定回路および塩基配列解析装置 |
-
1993
- 1993-11-09 JP JP05279331A patent/JP3123581B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131255A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564228B2 (ja) | 電源バランス回路 | |
| JPS6057106B2 (ja) | オ−トゼロ積分器 | |
| WO2004036741A1 (en) | Frequency compensation of common-mode feedback loops for differential amplifiers | |
| JPS58142611A (ja) | 演算増幅器を含む増幅回路 | |
| JPS6232714A (ja) | オフセツト電圧補正回路 | |
| JP3123581B2 (ja) | 高速複合反転増幅器 | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US3958135A (en) | Current mirror amplifiers | |
| JP2003037449A (ja) | 演算増幅器 | |
| JPS5894219A (ja) | フイルタ回路 | |
| JPS63283214A (ja) | 高周波検出回路 | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JP2542245B2 (ja) | 電圧出力回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
| JPH0441611Y2 (ja) | ||
| JPH0353801B2 (ja) | ||
| JP2717539B2 (ja) | 電源回路 | |
| JP3128315B2 (ja) | 差動増幅回路 | |
| JPH06140874A (ja) | インピーダンス変換回路 | |
| JPS5897797A (ja) | 電圧・電流変換回路 | |
| CP | High Speed Current Feedback Op Amps | |
| JPH01136402A (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |