KR100525671B1 - 집적형 반도체 소자 제조 방법 - Google Patents

집적형 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100525671B1
KR100525671B1 KR10-2003-7006454A KR20037006454A KR100525671B1 KR 100525671 B1 KR100525671 B1 KR 100525671B1 KR 20037006454 A KR20037006454 A KR 20037006454A KR 100525671 B1 KR100525671 B1 KR 100525671B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
conductive material
integrated semiconductor
layer
device manufacturing
Prior art date
Application number
KR10-2003-7006454A
Other languages
English (en)
Other versions
KR20030048470A (ko
Inventor
몰한스피터
비치글라센안드레아스
트루에비알렉산더
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20030048470A publication Critical patent/KR20030048470A/ko
Application granted granted Critical
Publication of KR100525671B1 publication Critical patent/KR100525671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 집적형 반도체 소자(1)의 제조 방법에 관한 것이다. 적어도 하나의 분리 트렌치가 형성되며, 비공형적 증착 방법에 의해 제 1 비도전성 물질층(4)이 도포되며, 공형적 증착 방법에 의해 적어도 상기 반도체 소자(1)의 후방 표면 에 제 2 비도전성 물질층(5)이 도포된다.

Description

집적형 반도체 소자 제조 방법{METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR COMPONENT}
본 발명은 집적형 반도체 소자의 제조 방법에 관한 것이다.
집적형 반도체 소자는 반도체 웨이퍼 상에 집적 회로를 형성함으로써 제조된다. 집적 회로는 반도체 기판에 내부적으로 그리고 외부적으로 도전성으로 접속되며, 이로써 조직화되는 도전성 층들이 형성되며, 도전성 층들은 유전층에 의해 서로 분리된다. 소자가 완벽하게 동작하도록 보장하기 위해, 집적 회로의 개별 능동 소자들은 서로 분리될 필요가 있다. 이러한 분리는 분리 트렌치로 알려진 것에 의해 달성되는데, 분리 트렌치는 반도체 웨이퍼 내부에 형성되어 비도전성 물질로 충진된다(얕은 트렌치 분리(shallow trench isolation), STI). 지금까지, 비도전성 물질로 충진하는 단계는 통상적으로 분리층의 공형 증착(conformal deposition), 즉, 접촉가능한 표면 전체에 걸쳐 동일한 레이트로 분리 물질을 증착함으로써 수행되었다. 이로써, 균일한 두께를 갖는 층이 반도체 소자 상에 형성된다.
최근에, 집적 회로의 구조는 점점 복잡해지고 있으며, 동시에 집적 회로의 크기도 매우 작아졌다. 이 때문에, 개별 능동 소자들을 분리하기 위해 필요한 분리 트렌치는 그의 종횡비가 점점 크게 되도록 형성되었다. 그러나, 통상적인 공형적 증착 프로세스는 큰 종횡비를 갖는 이러한 분리 트렌치를 충진하는데 더 이상 사용될 수 없는데, 그 이유는 분리 트렌치의 측벽이 분리 물질로 증착되어 분리 트렌치가 완전히 충진되기도 전에 분리 트렌치의 입구가 폐쇄되어 버리기 때문이다. 이렇게 내부에 형성되는 공동은 분리 특성이 최적으로 달성되는 것을 방해한다.
새로운 축소 기술과 함께 구조가 복잡해지고 이에 따라 이와 연관된 분리 트렌치의 종횡비가 증가함에 따라, 분리 트렌치를 충진하는데 있어서 비공형적으로 충진하는 프로세스(nonconformal filling process)가 점점 중요해지고 있다. 이러한 비공형적 충진 프로세스에서, 반도체 소자의 서로 다른 표면 상에서 분리 물질은 서로 다른 레이트로 증착되며, 이로써 상이한 두께를 갖는 분리층들이 반도체 소자 상에 증착된다. 분리 물질이 트렌치의 측벽에서보다 트렌치의 기저부에서 빨리 증착되기 때문에, 분리 트렌치는 내부에 공동이 형성되는 것이 없이 분리 물질로 충진될 수 있다. 이와 마찬가지로, 반도체 소자의 나머지 구조물들도 분리층으로 피복된다(도 1 참조).
이러한 비공형적 충진 프로세스를 사용하는 경우에는, 웨이퍼 후방 표면이 봉합되지 않는다는 문제가 발생한다. 그러나, 이렇게 웨이퍼의 후방 표면이 봉합되지 않으면, 후속하는 열처리 중에, 가령 도펀트와 같은 물질이 웨이퍼의 후방 표면으로부터 유출되어 인접하는 웨이퍼 상에 증착될 위험이 있는데, 그 이유는 웨이퍼들이 피트(pit) 내에 위치하는 경우 웨이퍼들이 통상적으로 열처리되기 때문이다. 이는 후속 프로세스 및 집적 회로의 전기 기능성에도 영향을 미칠 수 있다. 특히, 언급될 필요가 있는 문제의 원천은 임계 전압, 누설 전류, GOX 신뢰성이다.
발명의 개요
그러므로, 본 발명의 목적은 분리 트렌치의 최적의 분리 특성이 달성되며 이와 동시에 웨이퍼 후방 표면이 봉합되는 집적형 반도체 소자의 제조 방법을 제공하는 것이다.
이러한 목적은 청구 범위의 제 1 항에 따른 집적형 반도체 소자의 제조 방법에 의해 달성된다. 본 발명의 다른 유리한 실시예, 구성 및 측면은 청구 범위의 종속항, 도면, 발명의 상세한 설명 부분에서 제시된다.
본 발명에 따른 집적형 반도체 소자의 제조 방법은 적어도 하나의 분리 트렌치를 형성하는 단계와, 비공형적 증착 방법을 사용하여 제 1 비도전성 물질층을 도포하는 단계와, 공형적 증착 방법을 사용하여 적어도 반도체 소자의 후방 표면 상에 제 2 비도전성 물질층을 도포하는 단계를 포함한다.
그러므로, 본 발명에 따른 방법에서, 비공형적 증착 방법을 사용하여 분리 트렌치를 충진한 후에, 추가적인 증착 단계를 수행한다. 이 추가 단계는 반도체 소자의 후방 표면을 봉합하기 위해 사용된다. 이로써, 반도체 소자의 처리에 필요한 다음의 열처리 중에 가령 도펀트와 같은 물질이 후방 표면 외부로 확산되는 것이 방지된다. 온도에 의존하는 기체의 압력으로 인해, 상승된 온도에서 존재하게 되는 도펀트와 같은 물질의 보다 높은 외부 확산 경향이 후방 표면 봉합에 의해 억제된다.
본 발명의 바람직한 실시예에 따라, 분리 트렌치는 5000 내지 10000 Å 깊이, 특히 6000 내지 8000 Å 깊이를 갖는다.
또한, 본 발명의 바람직한 실시예에서, 제 1 비도전성 물질층은 1000 내지 4000 Å, 특히 2000 내지 3000 Å의 두께로 도포된다.
본 발명의 특히 바람직한 실시예에서, 제 2 비도전성 물질층은 1000 내지 5000 Å, 특히 2000 내지 4000 Å의 두께로 도포된다.
제 1 비도전성 물질층을 증착하기 위한 바람직한 비공형적 방법은 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 또는 선택적 산화 프로세스(Selox process)이며, 제 2 비도전성 물질층을 증착하기 위한 바람직한 공형적 방법은 대기 압력 열적 화학 기상 증착(APCVD), 하위 대기 압력 열적 화학 기상 증착(sub-atmospheric pressure thermal chemical vapor deposition: SACVD) 또는 저압 화학 기상 증착(LPCVD)이다.
분리 트렌치를 충진하고 반도체 소자의 후방 표면을 봉합용의 바람직한 비도전성 물질은 실리콘 산화물이다. 테트라에틸오소실리케이트(TEOS)는 비도전성 층들을 도포하기 위한 바람직한 실리콘 소스이다.
본 발명의 특히 바람직한 실시예에서, 공형적 증착 방법에 의해 도포되는 제 2 비도전성 물질층은 반도체 소자의 전방 표면에도 도포된다. 이로써, 첫째로, 분리 트렌치의 충진을 더욱 보충하며, 둘째로 분리층의 토폴러지 의존적 두께가 더욱 균일해진다.
본 발명의 특히 바람직한 실시예에서, 제 2 비도전성 물질층을 도포한 후에, 후속 단계로서 CMP(화학 기계적 폴리싱) 단계가 수행된다. 공형적 증착 방법에 의해 도포되는 제 2 비도전성 물질층이 집적형 반도체 소자의 전방 표면에도 도포되면, 비도전성 물질층의 두께가 균일해졌기 때문에, 폴리싱 전용 CMP 기술(polish-only CMP techniques)을 사용할 수 있다는 특별한 장점이 있다.
본 발명은 도 1 내지 도 3을 참조하여 보다 상세하게 설명될 것이다.
도 1은 비공형적 증착 방법에 의해 도포된 제 1 비도전성 물질층을 갖는 반도체 소자의 단면도,
도 2는 공형적 증착 방법에 의해 반도체 소자의 후방 표면에 도포된 제 2 비도전성 물질층을 갖는 반도체 소자의 단면도,
도 3은 공형적 증착 방법에 의해 반도체 소자의 전방 표면에 도포된 제 2 비도전성 물질층을 갖는 반도체 소자의 단면도.
도 1은 종래 기술에서 알려진 반도체 소자(1)의 단면도이며, 반도체 소자(1)는 반도체 층(2), 패드 질화물 층(3) 및 비공형적 증착 방법에 의해 도포된 제 1 비도전성 물질층(4)을 포함한다. 여기서, 반도체 소자의 후방 표면은 비공형적 증착 방법에 의해 봉합되지 않는다.
도 2는 반도체 층(2), 패드 질화물 층(3), 비공형적 증착 방법에 의해 도포된 제 1 비도전성 물질층(4) 및 공형적 증착 방법에 의해 반도체 소자의 후방 표면에 도포된 제 2 비도전성 물질층(5)을 포함하는 반도체 소자(1)의 단면도이다. 반도체 소자의 후방 표면은 추가 증착 단계에 의해 봉합된다.
도 3은 반도체 층(2), 패드 질화물 층(3), 비공형적 증착 방법에 의해 도포된 제 1 비도전성 물질층(4) 및 공형적 증착 방법에 의해 도포된 제 2 비도전성 물질층(5)을 포함하는 반도체 소자(1)의 단면도이다. 이 실시예에서, 층(5)은 집적형 반도체 소자의 후방 표면 뿐만 아니라 이 소자의 전방 표면에도 도포된다. 반도체 소자의 후방 표면 봉합 및 전방 표면 추가 증착 단계는 분리 트렌치의 충진을 더욱 보충하고 분리층의 토폴러지 의존성 두께를 보상한다.

Claims (13)

  1. 집적형 반도체 소자(1)의 제조 방법으로서,
    전방 표면 및 후방 표면을 갖는 반도체 층(2)을 제공하는 단계와,
    상기 반도체 층(2)의 상기 전방 표면 내에 적어도 하나의 분리 트렌치를 형성하는 단계와,
    비공형적 증착 방법(nonconformal deposition method)에 의해 제 1 비도전성 물질층(4)을 상기 반도체 층(2)의 상기 전방 표면에 도포하는 단계와,
    공형적 증착 방법(conformal deposition method)에 의해 상기 반도체 층(2)의 상기 전방 표면 및 상기 후방 표면에 제 2 비도전성 물질층(5)을 도포하는 단계를 포함하되,
    사용되는 상기 비도전성 물질은 실리콘 산화물인
    집적형 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 분리 트렌치는 5,000 내지 10,000 Å 깊이를 갖는
    집적형 반도체 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 분리 트렌치는 6,000 내지 8,000 Å 깊이를 갖는
    집적형 반도체 소자 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 비도전성 물질층(4)은 1,000 내지 4,000 Å 두께를 갖는
    집적형 반도체 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 비도전성 물질층(4)은 2,000 내지 3,000 Å 두께를 갖는
    집적형 반도체 소자 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 비도전성 물질층(5)은 1,000 내지 5,000 Å 두께를 갖는
    집적형 반도체 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 비도전성 물질층(5)은 2,000 내지 4,000 Å 두께를 갖는
    집적형 반도체 소자 제조 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 비도전성 물질층(4)을 증착하기 위한 비공형적 방법으로서 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 또는 선택적 산화 프로세스(Selox process)를 사용하는
    집적형 반도체 소자 제조 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 비도전성 물질층(5)을 증착하기 위한 공형적 방법으로서 대기 압력 열적 화학 기상 증착(APCVD), 하위 대기 압력 열적 화학 기상 증착(sub-atmospheric pressure thermal chemical vapor deposition)(SACVD) 또는 저압 화학 기상 증착(LPCVD)을 사용하는
    집적형 반도체 소자 제조 방법.
  10. 제 9 항에 있어서,
    상기 비도전성 층들을 도포하는 동안 사용되는 실리콘 소스는 테트라에틸오소실리케이트(TEOS)인
    집적형 반도체 소자 제조 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 비도전성 물질층(5)을 도포한 후에, 후속 단계로서 CMP(화학 기계적 폴리싱) 단계를 수행하는
    집적형 반도체 소자 제조 방법.
  12. 삭제
  13. 삭제
KR10-2003-7006454A 2000-11-14 2001-10-17 집적형 반도체 소자 제조 방법 KR100525671B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10056261.2 2000-11-14
DE10056261A DE10056261A1 (de) 2000-11-14 2000-11-14 Verfahren zur Herstellung eines integrierten Halbleiter-Bauelements
PCT/EP2001/012034 WO2002041399A2 (de) 2000-11-14 2001-10-17 Verfahren zur herstellung eines integrierten halbleiter-bauelements

Publications (2)

Publication Number Publication Date
KR20030048470A KR20030048470A (ko) 2003-06-19
KR100525671B1 true KR100525671B1 (ko) 2005-11-02

Family

ID=7663168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7006454A KR100525671B1 (ko) 2000-11-14 2001-10-17 집적형 반도체 소자 제조 방법

Country Status (6)

Country Link
US (1) US6924209B2 (ko)
EP (1) EP1334515B1 (ko)
KR (1) KR100525671B1 (ko)
DE (2) DE10056261A1 (ko)
TW (1) TW525267B (ko)
WO (1) WO2002041399A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1482539A1 (en) * 2003-05-26 2004-12-01 S.O.I. Tec Silicon on Insulator Technologies S.A. Preparation method for protecting the back side of a wafer and back side protected wafer
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
US20130288485A1 (en) * 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
CN103204461B (zh) * 2013-03-22 2016-06-01 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5A (en) * 1836-08-10 Thomas blancharjq
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
US4687682A (en) 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
US5319570A (en) * 1991-10-09 1994-06-07 International Business Machines Corporation Control of large scale topography on silicon wafers
US5406109A (en) * 1992-10-28 1995-04-11 Whitney; Julie G. Micro electronic element and method of making same
WO2004077537A1 (ja) * 1993-01-18 2004-09-10 Shinsuke Sakai 半導体基板の製造方法
DE19538005A1 (de) * 1995-10-12 1997-04-17 Fraunhofer Ges Forschung Verfahren zum Erzeugen einer Grabenisolation in einem Substrat
JPH1032241A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置の製造方法及び半導体装置
TW312821B (en) * 1996-11-19 1997-08-11 United Microelectronics Corp Manufacturing method of shallow trench isolation
US5880007A (en) 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication
US6057207A (en) * 1998-03-25 2000-05-02 Taiwan Semiconductor Manufacturing Company Shallow trench isolation process using chemical-mechanical polish with self-aligned nitride mask on HDP-oxide
US6057210A (en) * 1998-04-21 2000-05-02 Vanguard International Semiconductor Corporation Method of making a shallow trench isolation for ULSI formation via in-direct CMP process
TW405210B (en) 1998-06-22 2000-09-11 United Microelectronics Corp The manufacture method of the shallow trench isolation (STI) structure to avoid producing the microscratch on the surface of the shallow trench isolation (STI) structure
US6037018A (en) 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
US6090714A (en) 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6103581A (en) 1998-11-27 2000-08-15 Taiwan Semiconductor Manufacturing Company Method for producing shallow trench isolation structure
IL145608A0 (en) * 1999-04-02 2002-06-30 Silicon Valley Group Thermal Improved trench isolation process to deposit a trench fill oxide prior to sidewall liner oxidation growth

Also Published As

Publication number Publication date
TW525267B (en) 2003-03-21
EP1334515A2 (de) 2003-08-13
US20040058509A1 (en) 2004-03-25
WO2002041399A3 (de) 2002-08-15
KR20030048470A (ko) 2003-06-19
DE10056261A1 (de) 2002-05-29
DE50114133D1 (de) 2008-08-28
US6924209B2 (en) 2005-08-02
WO2002041399A2 (de) 2002-05-23
EP1334515B1 (de) 2008-07-16

Similar Documents

Publication Publication Date Title
US4631803A (en) Method of fabricating defect free trench isolation devices
KR950001935A (ko) 집적회로 제조방법
KR20070118626A (ko) 고전압 요소를 갖는 트렌치 절연 집적 ｓｏｉ 회로에서의캐리어 웨이퍼 콘택 형성방법
US4983226A (en) Defect free trench isolation devices and method of fabrication
KR100525671B1 (ko) 집적형 반도체 소자 제조 방법
US7154159B2 (en) Trench isolation structure and method of forming the same
KR100500439B1 (ko) 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치의 제조방법
KR100428700B1 (ko) 반도체 기판 내부에 전도율이 높은 가로로 절연된 매립 구역을 만들기 위한 방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR100315447B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR20240013665A (ko) 반도체 소자의 제조 방법
KR20020057373A (ko) 쉘로우 트렌치 소자분리막을 구비하는 반도체 소자 및 그제조방법
KR100521417B1 (ko) 반도체 소자의 제조 방법
KR100478501B1 (ko) 반도체 소자 및 반도체 소자의 트렌치 형성 방법
KR100532756B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100900244B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100523168B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100447729B1 (ko) 반도체 장치의 제조 방법
KR100478500B1 (ko) 반도체 소자 및 반도체 소자의 트렌치 형성 방법
KR100595859B1 (ko) 반도체 소자의 제조 방법
KR100379524B1 (ko) 반도체 소자의 격리막 형성 방법
KR20040110794A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20040008727A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee