KR100522431B1 - 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치 - Google Patents

리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치 Download PDF

Info

Publication number
KR100522431B1
KR100522431B1 KR10-2003-0027654A KR20030027654A KR100522431B1 KR 100522431 B1 KR100522431 B1 KR 100522431B1 KR 20030027654 A KR20030027654 A KR 20030027654A KR 100522431 B1 KR100522431 B1 KR 100522431B1
Authority
KR
South Korea
Prior art keywords
cell block
word line
unit cell
tag
block
Prior art date
Application number
KR10-2003-0027654A
Other languages
English (en)
Other versions
KR20040093818A (ko
Inventor
홍상훈
안진홍
고재범
김세준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0027654A priority Critical patent/KR100522431B1/ko
Priority to TW092137414A priority patent/TWI288412B/zh
Priority to US10/749,766 priority patent/US7174418B2/en
Priority to CN2004100374523A priority patent/CN1551232B/zh
Publication of KR20040093818A publication Critical patent/KR20040093818A/ko
Application granted granted Critical
Publication of KR100522431B1 publication Critical patent/KR100522431B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 태그블럭을 구비하여 고속으로 데이터의 억세스가 가능한 메모리 장치에서 리프레쉬 동작시간을 최소화하여 안정적인 고속동작이 가능한 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭; 상기 (N+1) ×M개의 워드라인 중에서, 어떤 워드라인이 예비워드라인인지에 관한 정보를 저장하기 위한 예비셀블럭 테이블; 상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하며, 데이터 억세스를 위해 상기 물리적 셀블럭어드레스가 변환될 때에 이를 누적하여 저장하는 태그블럭; 및 상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단을 구비하며, 상기 태그블럭에 누적되어 저장되는 물리적 셀블럭어드레스에 대응하는 워드라인에 한하여 리프레쉬 동작을 수행하는 메모리 장치를 제공한다.

Description

리프레쉬 동작이 향상된 고속 데이터 억세스를 위한 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE FOR HIGH SPEED DATA ACCESS WITH ENHANCEMENT OF REFRESH OPERATION}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 태그메모리를 사용하여 고속으로 데이터 억세스가 가능한 반도체 장치의 리프레쉬 동작에 관한 것이다.
근래에 중앙처리장치(CPU)의 동작속도는 메모리 장치(DRAM)의 동작속도를 능가할 정도로 현저히 향상되어 왔으며, 그 결과 메모리 장치의 동작속도가 중앙처리장치의 동작속도보다 상대적으로 느려 여러가지 문제점이 발생하고 있다. 이러한 문제점을 극복하기 위해 보다 고속으로 데이터를 입출력하기 위한 다양한 구조의 메모리 장치가 개발되고 있다.
도1은 본 출원인이 2003년 2월 21일에 출원한 고속으로 데이터 억세스가 가능한 메모리 장치(출원번호 2003-11121)의 블럭구성도이다.
도1을 참조하여 살펴보면, 고속으로 데이터 억세스가 가능한 메모리 장치는 각각 256개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 8개의 단위셀블럭에, 추가적으로 256개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 9개의 단위셀블럭으로 구성되는 셀블럭(500)과, 셀블럭에(500) 구비되는 (8+1) ×256개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보를 저장하기 위한 예비셀블럭 테이블(410)과, 상기 로우어드레스를 입력받아 8개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 9개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하기 위한 태그블럭(430)과, 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 태그블럭(430)과 예비셀블럭 테이블(410)을 제어하는 제어부(420)를 구비한다.
여기서 제어부(420)는 9개의 단위셀블럭중에서 선택된 하나의 단위셀블럭에 연속적으로 제1 및 제2 데이터가 억세스될 때, 제1 데이터에 대한 재저장동작은 제1 데이터를 억세스하기 위해 활성화된 워드라인에 대응하여 지정된 예비워드라인을 통해 이루어지도록 제어하게 된다.
또한 도에 도시된 메모리 장치의 제어부(420)에 입력되는 어드레스는 8 ×256개의 워드라인에 대응하고, 추가의 단위셀블럭의 구비되는 워드라인의 수만큼인 256개의 워드라인을 예비워드라인으로 지정하게 된다. 예비워드라인은 한 단위셀블럭에 있는 256개의 워드라인으로 고정적으로 정해지는 것은 아니고 메모리 장치가 동작중에서 계속해서 위치가 변하게 되는데, 이에 대해서는 뒤에서 자세히 설명한다.
도2는 도1에 도시된 태그블럭의 블럭구성도이다.
도2를 참조하여 살펴보면, 태그블럭(430)은 9개의 단위셀블럭(510 ~ 590)에 각각 구비된 256개의 워드라인이 어떤 논리적 셀블럭에 대응되는 것인지를 각각 저장하고 있는 9개의 단위태그테이블(432a~432i)과, 입력되는 논리적셀블럭어드레스(Cur_LBA)와, 입력되는 로컬어드레스(Cur_RA)에 대응되어 9개의 단위태그테이블(432a~432i)에서 출력되는 정보 -로컬어드레스(Cur_RA)에 의해 선택된 워드라인이 어떤 논리적셀블럭에 관한 것에 관한 9개의 데이터 정보- 를 각각 비교하기 위한 9개의 비교부(433a~433i)와, 9개의 비교부(433a~433i)에서 비교한 정보를 인코딩하여 물리적 셀블럭어드레스(Cur_PBA)를 출력하기 위한 인코더(434)와 9개의 단위태그테이블(432a~432i)과, 9개의 비교부(433a~433i)와 인코더(434)를 제어하기 위한 테그제어부(436)를 구비한다.
태그블럭(430)은 예비셀블럭 테이블(420)에서 출력되는 정보(Extra_BA) -로컬어드레스(Cur_RA)에 대응하는 워드라인의 예비워드라인이 9개의 단위셀블럭(500)중에서 어떤 단위셀블럭에 있는지에 대한 정보- 를 디코딩하여, 9개의 단위태그테이블(432a~432i)중에서 하나의 단위태그테이블을 선택하기 위한 신호를 출력하는 셀블럭어드레스 디코더부(431)를 더 구비한다. 또한 태그블럭(430)은 현재 동작클럭(CK)의 물리적 셀블럭어드레스(Cur_PBA)를 한클럭 지연시켜 이전 클럭의 물리적 셀블럭어드레스(Pre_PBA)를 출력하기 위한 태그지연부(435)을 구비한다.
여기서 각각의 단위태그테이블(432a~432i)은 256개의 레지스터를 구비하고, 논리적 셀블럭어드레스가 8개이므로 각각의 레지스터는 3비트로 구성된다. 예를 들어 제1 단위태그테이블(432a)은 제1 단위셀블럭에 구비된 256개의 워드라인이 어떤 논리적셀블럭에 대한 것인지를 저장하고 있고, 제2 단위태그테이블(432b)는 제2 단위셀블럭에 구비된 256개의 워드라인이 각각 어떤 논리적셀블럭에 대한 것인지를 저장하고 있는 것이다.
각각의 단위태그테이블(432a~432i)에서 첫번째 레지스터(0)는 제1 단위셀블럭의 워드라인'WL0'의 논리적 셀블럭어드레스를 저장하고 두번째 레지스터(1)는 제1 단위셀블럭의 워드라인'WL1'의 논리적 셀블럭어드레스를 저장하고, 제256번째 레지스터(255)는 제1 단위셀블럭의 워드라인 'WL255'의 논리적 셀블럭어드레스를 저장한다.
예컨대 도2에 도시된 제1 단위태그테이블(432a)을 참조하여 살펴보면, 첫번째 레지스터에 저장된 데이터'1'으로 인하여 제1 단위셀블럭의 워드라인(WL0)은 제2 논리적 단위셀블럭의 워드라인(WL0)에 대응하는 데이터라는 뜻이고, 255번째 레지스터에 저장된 데이터 '7'로 인하여, 제1 단위셀블럭의 워드라인(WL255)은 제8 논리적 단위셀블럭의 워드라인(WL255)에 대응하는 데이터인 것이다.
도3은 도1에 도시된 예비셀블럭 테이블(410)의 블럭구성도이다.
도3을 참조하여 살펴보면, 예비셀블럭 테이블(410)은 256개의 예비워드라인이 9개의 물리적 단위셀블럭중에서 어떤 단위셀블럭에 있는지에 대한 정보를 저장하기 위한 256개의 레지스터(411)를 구비한다. 256개의 워드라인(WL)에 대한 예비워드라인 정보를 저장하기 위해 예비셀블럭 테이블(410)에는 256개의 레지스터(411)가 있고, 각각의 레지스터(411)는 9개의 단위셀블럭에 대한 물리적 셀블럭어드레스에 대한 정보를 저장해야 하기 때문에 각각 4비트로 구현된다.
예비셀블럭 테이블(410)에 저장된 내용을 살펴보면, 워드라인(WL0)의 예비워드라인은 제3 단위셀블럭의 워드라인 'WL0'이라는 것이고(첫번째 레지스터(0) 참조), 워드라인(WL3)의 예비워드라인은 제5 단위셀블럭의 워드라인 'WL3' 이라는 뜻이다(네번째 레지스터(3) 참조). 메모리 장치의 동작중에 레지스터(411)에 저장된 내용은 계속 업데이트되며, 업데이트 될 때마다 256개의 예비워드라인에 대한 정보는 계속 바뀌게 된다.
또한, 예비셀블럭 테이블(410)는 현재 실행단계의 로컬어드레스(Cur_RA)를 입력받아 현재 실행되고 있는 로컬어드레스(Cur_RA)에 대한 예비워드라인이 어떤 단위셀블럭에 지정되었는 지를 알려주는 예비블럭 신호(Extra_BA)를 태그블럭(430)으로 출력한한다. 또한, 예비셀블럭 테이블(410)는 이전 실행단계의 로컬어드레스(Pre_RA)와, 이전 실행단계의 물리적 셀블럭어드레스(Pre_PBA)를 입력받아 예비블럭 업데이터 신호(EBT_UPDATE)에 응답하여 레지스터(411)를 업데이터하게 된다.
도4는 도1에 도시된 메모리 장치의 동작을 나타내는 동작 흐름도이다. 이하 도1 내지 도4를 참조하여 도4에 도시된 메모리 장치의 동작에 대해서 설명한다.
도1에 도시된 메모리 장치는 입력되는 어드레스에 대응하는 단위셀블럭이 8개인 경우에 하나의 단위셀블럭을 더 구비하여 총 8+1개의 단위셀블럭을 구비한다. 추가적으로 구비되는 하나의 단위셀블럭은 동일한 단위셀블럭에 연속해서 데이터 억세스가 일어날 때 이전 명령어에 의해 억세스된 데이터의 재저장을 위한 것이다.
도4에서는 8+1개의 단위셀블럭중에서 제1 단위셀블럭에 연속적으로 데이터가 억세스되고, 입력되는 어드레스에 의해 워드라인 WL0, WL1이 연속해서 활성화되는 것으로 가정하였다.
먼저 제1 명령어(CD0)에 의해 8+1개의 단위셀블럭 중에서 선택된 제1 단위셀블럭의 제1 워드라인(WL0)이 활성화된다. 이어서, 제1 워드라인(WL0)에 대응되는 K개의 데이터를 제1 단위셀블럭에 구비된 센스앰프로 감지 증폭한다. 이어서 제1 워드라인(WL0)에 대응하는 K개의 데이터를 데이터래치부(450)로 이동시켜 래치시킨다. 이어서, 제1 워드라인(WL0)에 대응하여 감지 증폭된 K개의 데이터가 래치된 제1 단위셀블럭의 센스앰프를 강제프리차지시킨다.
이어서 제1 명령어(CD0)가 리드명령어인 경우에는 데이터래치부(20)에 래치된 K개의 데이터중 선택된 하나의 데이터를 제1 명령어(CD0)에 대응하는 출력데이터로 출력시키고, 제1 명령어(CD))가 라이트명령어인 경우에는 제1 명령어(CD))에 대응하여 입력되는 데이터로 데이터래치부(20)에 래치된 K개의 데이터중 선택된 하나의 데이터를 덮어쓰게 된다.
이어서 제1 워드라인(WL0)에 대응하는 예비워드라인으로 지정된 제3 단위셀블럭의 워드라인(WL0)을 활성화시킨다. 이어서 데이터래치부(450)에 래치된 K개의 데이터를 제3 단위셀블럭의 워드라인(WL0)에 대응되는 K개의 단위셀에 재저장한다.
이어서 제2 명령어(CD1)에 대응하여 선택된 제1 단위셀블럭의 제2 워드라인(WL1)을 활성화시킨다. 이어서 제2 워드라인(WL1)에 대응하는 K개의 데이터를 감지증폭한다.
여기서 제1 명령어(CD0)에 대응하여 감지, 증폭된 K개의 데이터가 재저장 동작과 제2 명령어(CD1)에 대응하여 K개의 데이터가 감지, 증폭되는 동작은 실질적으로 같은 타이밍에 이루어진다.
이렇게 데이터를 억세스 함으로서 이전명령어에 의해 감지, 증폭된 K개의 데이터가 재저장되는 타이밍에 상관없이 다음 명령어에 의해 데이터를 감지, 증폭할 수 있게 되어, 데이터 재저장시간만큼 데이터억세스 시간을 줄일 수 있게 되는 것이다.
한편 입력되는 명령어에 의해 활성화되는 워드라인에 대해서는 하나의 예비워드라인이 필요하게 되는데, 이는 예비셀블럭 테이블에 저장되어 있다. 예비워드라인으로 지정되는 워드라인의 수는 하나의 단위셀블럭에 구비되는 워드라인의 수인 256개이다. 하나에 단위셀블럭 구비된 모든 워드라인이 예비워드라인이 고정되는 것이 아니고, 메모리 장치의 동작중에 계속 바뀌게 되는 것이다. 이는 어드레스에 대응하는 단위셀블럭보다 추가적으로 하나의 단위셀블럭을 구비함으로서 가능하게 된다.
이어서 제1 데이터 및 제2 데이터가 제1 및 제2 단위셀블럭에서 교대로 억세스되는 인터리빙모드로 동작하는 것에 대해서 살펴본다.
먼저 제1 데이터를 8+1개의 단위셀블럭중에서 선택된 제1 단위셀블럭에서 감지 증폭한 다음 데이터래치부(450)에 래치시킨다. 이어서 제1 단위셀블럭에 제1 데이터를 재저장시키고, 상기 재저장 타이밍과 실질적으로 동일한 타이밍에 상기 8+1개의 단위셀블럭중에서 선택된 제2 단위셀블럭에서 상기 제2 데이터를 감지 증폭하여 데이터래치부(450)에 래치시킨다.
따라서 도1에 메모리장치는 데이터가 하나의 셀에 계속해서 억세스되는 경우에는 이전 데이터에 대한 재저장은 지정된 예비워드라인에 대응하는 단위셀블럭에서 수행하고, 데이터가 단위셀에 교대로 억세스되는 경우에는 인터리빙모드로 동작함으로서, 억세스되는 패턴에 상관없이 고속으로 데이터를 억세스 할 수 있게 되는 것이다.
도1에 도시된 메모리 장치는 입력되는 셀블럭어드레스에 대응하는 8개의 단위셀블럭에다 추가적으로 하나의 단위셀블럭을 더 구비하기 때문에, 입력되는 셀블럭어드레스는 논리적 셀블럭어드레스를 뜻하는 것이고, 이를 실제 9개의 물리적 단위셀블럭 중 하나를 선택하는 물리적셀어드레스로 변환하는 변환부가 필요하게 되는데, 제어부(420)에서 태그블럭(430)을 제어하여 셀블럭어드레스 변환 동작을 하게 된다.
또한, 물리적셀블럭어드레스를 저장하고 있는 저장부가 필요하게 되는데, 이 때의 저장부가 태그블럭이며, 전술한 바와 같이 256개의 예비워드라인에 대한 정보를 저장하고 있는 저장부는 예비셀블럭테이블이다. 8+1개의 단위셀블럭이 있고, 하나의 단위셀블럭에는 256개의 워드라인이 구비된다면, 태그블럭에는 9개의 단위태그테이블이 구비되고 하나의 단위태그테이블에는 256 ×3비트의 메모리셀이 필요하며, 예비블럭테이블에는 256 ×4비트의 메모리셀이 필요하다.
한편, 도1에 도시된 메모리 장치는 단위 저장매체로 캐패시터를 사용하고 있기 때문에 리프레쉬 동작이 필수적이다.
도1에 도시된 바와 같이, 태그블럭을 사용하여 고속으로 데이터 억세스가 가능한 메모리 장치의 리프레쉬 동작은 이전의 다른 통상적인 메모리 장치에서와 마찬가지로 데이터가 억세스되지 않는 구간동안 각 단위셀블럭별로 리프레쉬 동작을 수행하게 된다.
즉, 데이터가 억세스 되지 않는 구간동안 각 단위셀블럭의 모든 워드라인을 인을 순차적으로 활성화시키고, 활성화된 워드라인에 대응하는 데이터를 감지 증폭한다. 감지, 증폭된 데이터는 다시 활성화된 워드라인에 대응하는 단위셀에 재저장된다.
따라서 모든 단위셀블럭의 워드라인을 활성화시키고, 그에 대응하는 단위셀에 저장된 데이터를 리프레쉬하게되면 많은 시간이 소요된다. 실제로 현재 워드라인별로는 한번도 활성화되지 않아서 의미있는 데이터가 저장되어 있지 않는 경우도 있을 수 있다.
실제로 데이터가 저장되어 있던지 관계없이 모든 워드라인을 활성화시켜 리프레쉬 동작을 수행하는 것은 많은 파워를 소모하게 되고, 또한 메모리 장치의 고속 동작에 크게 방해가 되는 문제점을 가지고 있다.
본 발명은 태그블럭을 구비하여 고속으로 데이터의 억세스가 가능한 메모리 장치에서 리프레쉬 동작시간을 최소화하여 안정적인 고속동작이 가능한 메모리 장치를 제공하는 것을 특징으로 한다.
본 발명은 상기의 과제를 해결하기 위해 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭; 상기 (N+1) ×M개의 워드라인 중에서, 어떤 워드라인이 예비워드라인인지에 관한 정보를 저장하기 위한 예비셀블럭 테이블; 상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하며, 데이터 억세스를 위해 상기 물리적 셀블럭어드레스가 변환될 때에 이를 누적하여 저장하는 태그블럭; 및 상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단을 구비하며, 상기 태그블럭에 누적되어 저장되는 물리적 셀블럭어드레스에 대응하는 워드라인에 한하여 리프레쉬 동작을 수행하는 메모리 장치를 제공한다.
또한, 본 발명은 상기의 메모리 장치를 리프레쉬하는 방법에 있어서, 리프레쉬 모드에 진입하는 제1 단계; 상기 태그블럭에 구비된 M ×(N+1)개의 리프레쉬용 제2 레지스터를 판독하여 상기 N+1개의 단위셀블럭에 구비되는 M ×(N+1)개의 워드라인 중에서 데이터가 저장되어 있는 워드라인을 감지하는 제2 단계; 및 상기 제2 단계에서 감지된 워드라인에 대응하는 단위셀에 대해서만 리프레쉬 동작을 수행하는 제3 단계를 포함하는 메모리 장치의 리프레쉬 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 메모리 장치의 블럭구성도이다.
도5를 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 각각 256개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 8개의 단위셀블럭(510 ~ 580)에, 추가적으로 256개의 워드라인을 가지기 위해 추가의 단위셀블럭(590)을 더 포함하여 8+1 개의 단위셀블럭으로 구성되는 셀블럭(500)과, (8+1) ×256개의 워드라인 중에서, 적어도 어느 한 워드라인을 예비워드라인으로 할지의 여부에 대한 정보(어떤 워드라인이 예비워드라인인지에 관한 정보)를 저장하기 위한 예비셀블럭 테이블(450)과, 로우어드레스를 입력받아 8개의 단위셀블럭중 하나를 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 8+1개의 단위셀블럭(500)중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하며, 데이터 억세스를 위해 상기 물리적 셀블럭어드레스가 변환될 때에 이를 누적하여 저장하는 태그블럭(460)과, 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 워드라인에 대한 - 예비셀블럭 테이블(470)로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 태그블럭(460)과 예비셀블럭 테이블(470)을 제어하는 제어부(420)를 구비하며, 태그블럭(460)에 누적되어 저장되는 물리적 셀블럭어드레스에 대응하는 워드라인에 한하여 리프레쉬 동작을 수행한다.
예비셀블럭 테이블(470)은 256개의 예비워드라인이 상기 8+1개의 물리적 단위셀블럭(510 ~ 590) 중에서 어떤 단위셀블럭에 있는지에 대한 정보를 저장하기 위해서, 각각 3+1비트의 데이터를 저장할 수 있는 256개의 레지스터(471)를 구비한다.
도6은 도5에 도시된 태그블럭을 나타내는 블럭구성도이다.
도6을 참조하여 살펴보면, 태그블럭(460)은 8+1개의 단위셀블럭(510 ~ 590)에 각각 구비된 256개의 워드라인이 어떤 논리적셀블럭에 대응되는 지를 각각 저장하기 위해 각각 256개의 레지스터를 구비하는 8+1개의 단위태그테이블(432a ~ 432i)과, 입력되는 논리적셀블럭어드레스(Cur_LBA)와, 입력되는 로컬어드레스(Cur_RA)에 대응되어 상기 9개의 단위태그테이블(432a~432i)에서 출력되는 정보 -상기 로컬어드레스(Cur_RA)에 의해 선택된 워드라인이 어떤 논리적셀블럭에 관한 것에 관한 9개의 데이터 정보- 와 각각 비교하기 위한 9개의 비교부(433a~433i)와, 9개의 비교부(433a~433i)에서 비교한 정보를 인코딩하여 물리적 셀블럭어드레스(Cur_PBA)를 출력하기 위한 인코더(434)와, 9개의 단위태그테이블(432a~432i)과, 9개의 비교부(433a~433i)와 인코더(434)를 제어하기 위한 테그제어부(436)를 구비한다.
단위태그테이블(예컨대 423a)에 구비되는 256개의 레지스터는 각각 8개의 단위셀블럭(432a~432i)에 대응하는 논리적 셀블럭어드레스를 저장하기 위한 3비트의 제1 레지스터(X)와, 제1 레지스터(X)의 데이터가 업데이터되는 것을 감지하기 위한 리프레쉬용 제2 레지스터(Y)를 구비한다. 여기서 제1 레지스터(X)가 3비트인 것은 입력되는 로우어드레스에 대응하는 논리적 셀블럭이 8개이기 때문이다.
도7은 도5에 도시된 메모리 장치의 리프레쉬 동작을 나타내는 동작 흐름도이다. 이하에서는 도5 내지 도7을 참조하여 본 실시예에 따른 메모리 장치의 리프레쉬 동작을 살펴본다.
본 실시예에 따라 태그메모리를 구비하여 고속으로 동작하는 메모리 장치를 리프레쉬하는 방법은 먼저 리프레쉬 모드에 진입한 다음에(S1), 태그블럭(460)에 구비된 256 ×(8+1)개의 리프레쉬용 제2 레지스터를 판독하여 8+1개의 단위셀블럭(510 ~ 590)에 구비되는 256 ×(8+1)개의 워드라인 중에서 데이터가 저장되어 있는 워드라인을 감지하고(S2), 예비셀블럭 테이블(470)에 구비된 256개의 레지스터를 감지하여, 256개의 예비워드라인이 8+1개의 단위셀블럭(510 ~ 590)의 어디에 있는지 판독하고(S3), 리프레쉬 동작을 수행할 때에는 데이터가 저장된 워드라인에 한하여 리프레쉬 동작을 수행하되, 예비워드라인으로 지정된 워드라인에 대해서는 리프레쉬 동작을 스킵(skip)하도록 한다(S4).
종래의 태그 메모리를 구비한 고속 메모리 장치에서 리프레쉬 동작을 할 때에는 리드명령어나 라이트명령어에 따른 데이터 억세스가 일어나지 않는 리프레쉬 구간에서 데이터가 저장되어 있는지 여부에 상관없이 모든 단위셀블럭에 대해서 리프레쉬 동작을 수행하였기 때문에 리프레쉬 동작에 따른 많은 시간이 소요되었다.
그러나 본 발명에 의해서 각 단위셀블럭의 워드라인별로 데이터가 저장되었는지를 감지하고, 데이터가 저장되어 있는 워드라인에 한하여 리프레쉬 동작을 수행하기 때문에 리프레쉬 동작에 소요되는 시간을 크게 줄일 수 있게 되었다.
이를 위하여 본 발명에서는 하나의 워드라인에 데이터가 저장되어 있는 지를 판단하기 위한 리프레쉬용 제2 레지스터(Y)를 태그메모리에 추가로 구비하는 것이다. 태그블럭(460)에 구비되는 단위태그테이블(432a ~ 432i)에는 각각 3비트를 가지는 256개의 제1 레지스터(X)와, 추가적으로 한비트를 더 저장할 수 있는 리프레쉬용 제2 레지스터(Y)를 구비하게 되는 것이다.
제1 레지스터(X)가 3비트인 것은 8개의 논리적 셀블럭에 대한 정보를 저장하기 위한 것이다. 만약 논리적 셀블럭이 N개 라면 이에 대한 제1 레지스터는 논리적 셀블럭 어드레스를 저장하기 위해서는 아래의 수학식1과 같이 log2 N 보다 큰 X비트수를 가지면 된다.
X ≥log2 N
따라서 본 실시예에 따른 메모리 장치의 단위태그테이블(432a)에는 각각 3비트의 데이터를 저장할 수 있는 245개의 제1 레지스터(X)와, 1비트의 리프레쉬용 제2 레지스터를 구비하여, 총 4 ×256개의 데이터를 저장할 수 있는 메모리셀을 구비하게 된다.
전술한 바와 같이, 태그 메모리를 구비하는 고속메모리 장치에서는 입력되는 로우어드레스를 논리적 셀블럭어드레스와 하나의 단위셀블럭에 구비된 256개의 워드라인중 하나를 선택하기 위한 로컬어드레스로 분리하고, 논리적 셀블럭어드레스는 태그블럭(460)에 의해서 물리적 셀블럭어드레스로 변환된다. 논리적 셀블럭어드레스를 물리적 셀블럭어드레스로 변환할 때에 단위태그테이블의 제1 레지스터 하나가 선택이 되는데(예를 들어 432a의 첫번째 레지스터(0)), 선택된 제1 레지스터에 데이터를 업데이트 할 때에 그에 대응하는 제2 레지스터에 '1'을 저장한다.
데이터 억세스가 한번 수행될 때마다 제1 레지스터 하나가 업데이터 되며, 업데이터 될 때마다 그에 대응하는 제2 레지스터에는 '1'이 저장이 된다.
이 후 리프레쉬 모드에서 리프레쉬 동작을 수행할 때에 '1'이 저장된 제2 레지스터에 대응하는 워드라인이 데이터가 의미 있는 저장되어 있는 워드라인이므로, '1'이 저장된 제2 레지스터에 대응하는 워드라인에 대해서만 리프레쉬를 수행하면 되는 것이다.
한편, 전술한 바와 같이 태그메모리를 구비하는 고속 메모리 장치는 예비워드라인이라는 개념을 사용하기 때문에 9개의 단위셀블럭에 구비되어 있는 256 ×9개의 워드라인중에서 256개는 데이터 재저장을 위한 예비워드라인으로 사용되고, 이에 관한 정보는 예비태그테이블(470)에 저장되어 있다.
예비워드라인으로 지정된 워드라인에 대응하는 단위셀에는 의미있는 데이터가 저장되어 있지 않기 때문에, 예비워드라인에 대해서는 리프레쉬 동작을 수행할 필요가 없게 된다.
따라서 9개의 단위태그테이블에 구비된 256 ×9의 제2 레지스터중에서 '1'이 저장된 제2 레지스터에 대응하는 워드라인에 대해서만 리프레쉬 동작을 수행하되, 예비테그테이블에서 지정한 예비워드라인에 대해서는 리프레쉬 동작을 스킵하여도 되는 것이다.
결론적으로 본 발명에 의해서 태그메모리를 구비하여, 데이터 재저장을 지정된 예비워드라인으로 이동시켜 함으로서 고속동작이 가능한 메모리 장치의 리프레쉬 동작시간을 크게 줄일 수 있어 보다 더우 고속으로 메모리 장치를 동작시킬 수 있다. 또한 리프레쉬동작시간이 줄어듬으로서 소모되는 파워도 줄일 수 있게 되었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 본 발명에 의해서 태그메모리를 구비하는 고속 메모리 장치에서 리프레쉬 동작시간을 크게 줄일 수 있어 보다 더 빠르게 메모리 장치를 고속을 동작시킬 수 있다.
도1은 종래기술에 의한 메모리 장치의 블럭구성도.
도2는 도1에 도시된 태그블럭의 블럭구성도.
도3은 도1에 도시된 예비셀블럭 테이블의 블럭구성도.
도4는 도1에 도시된 메모리 장치의 동작을 나타내는 동작 흐름도.
도5는 본 발명의 바람직한 실시예에 따른 메모리 장치의 블럭구성도.
도6은 도5에 도시된 태그블럭을 나타내는 블럭구성도.
도7은 도5에 도시된 메모리 장치의 리프레쉬 동작을 나타내는 동작 흐름도.

Claims (6)

  1. 각각 M개의 워드라인을 가지며, 입력되는 로우어드레스에 대응하도록 구비된 N개의 단위셀블럭에, 추가적으로 M개의 워드라인을 가지기 위해 추가의 단위셀블럭을 더 포함하여 N+1개의 단위셀블럭으로 구성되는 셀블럭;
    상기 (N+1) ×M개의 워드라인 중에서, 어떤 워드라인이 예비워드라인인지에 관한 정보를 저장하기 위한 예비셀블럭 테이블;
    상기 로우어드레스를 입력받아 N개의 단위셀블럭을 선택하기 위한 논리적 셀블럭어드레스를 감지하고, 이를 상기 N+1개의 단위셀블럭중 하나를 선택하기 위한 물리적 셀블럭어드레스로 변환하여 출력하며, 데이터 억세스를 위해 상기 물리적 셀블럭어드레스가 변환될 때에 이를 누적하여 저장하는 태그블럭; 및
    상기 물리적 셀블럭어드레스에 의해 선택된 단위셀블럭에서의 한 워드라인과, 상기 워드라인에 대한 -상기 예비셀블럭 테이블로부터 제공되는 정보에 의해 정해지는- 예비워드라인을 활성화시키기 위해 상기 태그블럭과 상기 예비셀블럭 테이블을 제어하는 제어수단
    을 구비하며, 상기 태그블럭에 누적되어 저장되는 물리적 셀블럭어드레스에 대응하는 워드라인에 한하여 리프레쉬 동작을 수행하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 태그블럭은
    N+1개의 단위셀블럭에 각각 구비된 M개의 워드라인이 어떤 논리적셀블럭에 대응되는 지를 각각 저장하기 위해 각각 M개의 레지스터를 구비하는 N+1개의 단위태그테이블;
    상기 로우어드레스에서 감지된 논리적 셀블럭어드레스와, 로컬어드레스(단위셀블럭의 한 워드라인을 선택하기 위한 어드레스)에 대응되어 상기 N+1개의 단위태그테이블에서 출력되는 정보 -상기 로컬어드레스에 의해 선택된 워드라인이 어떤 논리적 단위셀블럭에 대응되는 것인지에 관한 N+1개의 데이터 정보- 를 각각 비교하기 위한 N+1개의 비교수단;
    상기 N+1개의 비교수단에서 비교한 정보를 인코딩하여 상기 물리적 셀블럭어드레스를 출력하기 위한 인코딩수단; 및
    상기 N+1개의 단위태그태이블과 상기 N+1개의 비교수단과 상기 인코딩수단을 제어하기 위한 태그제어부를 구비하는 것을 특징으로 하는 메모리 장치.
  3. 제 2 항에 있어서,
    상기 단위태그테이블에 구비되는 M개의 레지스터는 각각 N개의 단위셀블럭에 대응하는 논리적 셀블럭어드레스를 저장하기 위한 X비트(X ≥log2N)의 제1 레지스터; 및
    상기 제1 레지스터의 데이터가 업데이터되는 것을 감지하기 위한 리프레쉬용 제2 레지스터를 구비하는 것을 특징으로 하는 메모리 장치.
  4. 제 3 항에 있어서,
    상기 예비셀블럭 테이블은
    상기 M개의 예비워드라인이 상기 N+1개의 물리적 단위셀블럭중에서 어떤 단위셀블럭에 있는지에 대한 정보를 저장하기 위해서, 각각 X+1 비트의 데이터를 저장할 수 있는 M개의 레지스터를 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제 4 항의 메모리 장치를 리프레쉬하는 방법에 있어서,
    리프레쉬 모드에 진입하는 제1 단계;
    상기 태그블럭에 구비된 M ×(N+1)개의 리프레쉬용 제2 레지스터를 판독하여 상기 N+1개의 단위셀블럭에 구비되는 M ×(N+1)개의 워드라인 중에서 데이터가 저장되어 있는 워드라인을 감지하는 제2 단계; 및
    상기 제2 단계에서 감지된 워드라인에 대응하는 단위셀에 대해서만 리프레쉬 동작을 수행하는 제3 단계
    를 포함하는 메모리 장치의 리프레쉬 방법.
  6. 제 5 항에 있어서,
    상기 예비셀블럭 테이블에 구비된 M개의 레지스터를 감지하여, M개의 예비워드라인이 상기 N+1개의 단위셀블럭의 어디에 있는지 판독하는 제4 단계를 더 포함하고 상기 제3 단계에서의 리프레쉬 동작에서 상기 제4 단계에서 판독된 예비워드라인에 대응하는 단위셀에 대해서는 리프레쉬 동작을 스킵하는 것을 특징으로 하는 메모리 장치의 리프레쉬 방법.
KR10-2003-0027654A 2003-04-30 2003-04-30 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치 KR100522431B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0027654A KR100522431B1 (ko) 2003-04-30 2003-04-30 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
TW092137414A TWI288412B (en) 2003-04-30 2003-12-30 Semiconductor memory device for enhancing refresh operation in high speed data access
US10/749,766 US7174418B2 (en) 2003-04-30 2003-12-30 Semiconductor memory device for enhancing refresh operation in high speed data access
CN2004100374523A CN1551232B (zh) 2003-04-30 2004-04-29 用于增强高速数据存取中刷新操作的半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0027654A KR100522431B1 (ko) 2003-04-30 2003-04-30 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20040093818A KR20040093818A (ko) 2004-11-09
KR100522431B1 true KR100522431B1 (ko) 2005-10-20

Family

ID=33308342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0027654A KR100522431B1 (ko) 2003-04-30 2003-04-30 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치

Country Status (4)

Country Link
US (1) US7174418B2 (ko)
KR (1) KR100522431B1 (ko)
CN (1) CN1551232B (ko)
TW (1) TWI288412B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605586B1 (ko) * 2003-12-29 2006-07-28 주식회사 하이닉스반도체 스테이트 머신을 이용하여 셀블럭을 제어하는 반도체메모리 장치
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
KR101932663B1 (ko) 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
KR20160025305A (ko) 2014-08-27 2016-03-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 리프레쉬 동작 방법
KR102204240B1 (ko) * 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02217944A (ja) 1989-02-20 1990-08-30 Toshiba Corp キャッシュメモリにおけるバス監視装置
JPH0359741A (ja) 1989-07-28 1991-03-14 Mitsubishi Electric Corp キャッシュメモリ
JP3144814B2 (ja) 1990-03-29 2001-03-12 松下電器産業株式会社 キャッシュメモリの制御方式およびキャッシュタグメモリの制御方式
JP2938511B2 (ja) 1990-03-30 1999-08-23 三菱電機株式会社 半導体記憶装置
JPH0465739A (ja) 1990-07-06 1992-03-02 Fuji Xerox Co Ltd メモリ制御装置
JP3289284B2 (ja) 1991-07-05 2002-06-04 日本電気株式会社 アドレス加算器付きキャッシュメモリ装置
JPH0540691A (ja) 1991-08-02 1993-02-19 Nec Corp キヤツシユメモリの故障検出装置
JPH0573704A (ja) 1991-09-17 1993-03-26 Ricoh Co Ltd 信号処理回路装置
US5469555A (en) 1991-12-19 1995-11-21 Opti, Inc. Adaptive write-back method and apparatus wherein the cache system operates in a combination of write-back and write-through modes for a cache-based microprocessor system
US5497473A (en) 1992-07-14 1996-03-05 Matsushita Electric Industrial Co., Ltd. Control circuit for controlling a cache memory divided into a plurality of banks
JP3120928B2 (ja) 1992-07-14 2000-12-25 松下電器産業株式会社 キャッシュメモリの制御回路
US5513335A (en) 1992-11-02 1996-04-30 Sgs-Thomson Microelectronics, Inc. Cache tag memory having first and second single-port arrays and a dual-port array
JP3426693B2 (ja) * 1994-03-07 2003-07-14 株式会社日立製作所 半導体記憶装置
JP3553138B2 (ja) 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
JP3461947B2 (ja) 1995-02-03 2003-10-27 株式会社東芝 半導体集積回路及び半導体集積回路の消費電力低減方法
US6223248B1 (en) 1997-04-29 2001-04-24 Texas Instruments Incorporated Circuits systems and methods for re-mapping memory row redundancy during two cycle cache access
DE69829539T2 (de) 1997-11-26 2005-09-01 Texas Instruments Inc., Dallas Verbesserungen an oder bei Rechnerspeichern
US6286075B1 (en) * 1998-11-16 2001-09-04 Infineon Technologies Ag Method of speeding up access to a memory page using a number of M page tag registers to track a state of physical pages in a memory device having N memory banks where N is greater than M
US6557080B1 (en) * 1999-01-25 2003-04-29 Wisconsin Alumni Research Foundation Cache with dynamic control of sub-block fetching
US6408345B1 (en) 1999-07-15 2002-06-18 Texas Instruments Incorporated Superscalar memory transfer controller in multilevel memory organization
TW451139B (en) 1999-12-03 2001-08-21 Compal Electronics Inc A cache memory system
JP3461481B2 (ja) 1999-12-28 2003-10-27 エヌイーシーコンピュータテクノ株式会社 タグ更新制御回路
US6469555B1 (en) * 2000-08-18 2002-10-22 Rambus, Inc Apparatus and method for generating multiple clock signals from a single loop circuit
US6697909B1 (en) * 2000-09-12 2004-02-24 International Business Machines Corporation Method and apparatus for performing data access and refresh operations in different sub-arrays of a DRAM cache memory
US6452823B1 (en) 2001-01-31 2002-09-17 Motorola, Inc. Non-volatile magnetic cache memory and method of use
DE10129315A1 (de) * 2001-03-28 2003-01-02 Infineon Technologies Ag Dynamischer Halbleiterspeicher mit Refresh
JP2002367370A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
TW200423129A (en) 2004-11-01
TWI288412B (en) 2007-10-11
CN1551232A (zh) 2004-12-01
CN1551232B (zh) 2010-08-04
US20040221100A1 (en) 2004-11-04
US7174418B2 (en) 2007-02-06
KR20040093818A (ko) 2004-11-09

Similar Documents

Publication Publication Date Title
US6937535B2 (en) Semiconductor memory device with reduced data access time
JP2696026B2 (ja) 半導体記憶装置
US9229714B2 (en) Memory control apparatus, memory apparatus, information processing system, and processing method for use therewith
TW201346911A (zh) 內容定址記憶體系統
KR100861439B1 (ko) 반밀도 및 전밀도 동작을 갖는 ｄｒａｍ 및 이와 같은 메모리를 동작시키기 위한 방법
JP2010003348A (ja) 半導体記憶装置及び誤り訂正方法
KR100582357B1 (ko) 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치
KR100522431B1 (ko) 리프레쉬 동작이 향상된 고속 데이터 억세스를 위한반도체 메모리 장치
KR100543932B1 (ko) 초기화 동작시간이 감소된 태그블럭을 구비하는 반도체 메모리 장치 및 그의 구동방법
KR100540483B1 (ko) 데이터 억세스 위치에 관계없이 연속적인 버스트 모드로 데이터를 억세스할 수 있는 반도체 메모리 장치 및 그의 구동방법
KR100719378B1 (ko) 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
JP2006251837A (ja) メモリ制御装置
US20050013181A1 (en) Assisted memory device with integrated cache
JP2005196952A (ja) ダイナミック半導体記憶装置及びこの装置の節電モード動作方法
JPH0863969A (ja) 半導体記憶装置
KR100517765B1 (ko) 캐시 메모리 및 그 제어 방법
KR100536491B1 (ko) 불량 블록 회피 회로를 구비한 플래쉬 메모리 및 이를위한 어드레스 쉬프팅 방법
KR100490647B1 (ko) 태그블럭을 구비하는 반도체 메모리 장치의 테스트방법
JPH0512119A (ja) キヤツシユメモリ回路
JP2002008398A (ja) シリアルアクセスメモリおよびデータライト／リード方法
KR20050067545A (ko) 스테이트 머신을 이용하여 셀블럭을 제어하는 반도체메모리 장치
JP2000048578A (ja) 連想メモリ回路
WO2001059573A1 (fr) Dispositif de traitement de l'information et circuit integre a semi-conducteurs
JPH04162290A (ja) リード・ライト・メモリｉｃ
KR19980078257A (ko) 적응형 워드라인 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee