KR100520261B1 - Pcb의 제조방법 - Google Patents
Pcb의 제조방법 Download PDFInfo
- Publication number
- KR100520261B1 KR100520261B1 KR10-2003-0016755A KR20030016755A KR100520261B1 KR 100520261 B1 KR100520261 B1 KR 100520261B1 KR 20030016755 A KR20030016755 A KR 20030016755A KR 100520261 B1 KR100520261 B1 KR 100520261B1
- Authority
- KR
- South Korea
- Prior art keywords
- pcb
- tgfr
- track
- track gap
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
본 발명에 의한 TGFR PCB는 트랙 갭(6)에 소정의 조성비를 갖는 레진인 TGFR(10)을 충진시킴으로써, 딜라미네이션(Delamination)을 방지하여 트랙간의 절연성 및 내전압이 우수하며, 절연층(1) 상부의 트랙 갭(6)이 TGFR(10)로 충진되어 있으므로 절연층(1)의 두께가 트랙 두께보다 작은 제품도 생산할 수 있을 뿐만이 아니라, 적절한 수지를 사용하는 경우에는 PCB에 부품 탑재후 가동시 PCB나 탑재된 부품의 냉각효과가 높으며, 사용환경(열, 습도, 절연)에 대한 신뢰성을 향상시킬 수도 있다.
또한, TGFR(10)이 트랙 갭(6)의 빈 공간을 충진함으로써 PCB의 휨률이 적어 부품 탑재 조립공정에서 불량률이 현격하게 감소하며, TGFR(10)에 의해 컨덕터 패드(2) 벽면의 동박이 노출되는 것을 방지되므로 PCB부품 탑재 및 솔더링시 쇼트불량을 없앨 수 있는 효과가 있다.
Description
본 발명은 인쇄회로기판(PCB)에 관한 것으로서, 특히 PCB의 기판에 형성된 트랙 갭에 신규의 조성비로 합성된 TGFR을 도포한 후 표면평탄화 작업을 수행하여 트랙간 절연성 및 내전압을 향상시킴과 동시에 PCB에 부품 탑재 및 솔더링시 쇼트불량을 없앨 수 있는 TGFR PCB 및 그 제조공정에 관한 것이다.
일반적으로 PCB란 집적 회로, 저항기 또는 스위치 등의 전기적 부품들이 납땜되는 얇은 판으로서, 절연체인 에폭시 또는 베이클라이트 등의 수지로 만든 얇은 기판에 동박(Copper foil)을 붙인 후에, 계속하여 동박으로 남아 있기를 원하는 회로 배선에는 레지스트(Resist)를 인쇄하고, 동을 녹일 수 있는 식각액에 인쇄된 기판을 담그면 레지스트가 묻지 않은 부분은 부식되며, 그 후에 레지스트를 제거하면 동박이 원하는 형태로 남아 있으므로, 부품을 꽂아야 하는 부분에는 구멍을 뚫고 납이 묻으면 안 되는 곳에는 푸른색의 납 레지스트를 인쇄하는 과정에 의해 제조된다.
종래의 PCB는 도 1에 도시된 바와 같이 내측 중앙부에 절연층(Dielectric Layer)(1)가 형성되고, 그 외측 양면으로는 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3)가 형성되며, 컨덕터 패드(2)와 트레이스(3) 사이에는 소정의 폭으로 트랙 갭(Track Gap)(6)이 형성되고, 컨덕터 패드(2)와 트레이스(3)의 상부에는 솔더 마스크(Solder Mask)(4) 또는 서피스 피니쉬(Surface Finish)(5)가 소정의 패턴으로 형성되어 있다.
상기 절연층(Dielectric Layer)(1)은 PREPREG라고도 하는데, 종이 또는 유리섬유로 이루어진 보강재로서의 PCB용 CLOTH를 열처리 공정을 거친 후 SILANE COUPLING AGENT로 표면처리한 뒤 각종 수지로 코팅(또는 Resins에 함침)하면 PREPREG가 제조된다.
이 PREPREG를 동박(COPPER FOIL)과 함께 적층하여 PRESS성형하면 동박적층 절연판이 되며, 이것을 Laminate로 만들기 위해 여러 겹으로 쌓아 열과 압력을 이용하여 완전히 경화시킨 후 공정 중에 동박판 층은 한 개 또는 두 개의 Laminate 면과 접착된다.
그리고 회로가 동박판 위에 잉크 또는 드라이필름에 의해 에칭 레지스트 코팅된 후, 동박판의 필요없는 부분은 부식을 시키며 구멍을 내고 연결을 위한 도금을 한다. 그 다음 각 부품들은 제자리에 납땜되는데, 어떤 경우에는 각 부품들이 Epoxy 접착제를 이용하여 부착되기도 한다.
따라서, 종래의 PCB는 생산공정에서는 절연층(1)의 두께가 트랙 두께보다 작은 제품은 생산할 수 없으며, 냉각효과가 떨어지게 되면 온도 상승에 따른 딜라미네이션(Delamination)이 발생되는 등 사용환경(열, 습도, 절연)에 따라 많은 영향을 받게 되고, PCB에 부품 탑재하여 가동시 PCB나 탑재된 부품에서 발생되는 열에 의해 제품의 신뢰성이 떨어질 뿐만이 아니라, 상기 트랙 갭(6)으로 인해 PCB의 휨률이 높아서 부품 탑재 조립공정에서 불량률이 발생될 우려가 많았다.
특히, Heavy Copper PCB인 경우에는 솔더링(Soldering)시 컨덕터 패드(2)를 구성하는 동박이 외부로 노출되어 쇼트불량이 발생될 우려가 있었으며, 수지미함침의 발생가능성 때문에 반드시 일정두께 이상의 절연층(1)을 사용해야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 기판을 에칭 및 표면크리닝 후, 트랙 표면 및 벽면을 Oxide 또는 소프트 에칭에 의해 표면처리하고, 트랙 갭에 TGFR을 도포한 후 경화시켜 표면 평탄화공정을 수행함으로써 트랙 갭이 TGFR로 충진된 기판을 완성하고, 다층 PCB을 제조하는 경우에 내부 트랙은 Oxide 처리후 Lay-up 과정을 통해 적층하고, 외부 트랙은 다시 표면 크리닝과 소프트에칭 및 Oxid 처리후, PSF 도포 및 건조공정을 거쳐 노광, 현상, PSR 경화, Silk 인쇄공정을 통해 제작되는 TGFR PCB의 제조공정을 제공함에 그 목적이 있다. ,
이하에서 첨부된 도면에 의해 본 발명을 상세히 설명한다.
도 2는 본 발명에 의한 TGGR PCB의 구조를 개략적으로 나타내는 단면도이고, 도 3은 본 발명에 의한 TGFR PCB가 다층으로 적층되는 것을 개략적으로 나타내는 단면도이고, 도 4는 본 발명에 의한 TGFR PCB의 제조공정을 개략적으로 나타내는 공정도이다.
도 2에 도시된 바와 같이 본 발명에 의한 TGFR PCB는 내측 중앙부에 절연층(Dielectric Layer)(1)이 형성되고, 그 외측 양면으로는 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3)가 형성되며, 상기 컨덕터 패드(2)와 트레이스(3) 사이의 트랙 갭(6)에는 TGFR(10)이 충진되어 있으며, 컨덕터 패드(2)와 트레이스(3)의 상부에는 솔더 마스크(Solder Mask)(4) 또는 서피스 피니쉬(Surface finish)(5)가 소정의 패턴으로 형성되어 있다.
상기 TGFR(Track Gap Filled Resin)(10)은 내전압성 등을 높이기 위해 소정의 중량비로 혼합된 수지 조성물을 의미하는데, 본 발명의 일 실시례에 의하면 DGEBPA(diglycidyl ether of bisphenol A; CAS No. 25068-38-6) 18∼23%, Modified with Cyclo-Epoxy 3∼7%, DBDO(Decabromo diphenyl oxide) 27∼33%, Antimony Trioxide 3∼7%, Aluminum Hydrate 30∼35%, dicyandiamide 3∼7% 중량비로 구성된 특수한 합성물질로 TGFR을 제조하는 것이 바람직하다.
또한, 본 발명의 다른 실시례로서, Modified with Cyclo-Epoxy 10%, Aluminum Hydrate 50%, Mineral Water 30%, 기타 난연제와 경화재 및 색소안료 10% 중량비로 구성된 TGFR(Track Gap Filled Resin)(10)은 탁월한 방열효과를 나타낸다.
상기 솔더 마스크(4)는 PCB에 전자부품을 탑재해 납땜(Solder) 부착에 따른 불필요한 부분에서의 Solder부착을 방지하고, 기판의 표면회로를 보호하기 위하여 잉크(Ink)를 도포하는 것으로서, Solder Resist 또는 Solder Mask라고 하는데, 본 발명에서는 설명의 편의를 위해 상기 잉크가 도포된 부분을 솔더 마스크(4)라 칭한다.
상기 솔더 마스크(4)는 점도가 150 ~ 300 PSI 인 INK를 회로가 형성된 기판에 전면 도포후 노광공정 후 현상하는 방식인 PSR (PHOTO SOLDER RESIST)과, PSR과 동일한 방식에서 INK 점도를 100 이하로 낮춘 LPI (LIQUID PHOTO IMAGING(RESIST))과, 모두 노광공정이 없고 제판망을 이용해 INK의 필요부분 도포 후 인쇄하는 공정인 IR, MARKING, CARBON 등이 있으며 사용환경 및 조건에 따라 선택적으로 실시가능한데, 본 발명에서는 일 실시례로서 PSR 방식을 이용하여 솔더 마스크(4)를 형성한다.
또한, 본 발명에서는 상기 솔더 마스크(4)는 컨덕터 패드(2) 상부에 형성되는 서피스 피니쉬(5)보다는 약간 높게 형성함으로써 트랙간의 절연성을 향상시킴과 동시에 동박의 노출에 의한 쇼트현상을 방지하게 된다.
한편, 본 발명에 의한 TGFR PCB는 다층설계가 가능한데, 본 발명에 일 실시례로서 4층으로 설계된 다층 헤비 코퍼 피씨비(Multi-Layer Heavy Copper PCB)는 도 3에 도시된 바와 같은 구조를 갖는다.
상부층의 내측 중앙부에 절연층(Dielectric Layer)(1)이 형성되고, 그 절연층(1)의 상부에는 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3) 및 상기 컨덕터 패드(2)와 트레이스(3) 사이의 트랙 갭(6)에 충진된 TGFR(10)로 형성된 외부 트랙(External Track)(12)이 형성되며, 상기 컨덕터 패드(2)와 트레이스(3)의 상부에는 솔더 마스크(Solder Mask)(4) 또는 서피스 피니쉬(Surface finish)(5)가 소정의 패턴으로 형성된다.
또한, 상기 절연층(1)의 하부에는 다시 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3) 및 상기 컨덕터 패드(2)와 트레이스(3) 사이의 트랙 갭(6)에 충진된 TGFR(10)로 형성된 내부 트랙(Internal Track)(11)이 형성된다.
이때, 상기 내부 트랙(Internal Track)(11)은 절연층(1)과의 부착력 강화를 위해 Oxide 처리가 된 상태에서 하부에서 중간층을 구성하고 있는 절연층(1)에 밀착부착된다.
상기 중간층의 절연층(1) 하부에는 다시 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3) 및 상기 컨덕터 패드(2)와 트레이스(3) 사이의 트랙 갭(6)에 충진된 TGFR(10)로 형성된 내부 트랙(Internal Track)(11)이 형성되고, 상기 내부 트랙(11)의 하부에는 다시 절연층(1)이 형성된다.
또한, 상기 절연층(1)의 하부에는 컨덕터 패드(Conductor Pad)(2)와 트레이스(Trace)(3) 및 상기 컨덕터 패드(2)와 트레이스(3) 사이의 트랙 갭(6)에 충진된 TGFR(10)로 형성된 외부 트랙(External Track)(12)이 형성되며, 상기 컨덕터 패드(2)와 트레이스(3)의 상부에는 솔더 마스크(Solder Mask)(4) 또는 서피스 피니쉬(Surface finish)(5)가 소정의 패턴으로 형성된다.
이상과 같이 단층 TGFR PCB는 내부 트랙(11) 사이에 절연층(1)을 삽입함으로써 자유롭게 다층 헤비 코퍼 피씨비(Multi-Layer Heavy Copper PCB)를 제조할 수 있게 된다.
이하에서는 도 4에 도시된 공정도에 의해 본 발명에 의한 TGFR PCB의 제조과정을 단계별로 설명한다.
먼저, PCB기판은 설계된 회로도면에 따라 홀 드릴링(Hole Drilling)공정(S1)에 따라 필요한 홀을 만든 후, PCB기판에 전기적인 배선을 형성하기 위해 화학 및 전기 동도금공정(S2)을 수행하게 된다.
상기 동도금된 PCB기판은 설계된 회로도면에 따라 에칭공정(S3)과 부식공정(S4)을 거치게 되면, 소정의 폭을 갖는 트랙 갭(6)이 형성된다.
상기 트랙 갭(6)이 형성된 PCB기판은 이물질을 제거하기 위해 표면 크리닝공정(S5)을 수행한다. 표면 크리닝공정(S5)에서는 소프트 에칭 또는 Oxide 처리 중의 어느 하나 이상을 선택적으로 실시함으로써, 트랙 표면 및 벽면의 표면처리를 수행하게 된다.
상기 표면 크리닝공정(S5)이 끝나면, 트랙 갭(6)에 TGFR(Track Gap Filled Resin)(10)을 도포 및 경화공정(S6)이 수행된다. TGFR(10)의 도포는 프린팅(printing) 의해 수행되며, 도포된 TGFR(10)은 외부의 열풍기 또는 히터 중의 하나 이상을 이용하여 빠른 시간 동안에 강제적으로 경화시킨다.
상기 TGFR(10)이 경화되면 TGFR 표면 평탄화공정(S7)이 실시되는데, 상기 표면 평탄화공정(S7)에서는 TGFR(10)의 표면을 샌딩(Sanding), 브러싱(Burusing) 또는 컷팅(Cutting) 중 어느 하나 이상의 방법에 의해 선택적으로 실시된다.
이후의 공정은 내부 트랙(Internal Track)(11)과 외부 트랙(External Track)(12)간에 구분되어 진행된다.
내부 트랙(11)에서는 절연층(1)을 형성하는 수지와의 접착력 강화를 위해 동 표면에 Oxide 처리공정(S11)이 수행되고, Lay-up공정(S12), 적층공정(S13)이 순서대로 수행되는데, 그 이후의 공정은 일반적인 다층PCB의 제조공정과 동일하므로 상세한 설명을 생략한다.
외부 트랙(12)에서는 PSR 도포를 위해 다시 표면 크리닝공정(S21)을 수행하게 되는데, 표면 크리닝공정(S21)에서는 소프트 에칭작업 또는 Oxide 처리 중의 어느 하나 이상을 선택적으로 실시함으로써, 최종적으로 트랙 표면 및 벽면의 표면처리를 수행하게 된다.
상기 표면 크리닝공정(S21)이 완료된 PCB기판의 표면에는 외부 트랙(12)에 솔더 마스크(4)를 형성하기 위해 PSR(Photo Solder Resist) 도포 및 건조공정(S22)이 수행되고, 노광공정(S23), 현상공정(S24), PSR 경화공정(S25), Silk 인쇄공정(S26)이 순서대로 진행되는데, 상기 공정 및 그 이후의 공정들은 일반적인 다층 PCB의 제조공정과 동일하므로 상세한 설명을 생략한다.
본 발명은 상기한 실시예에 한정되지 않고, 요지에 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
본 발명에 의한 PCB의 제조방법은 트랙 갭(6)에 소정의 조성비를 갖는 레진인 TGFR(10)을 충진시킴으로써, 딜라미네이션(Delamination)을 방지하여 트랙간의 절연성 및 내전압이 우수하며, 절연층(1) 상부의 트랙 갭(6)이 TGFR(10)로 충진되어 있으므로 절연층(1)의 두께가 트랙 두께보다 작은 제품을 생산할 수 있어 회로기판의 경량화 및 경박화를 달성할 수 있다.
또한, TGFR(10)이 트랙 갭(6)의 빈 공간을 충진함으로써 PCB의 휨률이 적어 부품 탑재 조립공정에서 불량률이 현격하게 감소하며, TGFR(10)에 의해 컨덕터 패드(2) 벽면의 동박이 노출되는 것을 방지되므로 PCB부품 탑재 및 솔더링시 쇼트불량을 없앨 수 있는 효과가 있다.
도 1은 종래의 PCB의 구조를 개략적으로 나타내는 단면도,
도 2는 본 발명에 의한 TGGR PCB의 구조를 개략적으로 나타내는 단면도,
도 3은 본 발명에 의한 TGFR PCB가 다층으로 적층되는 것을 개략적으로 나타내는 단면도,
도 4는 본 발명에 의한 TGFR PCB의 제조공정을 개략적으로 나타내는 공정도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
1: 절연층(Dielectric Layer) 2: 컨덕터 패드(Conductor Pad)
3: 트레이스(Trace) 4: 솔더 마스크(Solder Mask)
5: 서피스 피니쉬(Surface Finish) 6: 트랙 갭(Track Gap)
7: 인터널 컨덕터(Internal Conductor) 8: 인터널 트레이스(Internal Trace)
10: TGFR(Track Gap Filled Resin)
11: 내부 트랙(Interal Track) 12: 외부 트랙((External Track)
Claims (6)
- 삭제
- 삭제
- 삭제
- PCB의 제조방법에 있어서,PCB기판에 필요한 홀을 형성하는 홀 드릴링(Hole Drilling)공정(S1);PCB기판에 전기적인 배선을 형성하는 화학 및 전기 동도금공정(S2);상기 동도금된 PCB기판에 트랙 갭(6)을 형성하는 에칭공정(S3)과 부식공정(S4);상기 트랙 갭(6)이 형성된 PCB기판의 이물질을 제거하는 표면 크리닝공정(S5);상기 트랙 갭(6)에 TGFR(Track Gap Filled Resin)(10)을 충진시키기 위한 도포 및 경화공정(S6);상기 경화된 TGFR(10)의 표면을 샌딩(Sanding), 브러싱(Burusing) 또는 컷팅(Cutting) 중 어느 하나의 이상의 방법에 의해 선택적으로 실시함으로써 표면을 평탄화하는 TGFR 표면 평탄화공정(S7);내부 트랙(11)은 절연층(1)을 형성하는 수지와의 접착력 강화를 위한 Oxide 처리공정(S11), Lay-up공정(S12), 적층공정(S13)이 순서대로 수행되고;외부 트랙(12)은 PSR 도포를 위해 다시 표면 크리닝공정(S21), 솔더 마스크(4)를 형성하기 위한 PSR(Photo Solder Resist) 도포 및 건조공정(S22), 노광공정(S23), 현상공정(S24), PSR 경화공정(S25), Silk 인쇄공정(S26)이 순서대로 진행되는 것을 특징으로 하는 PCB의 제조방법.
- 제 4항에 있어서,상기 표면처리공정(S5, S21)은 Oxide 처리 또는 소프트 에칭 중의 어느 하나를 선택적으로 실시하는 것을 특징으로 하는 PCB의 제조방법.
- 제 4항에 있어서,상기 TGFR의 도포 및 경화공정(S6)에서 도포는 프린팅(printing)에 의해 수행되며, 도포된 TGFR(10)은 외부의 열풍기 또는 히터 중 어느 하나 이상을 이용하여 빠른 시간 동안에 강제적으로 경화시키는 것을 특징으로 하는 PCB의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0016755A KR100520261B1 (ko) | 2003-03-18 | 2003-03-18 | Pcb의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0016755A KR100520261B1 (ko) | 2003-03-18 | 2003-03-18 | Pcb의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040082112A KR20040082112A (ko) | 2004-09-24 |
KR100520261B1 true KR100520261B1 (ko) | 2005-10-11 |
Family
ID=37366068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0016755A KR100520261B1 (ko) | 2003-03-18 | 2003-03-18 | Pcb의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100520261B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180098872A (ko) | 2017-02-27 | 2018-09-05 | 충북대학교 산학협력단 | Pcb 제조 공정에서 불량 컴포넌트 위치 검출 방법 및 시스템 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848612B1 (ko) | 2007-06-04 | 2008-07-28 | 조현귀 | 메모리피씨비를 포함한 다층메모리, 다층메모리용메모리피씨비 및 다층메모리용 메모리피씨비의 제조방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209151A (ja) * | 1993-01-12 | 1994-07-26 | Sumitomo Bakelite Co Ltd | 印刷配線板の製造方法 |
JPH09148748A (ja) * | 1995-11-20 | 1997-06-06 | Taiyo Ink Mfg Ltd | 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物 |
JP2001267724A (ja) * | 2000-03-23 | 2001-09-28 | Victor Co Of Japan Ltd | プリント基板及びその製造方法 |
JP2002280741A (ja) * | 2001-03-16 | 2002-09-27 | Hitachi Chem Co Ltd | 多層プリント配線板とその製造法 |
-
2003
- 2003-03-18 KR KR10-2003-0016755A patent/KR100520261B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209151A (ja) * | 1993-01-12 | 1994-07-26 | Sumitomo Bakelite Co Ltd | 印刷配線板の製造方法 |
JPH09148748A (ja) * | 1995-11-20 | 1997-06-06 | Taiyo Ink Mfg Ltd | 多層プリント配線板及びその製造方法並びにそれに用いる樹脂絶縁層形成用組成物 |
JP2001267724A (ja) * | 2000-03-23 | 2001-09-28 | Victor Co Of Japan Ltd | プリント基板及びその製造方法 |
JP2002280741A (ja) * | 2001-03-16 | 2002-09-27 | Hitachi Chem Co Ltd | 多層プリント配線板とその製造法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180098872A (ko) | 2017-02-27 | 2018-09-05 | 충북대학교 산학협력단 | Pcb 제조 공정에서 불량 컴포넌트 위치 검출 방법 및 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR20040082112A (ko) | 2004-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8261435B2 (en) | Printed wiring board and method for manufacturing the same | |
CN1319157C (zh) | 多层电路板和半导体装置 | |
US7080446B2 (en) | Wiring board sheet and its manufacturing method, multilayer board and its manufacturing method | |
US9538642B2 (en) | Wiring board and method for manufacturing the same | |
US5935452A (en) | Resin composition and its use in production of multilayer printed circuit board | |
US20060291173A1 (en) | Printed circuit board with embedded electronic components | |
US6834426B1 (en) | Method of fabricating a laminate circuit structure | |
TWI303143B (en) | Printed circuit board including track gap-filled resin and fabricating method thereof | |
JP6674016B2 (ja) | 印刷配線板およびその製造方法 | |
JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
EP1353541B1 (en) | Circuit board and production method therefor | |
KR100520261B1 (ko) | Pcb의 제조방법 | |
KR20070034766A (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법 | |
JPH1154938A (ja) | 多層配線基板 | |
JP2002252436A (ja) | 両面積層板およびその製造方法 | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
JP2020092152A (ja) | プリント基板及びその製造方法 | |
KR100752956B1 (ko) | 비아홀 통전을 위한 인쇄 회로기판 및 그 제조방법 | |
JP2889516B2 (ja) | 多層配線基板の製造方法 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
JP7430494B2 (ja) | 多層配線板用の接続穴形成方法及びこれを用いた多層配線板の製造方法 | |
KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JPS62189796A (ja) | 多層プリント配線板の製造方法 | |
JPH09260849A (ja) | 内層用回路板の製造方法、及び、多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101122 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |