KR100519133B1 - 화상처리장치 - Google Patents

화상처리장치 Download PDF

Info

Publication number
KR100519133B1
KR100519133B1 KR10-1998-0020811A KR19980020811A KR100519133B1 KR 100519133 B1 KR100519133 B1 KR 100519133B1 KR 19980020811 A KR19980020811 A KR 19980020811A KR 100519133 B1 KR100519133 B1 KR 100519133B1
Authority
KR
South Korea
Prior art keywords
data
function
image
buffer memory
supplied
Prior art date
Application number
KR10-1998-0020811A
Other languages
English (en)
Other versions
KR19990006683A (ko
Inventor
마사요시 도지마
히로마사 나카지마
야스오 고하시
히토시 후지모토
미사코 마쯔모토
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR19990006683A publication Critical patent/KR19990006683A/ko
Application granted granted Critical
Publication of KR100519133B1 publication Critical patent/KR100519133B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/148—Interfacing a video terminal to a particular transmission medium, e.g. ISDN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

하나의 하드웨어로 복수의 기능을 실현할 수 있는 화상처리장치를 제공한다.
아날로그 영상신호와 디지털 화상 데이터 사이의 쌍방향 변환기능을 갖는 변환유니트(102)와, 화상 데이터의 부호화 처리기능과 부호화 데이터의 복호처리 기능을 갖는 처리유니트(101)를 설치한다. 화상 데이터 및 부호화 데이터가 흐르는 방향을 데이터 전송제어 유니트(106)가 인코더/디코더 전환신호(E/D)에 따라 전환하고 부호화 데이터에 관련된 전송 클록신호(TCLK) 등의 제어신호의 송수신 기능을 처리제어 유니트(107)가 마스터/슬레이브 설정신호(M/S)에 따라 전환한다.

Description

화상처리장치{IMAGE PROCESSOR}
본 발명은 화상처리장치에 관한 것이다.
텔레비전 전화나 텔레비전 회의 시스템 등에 있어서는 통신회선의 전송속도가 낮고 방대한 화상 데이터의 전송에는 부호화 처리가 필수적이다. 채용할 수 있는 부호화 방식으로서 ITU-T(International Telecommunication Union- Telecommunication Standardization Sector : 국제전기통신연합·전기통신표준화부문)의 권고인 H.261이나 H.263이 알려져 있다. 이들 권고는 CIF(Common Intermediate Format : 공통 중간포맷)와, QCIF(Quarter CIF)를 규정하고 있다. CIF 화상은 352×288개의 화소로 구성되고, QCIF 화상은 176×144개의 화소로 구성된다. 부호화 데이터의 송수신에 BCH(Bose-Chaudhuri-Hocquenghem Code) 오류정정 부호를 이용하는 점도 이들 권고에 규정되어 있다. 또한 컬러 정지화상 압축의 국제표준인 JPEG(Joint Photographic Coding Experts Group)이나 미디어 통합계 동화상 압축의 국제표준인 MPEG(Moving Picture Experts Group)이 IS0(International Organization for Standardization : 국제표준화기구)의 전문가 그룹명이 붙여진 부호화 방식으로서 알려져 있다.
부호화 처리되어 발생한 부호화 데이터는 복호처리에 의해 아날로그 영상신호로 변환된다. 종래에는 화상의 부호화 처리를 위한 장치인 인코더와, 화상의 복호처리를 위한 장치인 디코더를 따로따로 작성하고 있었다.
상기한 바와 같이 종래는 화상의 인코더와 디코더를 따로따로 작성하고 있었으므로 2배의 설계비용이 필요하게 되었고, 이는 화상처리 시스템의 원가상승으로 연결되었다. 또한 여러 가지 애플리케이션에 유연하게 대응할 수 없다고 하는 문제점이 있었다.
본 발명의 목적은 하나의 하드웨어로 복수의 기능을 실현할 수 있는 화상처리장치를 제공하기 위한 것이다.
상기 목적을 달성하기 위해 본 발명의 화상처리장치는 인코더와 디코더의 어느 것으로도 될 수 있도록 부호화 처리와 복호처리에 최대한의 하드웨어 자원을 공용하면서 데이터가 흐르는 방향을 전환하도록 한 것이다.
또한 본 발명의 화상처리장치는 부호화 데이터의 동기 전송을 위해 외부 기기로부터 송신된 전송클록 신호를 수신하는 슬레이브 장치로 되거나, 전송클록 신호를 스스로 송신하는 마스터 장치로 될 수 있도록 전송클록 신호의 송수신 기능을 전환하도록 한 것이다.
본 발명에 의하면, 예를 들면 화상처리 시스템 전체의 제어를 담당하는 시스템 컨트롤러로부터 수신한 전송클록 신호에 동기하여 부호화 데이터를 송신하는 슬레이브 인코더의 기능과, 시스템 컨트롤러가 존재하지 않는 경우에 부호화 데이터와 함께 전송클록 신호를 디코더에 송신하는 마스터 인코더의 기능과, 인코더로부터 송신된 부호화 데이터와 전송클록 신호를 수신하는 슬레이브 디코더의 기능과, 인코더에 부호화 데이터를 동기 출력시키도록 전송클록 신호를 송신하는 마스터 디코더의 기능을 실현할 수 있다. 또 부호화 처리의 개시 또는 종료를 나타내는 타이밍 신호의 송신기능과 수신기능을 전환할 수도 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
( 실시예 )
도 1은 본 발명에 관한 화상처리장치의 구성예를 도시하고 있다. 도 1 중의 화상처리장치(10)는 화상부호화 처리를 위한 인코더와 화상복호 처리를 위한 디코더의 어느 것으로도 되는 장치로서, 프로그램 메모리(100)와, 처리유니트(101)와, ADC/DAC(analog-to-digital conversion/digital-to-analog conversion) 유니트(이하 변환유니트라 함)(102)와, 제 1 버퍼 메모리(103)와, 데이터 메모리(104)와, 제 2 버퍼 메모리(105)와, 데이터전송 제어유니트(106)와, 처리제어 유니트(107)와, 모드제어 유니트(108)를 구비하고 있다.
프로그램 메모리(100)는 화상처리장치(10)의 부호화 방식을 정하는 것으로서 화상의 부호화 프로그램과 복호 프로그램을 저장하고 있다.
변환유니트(102)는 공급되는 아날로그 영상신호(PICT)를 디지털 화상 데이터로 변환하는 기능과, 디지털 화상 데이터를 아날로그 영상신호(PICT)로 변환하는 기능을 갖는다.
제 1 버퍼 메모리(103)는 변환유니트(102)에 의해 AD 변환되어 발생한 1 필드 상당의 디지털 화상 데이터 또는 변환유니트(102)에 의해 DA 변환될 1 필드 상당의 디지털 화상 데이터를 일시적으로 기억하기 위한 필드 버퍼로서, 예를 들면 SRAM(Static Random Access Memory)으로 구성된다.
데이터 메모리(104)는 부호화처리의 대상이 되는 화상 데이터 또는 복호처리되어 발생한 화상 데이터를 기억하기 위한 메모리로서 예를 들면 DRAM(Dynamic Random Access Memory)으로 구성된다.
처리유니트(101)는 프로그램 메모리(100)로부터 다운로드된 프로그램을 이용하여 화상 데이터를 처리하기 위한 프로세서로 이루어지는 인코드/디코드 유니트로서, 데이터 메모리(104)로부터 화상 데이터를 판독하고 이 판독한 화상 데이터를 부호화 처리하는 기능과, 공급되는 부호화 데이터를 복호처리하여 이 복호처리에 의해 발생한 화상 데이터를 데이터 메모리(104)에 기입하는 기능을 갖는다.
제 2 버퍼 메모리(105)는 처리유니트(101)에 의해 부호화 처리되어 발생한 부호화 데이터나 외부에서 공급된 부호화 데이터를 일시적으로 기억하기 위한 레이트 버퍼로서 예를 들면 SRAM으로 구성된다.
데이터전송 제어유니트(106)는 제 1 데이터전송 제어기(201)와 제 2 데이터전송 제어기(202)로 이루어진다. 제 1 데이터전송 제어기(201)는 변환유니트(102)와 제 1 버퍼 메모리(103) 사이의 화상 데이터 전송과, 제 1 버퍼 메모리(103)와 데이터 메모리(104) 사이의 화상 데이터 전송을 제어한다. 도 1 중의 DREQ는 처리유니트(101)로부터 제 1 데이터전송 제어기(201)로 발행되는 데이터전송 요구신호로서 새로운 화상 데이터의 전송요구를 도시한 것이다. 제 2 데이터전송 제어기(202)는 처리유니트(101)와 제 2 버퍼 메모리(105) 사이의 부호화 데이터의 전송과 제 2 버퍼 메모리(105)의 부호화 데이터의 입출력을 제어하는 것이다. 이 입출력에 관한 부호화 데이터는 비트 스트림(STRM)이다.
처리제어 유니트(107)는 클록 송수신기(211)와, 클록 레이트 검출기(212)와, 인코드 레이트 제어기(213)와, 타이밍 제어기(214)로 이루어진다. 클록 송수신기(211)는 화상처리장치(10)가 인코더로 되는 경우에는 레이트 버퍼(105)로부터 출력되는 비트 스트림(STRM)을 외부 기기에 동기 입력시키도록, 그리고 화상처리장치(10)가 디코더로 되는 경우에는 레이트 버퍼(105)로 입력할 비트 스트림(STRM)을 외부 기기에 동기 출력시키도록 각각 전송클록 신호(TCLK)를 송신하는 마스터 기능과, 외부 기기로부터 공급된 전송클록 신호(TCLK)를 수신하고 이 수신한 전송클록 신호에 동기하여 비트 스트림(STRM)의 입출력이 행해지도록 이 수신한 전송클록 신호를 제 2 데이터전송 제어기(202)로 공급하는 슬레이브 기능을 갖는다. 클록 레이트 검출기(212)는 클록 송수신기(211)로 수신한 전송클록 신호(TCLK)의 주파수를 당해 화상처리장치(10)의 내부클록 신호(ICLK)를 이용하여 검출한다. 인코드 레이트 제어기(213)는 클록 레이트 검출기(212)로 검출된 주파수에 따라 처리유니트(101)에서 부호화 처리되어 발생하는 부호화 데이터량을 제어하는 것이다. 타이밍 제어기(214)는 화상처리장치(10)가 인코더로 되는 경우에는 처리유니트(101)의 부호화 처리가 개시되거나 종료된 것을 외부 기기에 전하도록, 그리고 화상처리장치(10)가 디코더로 되는 경우에는 외부 기기에 부호화 처리를 개시시키거나 종료시키도록 각각 타이밍 신호(START/STOP)를 송신하는 송신기능과, 외부 기기로부터 공급된 타이밍 신호(START/STOP)를 수신하여 처리유니트(101)에 부호화 처리 또는 복호처리를 개시시키거나 종료시키도록 이 수신한 타이밍 신호를 처리유니트(101)로 공급하는 수신기능을 갖는다.
모드제어 유니트(108)는 스위치회로(11)로부터 제공되는 인코더/디코더 전환신호(E/D)에 따라, 화상 데이터 및 부호화 데이터가 흐르는 방향을 전환하도록 데이터전송제어 유니트(106)의 구성을 변경하고 처리유니트(101) 및 변환유니트(102)의 각각의 기능을 지정한다. 또한 모드제어 유니트(108)는 공급되는 마스터/슬레이브 설정신호(M/S)에 따라 처리제어 유니트(107)의 기능을 전환하도록 이 처리제어 유니트(107)의 구성을 변경하는 기능도 구비하고 있다. 예를 들면 E/D=“H”이고 M/S=“H”이면 마스터 인코더의 구성이, 그리고 E/D=“H”이고 M/S=“L”이면 슬레이브 인코더의 구성이, 또 E/D=“L”이고 M/S=“H”이면 마스터 디코더의 구성이, 그리고 E/D=“L”이고 M/S=“L”이면 슬레이브 디코더의 구성이 각각 선택된다.
우선 마스터 인코더의 구성이 선택된 경우의 동작을 설명한다. 프로그램 메모리(100)로부터 처리유니트(101)로 화상 부호화용 프로그램이 다운로드된다. 타이밍 제어기(214)는 처리유니트(101)로 부호화 처리를 개시하도록 이 처리유니트(101)에 신호를 공급하는 것과 함께 부호화 처리가 개시된 것을 나타내는 타이밍 신호(START)를 송신한다. 변환유니트(102)는 공급되는 아날로그 영상신호(PICT)를 디지털 화상 데이터로 변환한다. 제 1 데이터전송 제어기(201)는 변환유니트(102)에서 디지탈화된 화상 데이터를 정기적으로 도입하고, 이 도입한 화상 데이터를 필드 버퍼(103)에 기입한다. 또 제 1 데이터전송 제어기(201)는 처리유니트(101)로부터 데이터전송 요구신호(DREQ)를 수신하면 필드 버퍼(103)에 1 필드 상당의 화상 데이터가 이미 축적된 것을 조건으로 하여 필드 버퍼(103)로부터 데이터 메모리(104)로 화상 데이터를 고속 전송한다. 처리유니트(101)는 데이터 메모리(104)로부터 화상 데이터를 판독하고 이 판독한 화상 데이터를 부호화 처리한다. 부호화 처리되어 발생한 부호화 데이터는 제 2 데이터전송 제어기(202)에 의해 레이트 버퍼(105)로 기입된다. 또 제 2 데이터전송 제어기(202)는 레이트 버퍼(105)로부터 부호화 데이터를 판독하고 이 판독한 부호화 데이터를 비트 스트림(STRM)으로서 출력한다. 클록 송수신기(211)는 비트 스트림(STRM)에 동기한 전송 클록신호(TCLK)를 송신한다. 이상의 마스터 인코드 동작에 의해 화상처리장치(10)로부터 송신되는 전송클록 신호(TCLK)에 동기한 비트 스트림(STRM)을 얻을 수 있다. 부호화 처리를 종료하는 경우 타이밍 제어기(214)는 처리유니트(101)에 부호화 처리를 종료하도록 이 처리유니트(101)에 신호를 공급하는 것과 함께 부호화 처리가 종료된 것을 나타내는 타이밍 신호(STOP)를 송신한다.
다음으로 슬레이브 인코더의 구성이 선택된 경우의 동작을 설명하기로 한다. 타이밍 제어기(214)는 부호화 처리의 개시를 촉진하는 타이밍 신호(START)를 수신하면, 처리유니트(101)로 부호화처리를 개시하도록 이 수신한 타이밍 신호를 처리유니트(101)에 공급한다. 변환유니트(102)로부터 레이트 버퍼(105)에 도달하는 데이터의 전송경로는 마스터 인코더의 경우와 마찬가지다. 클록 송수신기(211)는 외부로부터 공급된 전송클록 신호(TCLK)를 수신하고 이 수신한 전송클록 신호를 제 2 데이터전송 제어기(202)로 공급한다. 제 2 데이터전송 제어기(202)는 레이트 버퍼(105)로부터 부호화 데이터를 판독하고, 이 판독한 부호화 데이터를 비트 스트림(STRM)으로서 클록 송수신기(211)로 수신한 전송클록 신호(TCLK)에 동기하여 출력한다. 클록 레이트 검출기(212)는 클록 송수신기(211)로 수신한 전송클록 신호(TCLK)의 주파수를 내부클록 신호(ICLK)를 이용하여 검출한다. 인코드 레이트 제어기(213)는 클록 레이트 검출기(212)에 의해 검출된 주파수에 따라 처리유니트(101)로 부호화 처리되어 발생하는 부호화 데이터량을 제어한다. 이상의 슬레이브 인코드 동작에 의해 화상처리장치(10)에 공급되는 전송클록 신호(TCLK)에 동기한 비트 스트림(STRM)을 얻을 수 있다. 타이밍 제어기(214)는 부호화 처리의 종료를 촉진하는 타이밍 신호(STOP)를 수신하면, 처리유니트(101)로 부호화 처리를 종료하도록 이 수신한 타이밍 신호를 처리유니트(101)에 공급한다.
다음으로 슬레이브 디코더의 구성이 선택된 경우의 동작을 설명하기로 한다. 프로그램 메모리(100)로부터 처리유니트(101)로 화상복호용 프로그램이 다운로드된다. 타이밍 제어기(214)는 부호화 처리가 개시된 것을 나타내는 타이밍 신호(START)를 수신하면, 처리유니트(101)로 복호처리를 개시하도록 이 수신한 타이밍 신호를 처리유니트(101)에 공급한다. 클록 송수신기(211)는 외부에서 공급된 전송클록 신호(TCLK)를 수신하고, 이 수신한 전송클록 신호를 제 2 데이터전송 제어기(202)로 공급한다. 제 2 데이터전송 제어기(202)는 외부에서 공급된 비트 스트림(STRM)을 클록 송수신기(211)로 수신한 전송클록 신호(TCLK)에 동기하여 입력하고, 이 입력한 비트 스트림을 부호화 데이터로서 레이트버퍼(105)에 기입한다. 또 제 2 데이터전송 제어기(202)는 처리유니트(101)의 요구에 따라 레이트 버퍼(105)에 축적된 부호화 데이터를 처리유니트(101)로 전송한다. 처리유니트(101)는 레이트 버퍼(105)로부터 공급된 부호화 데이터를 복호처리하고, 이 복호처리에 의해 발생한 화상 데이터를 데이터 메모리(104)에 기입한다. 또 처리유니트(101)는 제 1 데이터 전송 제어기(201)로 데이터 전송요구 신호(DREQ)를 공급한다. 제 1 데이터전송 제어기(201)는 처리유니트(101)로부터 데이터 전송요구 신호(DREQ)를 수신하면, 데이터 메모리(104)로부터 필드 버퍼(103)로 화상 데이터를 고속 전송한다. 또 제 1 데이터전송 제어기(201)는 필드 버퍼(103)로부터 화상 데이터를 정기적으로 판독하고, 이 판독한 화상 데이터를 변환유니트(102)로 공급한다. 변환유니트(102)는 공급된 디지털 화상 데이터를 아날로그 영상신호(PICT)로 변환하여 출력한다. 이상의 슬레이브 디코드 동작에 의해, 화상처리장치(10)에 공급되는 전송클록 신호(TCLK)에 동기한 아날로그 영상신호(PICT)를 얻을 수 있다. 타이밍 제어기(214)는 부호화 처리가 종료된 것을 나타내는 타이밍 신호(STOP)를 수신하면, 처리유니트(101)로 복호처리를 종료하도록 이 수신한 타이밍신호를 처리유니트(101)에 공급한다.
마지막으로 마스터 디코더의 구성이 선택된 경우의 동작을 설명하기로 한다. 타이밍 제어기(214)는 부호화 처리의 개시를 촉진하는 타이밍 신호(START)를 인코더로 송신하는 것과 함께 처리유니트(101)로 복호처리를 개시하도록 이 처리유니트(101)에 신호를 공급한다. 클록 송수신기(211)는 레이트 버퍼(105)에 입력할 비트 스트림(STRM)을 인코더에 동기 출력시키도록 전송클록 신호(TCLK)를 송신한다. 레이트 버퍼(105)로부터 변환유니트(102)에 도달하는 데이터의 전송경로는 슬레이브 디코더의 경우와 마찬가지다. 이상의 마스터 디코드동작에 의해 화상처리장치(10)로부터 송신되는 전송클록 신호(TCLK)에 동기한 아날로그 영상신호(PICT)를 얻을 수 있다. 부호화 처리를 종료하는 경우 타이밍 제어기(214)는 부호화 처리의 종료를 촉진하는 타이밍 신호(STOP)를 송신하는 것과 함께 처리유니트(101)로 복호처리를 종료하도록 이 처리유니트(101)에 신호를 공급한다.
이상과 같이 도 1에 의하면 외부로부터의 신호에 따라 일부 회로가 그 성질을 바꿈으로써 동일구성의 장치로 4개의 다른 처리가 가능하게 된다. 그에 따라 많은 애플리케이션에 대한 대응이 가능해지고 부품 개수의 삭감도 가능해진다.
도 2는 도 1의 구성을 이용한 화상처리 시스템을 도시하고 있다. 도 2에서는 제 1 화상처리장치(10a)와 제 2 화상처리장치(10b)가 직접 연결되어 있다. 제 1 및 제 2 화상처리장치(10a, 10b)의 각각의 내부구성은 도 1과 같다. 제 1 화상처리장치(10a)에서는 설정신호(M/S)의 입력단자가 풀업(pull-up)되고 스위치회로(11a)에서 “H”의 전환신호(E/D)가 공급되고 있으므로 마스터 인코더의 구성이 선택된다. 제 2 화상처리장치(10b)에서는 설정신호(M/S)의 입력단자가 풀다운(pull-down)되고 스위치회로(11b)로부터 “L”의 전환신호(E/D)가 공급되고 있으므로 슬레이브 디코더의 구성이 선택된다.
도 2의 구성에 의하면 시스템 컨트롤러가 없어도 제 1 화상처리장치(10a)가 마스터 인코더로 됨으로써 화상처리 시스템 전체를 동기 동작시킬 수 있다.
도 3은 도 1의 구성을 이용한 다른 화상처리 시스템을 도시하고 있다. 도 3에서도 제 1 화상처리장치(10a)와 제 2 화상처리장치(10b)가 직접 연결되어 있다. 단 제 1 화상처리장치(10a)에서는 설정신호(M/S)의 입력단자가 풀다운되고 스위치회로(11a)에서 “H”의 전환신호(E/D)가 공급되고 있으므로 슬레이브 인코더의 구성이 선택된다. 제 2 화상처리장치(10b)에서는 설정신호(M/S)의 입력단자가 풀업되고 스위치회로(11b)에서 “L”의 전환신호(E/D)가 공급되고 있으므로 마스터 디코더의 구성이 선택된다.
도 3의 구성에 의해서도 제 2 화상처리장치(10b)가 마스터 디코더로 됨으로써 화상처리 시스템 전체를 동기 동작시킬 수 있다. 또 마스터 디코더인 제 2 화상처리장치(10b)가 전송클록 신호(TCLK)를 송신하고, 슬레이브 인코더인 제 1 화상처리장치(10a)가 타이밍 신호(START/STOP)를 송신하는 것으로, 제 1 화상처리장치(10a)와 제 2 화상처리장치(10b)의 신호 교환(handshake)을 실현하도록 해도 된다.
도 4는 도 1의 구성을 이용한 음성·화상처리 시스템을 도시하고 있다. 도 4의 시스템은 제 1 화상처리장치(10a)와, 제 2 화상처리장치(10b)와, 음성 인코더(12)와, 시스템 컨트롤러(14)와, 음성·화상 디코더(16)로 구성되어 있다. 시스템 컨트롤러(14)는 “L”의 설정신호(M/S)를 공급하기 위한 모드제어기(110)를 구비하고 있다. 제 1 및 제 2 화상처리장치(10a, 10b)의 각각의 내부구성은 도 1과 같다. 제 1 화상처리장치(10a)에서는 시스템 컨트롤러(14)로부터 “L”의 설정신호(M/S)가 공급되고 스위치회로(11a)에서 “H”의 전환신호(E/D)가 공급되고 있으므로 슬레이브 인코더의 구성이 선택된다. 제 2 화상처리장치(10b)에서도 마찬가지로 슬레이브 인코더의 구성이 선택된다. 시스템 컨트롤러(14)는 또한 전송클록 신호(TCLK)를 공급하기 위한 클록 송신기(111)와, 타이밍 신호(START/STOP)를 공급하기 위한 타이밍 신호 송신기(112)와, 제 1 및 제 2 화상처리장치(10a, 10b)의 각각으로부터 비트 스트림(STRM), 즉 부호화된 화상 데이터를 수취하기 위한 화상 데이터 수신기(113)와, 음성 인코더(12)로부터 부호화된 음성 데이터를 수취하기 위한 음성 데이터 수신기(114)와, 패킷단위로 다중화된 음성·화상 데이터를 생성하기 위한 데이터 다중화기(115)와, 다중화된 데이터를 음성·화상 디코더(16)로 송신하기 위한 송신기(116)를 구비하고 있다.
여기에서는 시스템 컨트롤러(14)와 음성·화상 디코더(16) 사이의 전송로의 통신속도가 192kbps이고, 제 1 화상처리장치(10a)의 화상 부호화 데이터에 128kbps가, 그리고 음성 인코더(12)의 음성 부호화 데이터에 64kbps가 각각 할당된 것으로 한다. 클록 송신기(111)는 주파수 128kHz(반복 주기 : 약 7.81㎲)이고 듀티 비(duty ratio)가 50%인 전송클록 신호(TCLK)를 공급한다. 제 1 화상처리장치(10a)는 아날로그 영상신호(PICT1)를, 음성 인코더(12)는 아날로그 음성신호(AUDIO)를 각각 부호화 처리한다. 도 1에 의하면, 제 1 화상처리장치(10a)에서의 클록 송수신기(211)는 시스템 컨트롤러(14)로부터 공급되는 전송클록 신호(TCLK)를 클록 레이트 검출기(212)로 공급한다. 클록 레이트 검출기(212)는 클록 송수신기(211)로 수신한 전송클록 신호(TCLK)의 주파수를, 예를 들면 주파수가 20MHz(반복 주기 : 50ns)인 내부클록 신호(ICLK)를 이용하여 검출한다. 구체적으로는 클록 레이트 검출기(212)는 전송클록 신호(TCLK)의 “H”의 기간만 내부클록 신호(ICLK)의 펄스를 카운트한다. 본 예의 전송클록 신호(TCLK)에서는 “H”의 기간의 길이가 약 3.91㎲이므로 카운트가 약 78이 되고, 이 카운트로부터 전송클록 신호(TCLK)의 주파수가 128 kHz인 것으로 검출된다. 인코드 레이트 제어기(213)는 클록 레이트 검출기(212)에 의해 검출된 주파수에 따라 처리유니트(101)로 부호화 처리되어 발생한 부호화 데이터량을 제어한다. 따라서 128kbps의 화상 부호화 데이터가 제 1 화상처리장치(10a)로부터 시스템 컨트롤러(14)로 공급되도록 제어된다.
제 1 화상처리장치(10a)의 화상 부호화 데이터, 제 2 화상처리장치(10b)의 화상 부호화 데이터 및 음성 인코더(12)의 음성 부호화 데이터에 각각 64kbps를 할당할 수도 있다. 이 경우에는 클록 송신기(111)로부터 공급되는 전송클록 신호(TCLK)의 주파수가 64kHz(반복 주기 : 약 15.62㎲)로 변경된다. 제 1 화상처리장치(10a)는 아날로그 영상신호(PICT1)를, 제 2 화상처리장치(10b)는 아날로그 영상신호(PICT2)를, 그리고 음성 인코더(12)는 아날로그 음성신호(AUDIO)를 각각 부호화 처리한다. 제 1 화상처리장치(10a)의 클록 레이트 검출기(212)는 전송클록 신호(TCLK)의 “H”의 기간만 내부클록 신호(ICLK)의 펄스를 카운트한다. 본 예의 전송클록 신호(TCLK)에서는 “H”의 기간의 길이가 약 7.81㎲이므로 카운트가 약 156이 되고, 이 카운트로부터 전송클록 신호(TCLK)의 주파수가 64kHz인 것으로 검출된다. 따라서 64kbps의 화상 부호화 데이터가 제 1 화상처리장치(10a)에서 시스템 컨트롤러(14)로 공급되도록 제어된다. 제 2 화상처리장치(10b)로부터도 마찬가지로 64kbps의 화상 부호화 데이터가 공급된다.
이상과 같이 도 4의 구성에 의하면 제 1 및 제 2 화상처리장치(10a, 1Ob)가 슬레이브 인코더로 됨으로써 시스템 컨트롤러(14)의 제어하에서 화상처리 시스템 전체를 동기 동작시킬 수 있다. 그 밖에도 전송로의 통신속도에 따라 화상의 인코드 레이트를 제어할 수 있다. 또 시스템을 구성하는 화상처리장치, 음성 인코더 및 음성·화상 디코더수는 상기의 예에 한정되지 않는다.
도 5는 도 1 중의 제 1 데이터전송 제어기(201)의 일부분의 상세한 구성예를 도시하고 있다. 도 5 중의 라인수 변환기(300)는 도 1의 화상처리장치(10)가 인코더로 되는 경우에는 변환유니트(102)로부터 공급되는 화상 데이터에 전처리로서의 라인수 변환을 실시한 뒤에 이 전처리를 마친 화상 데이터를 필드 버퍼(103)에 공급하는 기능과, 도 1의 화상 처리장치(10)가 디코더로 되는 경우에는 필드 버퍼(103)로부터 공급되는 화상 데이터에 후처리로서의 라인수 변환을 실시한 뒤에 이 후처리를 마친 화상 데이터를 변환유니트(102)에 공급하는 기능을 갖는 변환기로서, 제 1 멀티플렉서(301)와, 기입 레이트와는 다른 레이트로 데이터의 판독이 행해지는 제 1 SRAM(제 1 메모리)(302)과, 제 2 멀티플렉서(303)와, 제 3 멀티플렉서(304)와, 지연라인 메모리로서 기능하는 제 2 SRAM(제 2 메모리)(305)과, 3개의 계수 승산기(306, 307, 308)와, 가산기(309)와, 16비트 워드를 2개의 8비트 워드로 변환하기 위한 PS(Parallel-to-Serial) 변환기(310)와, 2개의 8비트 워드를 16비트 워드로 변환하기 위한 SP(Serial-to-Parallel) 변환기(310)를 구비하고 있다.
아날로그 영상신호의 하나인 NTSC(National Television System Committee) 비디오 신호로 정의되는 화상의 1 프레임은 홀수 필드와 짝수 필드로 구성되고, 각 필드는 720×240개의 화소로 구성된다. 이 경우 변환유니트(102)의 샘플링 주파수는 13.5MHz이다. 한편 처리유니트(101)의 편의를 고려하여 CIF 화상 또는 QCIF 화상이 필드 버퍼(103)에 저장되도록 되어 있다. 처리유니트(101)에서의 처리 주파수는 예를 들면 27MHz이다.
도 5의 라인수 변환기(300)는 NTSC 화상의 240라인을 CIF 화상의 288 라인으로 5:6 업 스케일링하거나, NTSC 화상의 240라인을 QCIF 화상의 144라인으로 5:3 다운 스케일링하거나, CIF 화상의 288라인을 NTSC 화상의 240라인으로 6:5 다운 스케일링하거나, QCIF 화상의 144라인을 NTSC 화상의 240라인으로 3:5 업 스케일링하기도 하는 기능을 갖는다. 여기에서는 화상의 수평방향에서의 화소의 업 샘플링 및 다운 샘플링에 대해서는 설명을 생략하기로 한다. 또 도 1의 화상처리장치(10)가 디코더가 되는 경우에는 반드시 CIF 화상이 필드버퍼(103)에 저장되도록 처리유니트(101)가 동작하도록 해도 된다.
도 6의 (a)는 인코더를 위한 라인수 변환기(300)의 구성을, 도 6의 (b)는 디코더를 위한 라인수 변환기(300)의 구성을 각각 도시하고 있다. 도 5 중의 제 1∼제 3 멀티플렉서(301, 303, 304)의 작용에 의해 인코더 구성의 경우에는 제 2 SRAM(305)이 제 1 SRAM(302)의 후단에, 그리고 디코더 구성의 경우에는 제 2 SRAM(305)이 제 1 SRAM(302)의 전단에 각각 접속된다. CIF 화상의 경우에는 2개의 계수 승산기(306, 307)가, 그리고 QCIF 화상의 경우에는 3개의 계수 승산기(306, 307, 308)가 각각 동작한다.
도 7은 도 6의 (a)의 인코더 구성에 있어서의 제 1 SRAM(302)의 동작을 도시하고 있다. 도 7에 의하면 제 1 SRAM(302)은 리드 인에이블 신호(RE)와 라이트 인에이블 신호(WE)의 제어에 의해 기입 레이트의 2배의 레이트로 데이터 판독이 행해진다. 따라서 1라인(lH) 기간내에 2라인(2H)분의 데이터를 제 1 SRAM(302)으로부터 판독할 수 있다. 도면 중의 m 및 n은 각각 어드레스를 표시하고 있다.
도 8은 도 6의 (b)의 디코더 구성에 있어서의 제 1 SRAM(302)의 동작을 도시하고 있다. 도 8에 의하면 제 1 SRAM(302)은 리드 인에이블 신호(RE)와 라이트 인에이블 신호(WE)의 제어에 의해 기입 레이트의 1/2의 레이트로 데이터 판독이 행해진다. 요컨대 제 1 SRAM(302)은 1라인(lH) 기간의 1/2의 기간으로 기입된 데이터를 1라인(1H)기간 걸려서 출력할 수 있다.
도 9는 인코더 및 디코더 구성에 있어서의 제 2 SRAM(305)의 동작을 도시한 도면으로서, CIF 화상을 취급하는 경우를 도시하고 있다. 도 9에 의하면 제 2 SRAM(305)이 1라인(1H)의 지연 메모리를 구성한다.
도 10은 인코더 및 디코더 구성에 있어서의 제 2 SRAM(305)의 동작을 도시한 도면으로서, QCIF 화상을 취급하는 경우를 도시하고 있다. 도 10에 의하면 제 2 SRAM(305)은 어드레스 n의 데이터를 판독하고, 다음으로 다른 데이터를 어드레스 n에 기입하며, 다음으로 1라인 떨어진 어드레스 n+192의 데이터를 읽어내고, 마지막으로 조금전 읽어낸 데이터를 상기 1라인 떨어진 어드레스 n+192에 기입하도록 제어된다. 이에 따라 제 2 SRAM(305)은 1라인(1H) 및 2라인(2H)의 지연 메모리로서 기능할 수 있다. 또 상기 어드레스의 디스플레이스먼트값 「192」는 제 2 SRAM(305)의 1라인분의 기억 용량의 예를 나타내고, 이 제 2 SRAM(305)의 구성에 따라 달라진다. 단 이 디스플레이스먼트값은 QCIF 화상의 수평방향의 화소수 「176」 이상이다.
이상과 같이 도 5의 구성에 의하면 동일한 하드웨어 자원을 부호화 처리와 복호처리에 공용하면서 소요되는 라인수 변환을 실현할 수 있다.
도 11은 도 l 중의 제 2 데이터전송 제어기(202)의 디코더 구성에 관한 일부분의 상세한 구성예를 도시하고 있다. 도 11에 의하면 제 2 데이터전송 제어기(202)는 레이트 버퍼(105)로 어드레스를 공급하기 위한 R/W(리드/라이트) 제어기(401)와, 새로운 입력 비트 스트림(STRM)과 레이트 버퍼(105)에 일시 기억된 부호화 데이터 사이의 동기패턴의 대조에 의해 프레임 동기의 확립 유무를 검출하고 프레임 동기가 확립된 후에는 입력 비트 스트림(STRM)에만 기초하여 프레임 동기의 벗어남을 검출하기 위한 프레임 동기 검출기(402)와, 입력 비트 스트림(STRM)의 BCH 오류정정을 실행하기 위한 오류정정 회로(403)와, 프레임 동기가 유지되지 않는 동안은 오류정정 회로(403)에 의한 오류 정정전의 입력 비트 스트림(STRM)을, 그리고 프레임 동기가 유지되는 동안은 오류정정 회로(403)에 의한 오류정정 결과를 각각 레이트 버퍼(105)에 공급하기 위한 멀티플렉서(MUX&SP)(404)와, 프레임 동기가 유지되지 않는 동안은 레이트 버퍼(105)로부터 판독한 부호화 데이터를 프레임 동기 검출기(402)에 공급하고, 프레임 동기가 유지되는 동안은 레이트 버퍼(105)로부터 판독한 부호화 데이터를 처리유니트(101)에 공급하기 위한 스위치(405)를 구비하고 있다. 프레임 동기가 유지되고 있는 것은 동기확립 신호(SYLOCK)에 의해 프레임 동기 검출기(402)로부터 R/W 제어기(401), 멀티플렉서(404) 및 스위치(405)로 전달된다. 이 때 오류정정 회로(403)의 결과가 유효하게 된다. 또 멀티플렉서(404)는 오류 정정전 또는 후의 비트 스트림(STRM)을 8비트 워드로 변환하는 기능도 갖고 있는 것이다.
도 11의 구성에 의하면 프레임 동기 검출을 위한 비트 스트림(STRM)의 일시저장과 복호처리의 대상인 오류정정 결과의 일시저장에 레이트 버퍼(105)를 공통으로 사용할 수 있다.
또 도 1 중의 데이터전송 제어유니트(106) 및 처리제어 유니트(107)는 재구성이 가능한 하나의 FPGA(Field Programmable Gate Array)로 구성할 수도 있다. 이 FPGA의 내부 구성은, 예를 들면 EPROM(Electrically Programmable Read-Only Memory)에 저장된 회로정보에 따라 변경된다.
또한 도 1의 예에서는 화상처리장치(10)의 외부에 설치된 스위치회로(11)가 인코더/디코더 전환신호(E/D)를 모드제어 유니트(108)에 공급하고 있었지만 화상처리장치(10)에 내장된 레지스터가 동 전환신호(E/D)를 모드제어 유니트(108)에 공급하도록 해도 된다. 이 레지스터가 보유하는 신호는, 예를 들면 시스템 컨트롤러에 의해 설정된다.
이상 설명한 바와 같이 본 발명에 의하면, 데이터가 흐르는 방향을 전환함으로써 인코더와 디코더의 어느 것도 될 수 있는 화상처리장치의 구성을 채용하고, 전송클록 신호의 송수신 기능을 전환함으로써 마스터 장치와 슬레이브 장치의 어느 것도 될 수 있는 화상처리장치의 구성을 채용하였으므로 여러 가지 애플리케이션에 유연하게 대응할 수 있어 부가가치가 대폭 향상되는 동시에 화상처리 시스템의 대폭적인 원가절감을 실현할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.
도 1은 본 발명에 관한 화상처리장치의 구성예를 도시한 블록도.
도 2는 도 1의 구성을 이용한 화상처리 시스템의 블록도.
도 3은 도 1의 구성을 이용한 다른 화상처리 시스템의 블록도.
도 4는 도 1의 구성을 이용한 음성·화상처리 시스템의 블록도.
도 5는 도 1 중의 제 1 데이터 전송 제어기의 일부분의 상세한 구성예를 도시한 블록도.
도 6은 도 5 중의 라인수 변환기의 내부 접속을 도시한 설명도로서, (a)는 인코더를 위한 구성도, (b)는 디코더를 위한 구성도.
도 7은 도 6(a)의 인코더 구성에서의 제 1 메모리의 동작을 도시한 타이밍도.
도 8은 도 6(b)의 디코더 구성에서의 제 1 메모리의 동작을 도시한 타이밍도.
도 9는 도 6의 (a) 및 (b) 중의 제 2 메모리의 동작을 나타내는 타이밍도로서, CIF 화상을 취급하는 경우를 나타낸 타이밍도.
도 10은 도 6의 (a) 및 (b) 중의 제 2 메모리의 동작을 나타내는 타이밍도로서, QCIF 화상을 취급하는 경우를 나타낸 타이밍도.
도 11은 도 1 중의 제 2 데이터전송 제어기의 일부분의 상세한 구성예를 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명 *
10, 10a, 10b : 화상처리장치 11, 11a, 11b : 스위치회로
12 : 음성 인코더 14 : 시스템 컨트롤러
16 : 음성·화상 디코더 100 : 프로그램 메모리
101 : 인코드/디코드 유니트(처리유니트)
102 : ADC/DAC 유니트(변환유니트)
103 : 필드 버퍼(제 1 버퍼 메모리) 104 : 데이터 메모리
105 : 레이트 버퍼(제 2 버퍼 메모리) 106 : 데이터전송 제어유니트
107 : 처리제어 유니트 108 : 모드제어 유니트
201 : 제 1 데이터전송 제어기 202 : 제 2 데이터전송 제어기
211 : 클록 송수신기 212 : 클록 레이트 검출기
213 : 인코드 레이트 제어기 214 : 타이밍 제어기
300 : 라인수 변환기 302 : 제 1 SRAM (제 1 메모리)
305 : 제 2 SRAM(제 2 메모리) 401 : R/W 제어기
402 : 프레임동기 검출기 403 : 오류정정 회로
404 : 멀티플렉서 405 : 스위치
E/D : 전환 신호 ICLK : 내부클록 신호
M/S : 설정신호 PICT : 아날로그 영상신호
START/STOP : 타이밍 신호
STRM : 비트 스트림(부호화 데이터) SYLOCK : 동기확립 신호
TCLK : 전송클록 신호

Claims (13)

  1. (정정)
    화상 부호화처리를 위한 인코더와 화상 복호처리를 위한 디코더의 어느 것으로도 될 수 있는 화상처리장치로서,
    공급되는 아날로그 영상신호를 디지털 화상 데이터로 변환하는 기능과, 디지털 화상 데이터를 아날로그 영상신호로 변환하는 기능을 갖는 변환유니트와,
    상기 변환유니트에 의해 아날로그 영상신호로부터 변환되어 발생한 화상 데이터나 상기 변환유니트에 의해 아날로그 영상신호로 변환되는 화상 데이터를 일시적으로 기억하기 위한 제 1 버퍼 메모리와,
    부호화 처리의 대상이 되는 화상 데이터나 복호 처리되어 발생한 화상 데이터를 기억하기 위한 데이터 메모리와,
    상기 데이터 메모리로부터 화상 데이터를 판독하고 이 판독한 화상 데이터를 부호화 처리하는 기능과, 공급되는 부호화 데이터를 복호처리하고 이 복호처리에 의해 발생한 화상 데이터를 상기 데이터 메모리에 기입하는 기능을 갖는 처리 유니트와,
    상기 처리 유니트에 의해 부호화 처리되어 발생한 부호화 데이터나 외부로부터 공급된 부호화 데이터를 일시적으로 기억하기 위한 제 2 버퍼 메모리와,
    상기 변환 유니트와 상기 제 1 버퍼 메모리 사이의 화상 데이터 전송과, 상기 제 1 버퍼 메모리와 상기 데이터 메모리 사이의 화상 데이터 전송과, 상기 처리 유니트와 상기 제 2 버퍼 메모리 사이의 부호화 데이터 전송과, 상기 제 2 버퍼 메모리의 부호화 데이터의 입출력을 제어하기 위한 데이터전송 제어유니트와,
    공급되는 전환신호에 따라 상기 화상 데이터 및 상기 부호화 데이터가 흐르는 방향을 전환하도록 상기 데이터전송 제어유니트의 기능을 변경하고, 상기 변환유니트 및 상기 처리유니트의 각각의 기능을 지정하기 위한 모드제어 유니트와,
    상기 화상처리장치가 인코더로 되는 경우에는 상기 제 2 버퍼 메모리로부터 출력되는 부호화 데이터를 외부 기기에 동기 입력시키도록 하고, 그리고 상기 화상처리장치가 디코더로 되는 경우에는 상기 제 2 버퍼 메모리로 입력할 부호화 데이터를 외부 기기에 동기 출력시키도록, 각각 전송클록 신호를 송신하는 마스터 기능과, 외부 기기로부터 공급되는 전송클록 신호를 수신하고 이 수신한 전송클록 신호에 동기하여 상기 제 2 버퍼 메모리의 부호화 데이터의 입출력이 행해지도록 이 수신한 전송클록 신호를 상기 데이터전송 제어유니트에 공급하는 슬레이브 기능을 갖는 클록 송수신기를 포함하며,
    상기 모드제어 유니트는 공급되는 설정신호에 따라 상기 클록 송수신기의 기능을 변경하는 기능을 구비하는 것을 특징으로 하는 화상처리장치.
  2. (삭제)
  3. (정정)
    제 1 항에 있어서,
    상기 클록 송수신기에 의해 수신한 전송클록 신호의 주파수를 검출하기 위한 클록 레이트 검출기와,
    상기 클록 레이트 검출기에 의해 검출된 주파수에 따라 상기 처리유니트에서 부호화 처리되어 발생하는 부호화 데이터량을 제어하기 위한 인코드 레이트 제어기를 추가로 구비하는 것을 특징으로 하는 화상처리장치.
  4. 제 3항에 있어서,
    상기 클록 레이트 검출기는 상기 화상처리장치의 내부클록 신호를 이용하여 상기 전송클록 신호의 주파수를 검출하는 것을 특징으로 하는 화상처리장치.
  5. 제 1항에 있어서,
    상기 화상처리장치가 인코더로 되는 경우에는 상기 처리유니트의 부호화 처리가 개시되거나 종료된 것을 외부 기기에 전달하도록, 그리고 상기 화상처리장치가 디코더로 되는 경우에는 외부 기기에 부호화 처리를 개시하거나 종료하도록 각각 타이밍 신호를 송신하는 송신기능과, 외부 기기로부터 공급되는 타이밍 신호를 수신하고 상기 처리유니트로 부호화 처리 또는 복호처리를 개시하거나 종료하도록 상기 수신한 타이밍 신호를 상기 처리유니트에 공급하는 수신기능을 갖는 타이밍 제어기를 추가로 구비하며,
    상기 모드제어 유니트는 공급되는 설정신호에 따라 상기 타이밍 제어기의 기능을 변경하는 기능을 추가로 구비하는 것을 특징으로 하는 화상처리장치.
  6. 제 1 항에 있어서,
    상기 데이터전송 제어유니트는 상기 화상처리장치가 인코더로 되는 경우에는 상기 변환유니트로부터 공급된 화상 데이터에 전처리로서의 라인수 변환을 실시한 뒤에 이 전처리를 마친 화상 데이터를 상기 제 1 버퍼 메모리에 공급하는 기능과, 상기 화상처리장치가 디코더로 되는 경우에는 상기 제 1 버퍼 메모리로부터 공급된 화상 데이터에 후처리로서의 라인수 변환을 실시한 뒤에 이 후처리를 마친 화상 데이터를 상기 변환유니트에 공급하는 기능을 갖는 라인수 변환기를 구비하며,
    상기 라인수 변환기는,
    기입 레이트와는 다른 레이트로 데이터의 판독이 행해지는 제 1 메모리와,
    상기 제 1 메모리의 전단 및 후단 중 어디에도 접속가능한 지연라인 메모리로서 기능하는 제 2 메모리를 갖는 것을 특징으로 하는 화상처리장치.
  7. 제 6항에 있어서,
    상기 제 1 메모리는 상기 화상처리장치가 인코더로 되는 경우에는 기입 레이트의 2배의 레이트로 데이터 판독이 행해지고, 상기 화상처리장치가 디코더로 되는 경우에는 기입 레이트의 1/2의 레이트로 데이터 판독이 행해지도록 제어되는 것을 특징으로 하는 화상처리장치.
  8. 제 6항에 있어서,
    상기 제 2 메모리는 이 제 2 메모리가 1라인 및 2라인의 지연 메모리를 구성할 수 있도록, 이 제 2 메모리가 있는 어드레스의 데이터를 판독하고, 다음으로 다른 데이터를 상기 어드레스에 기입하며, 다음으로 1라인 떨어진 어드레스의 데이터를 판독하고, 마지막으로 바로 전에 판독한 데이터를 상기 1라인 떨어진 어드레스에 기입하도록 제어되는 것을 특징으로 하는 화상처리장치.
  9. 제 1항에 있어서,
    상기 데이터전송 제어유니트는,
    외부에서 새롭게 공급되는 부호화 데이터와 상기 제 2 버퍼 메모리에 일시 기억된 부호화 데이터 사이의 동기 패턴의 대조에 의해 프레임 동기의 확립 유무를 검출하고, 프레임 동기가 확립된 후에는 외부에서 공급되는 부호화 데이터에 기초하여 프레임 동기의 어긋남을 검출하기 위한 프레임 동기 검출기와,
    외부에서 공급된 부호화 데이터의 오류를 정정하기 위한 오류정정 회로와,
    프레임 동기가 유지되지 않는 동안은 상기 오류정정 회로에 의한 오류 정정전의 부호화 데이터를, 프레임 동기가 유지되는 동안은 상기 오류정정 회로에 의한 오류정정 결과를 각각 상기 제 2 버퍼 메모리에 공급하기 위한 멀티플렉서와,
    프레임 동기가 유지되지 않는 동안은 상기 제 2 버퍼 메모리로부터 판독한 부호화 데이터를 상기 프레임 동기 검출기에 공급하고, 프레임 동기가 유지되는 동안은 상기 제 2 버퍼 메모리로부터 판독한 부호화 데이터를 상기 처리유니트에 공급하기 위한 스위치를 구비하는 것을 특징으로 하는 화상처리장치.
  10. 화상 데이터를 부호화 처리하기 위한 처리유니트와,
    상기 처리유니트에 의해 부호화 처리되어 발생한 부호화 데이터를 일시적으로 기억하기 위한 버퍼 메모리와,
    상기 처리유니트로부터 상기 버퍼 메모리로의 부호화 데이터의 전송과, 상기 버퍼 메모리로부터의 부호화 데이터의 출력을 제어하기 위한 데이터전송 제어유니트와,
    상기 버퍼 메모리로부터 출력되는 부호화 데이터를 외부 기기에 동기 입력시키도록 전송클록 신호를 송신하는 마스터 기능과, 외부 기기로부터 공급된 전송클록 신호를 수신하고 이 수신한 전송클록 신호에 동기하여 상기 버퍼 메모리로부터 부호화 데이터가 출력되도록 이 수신한 전송클록 신호를 상기 데이터전송 제어유니트에 공급하는 슬레이브 기능을 갖는 클록 송수신기와,
    공급되는 설정신호에 따라 상기 클록 송수신기의 기능을 변경하기 위한 모드제어 유니트를 구비하는 것을 특징으로 하는 화상처리장치.
  11. 외부에서 공급되는 부호화 데이터를 일시적으로 기억하기 위한 버퍼 메모리와,
    상기 버퍼 메모리로부터 공급되는 부호화 데이터를 복호처리하기 위한 처리유니트와,
    상기 버퍼 메모리로의 부호화 데이터의 입력과, 상기 버퍼 메모리로부터 상기 처리유니트로의 부호화 데이터의 전송을 제어하기 위한 데이터전송 제어유니트와,
    상기 버퍼 메모리에 입력할 부호화 데이터를 외부 기기에 동기 출력시키도록 전송클록 신호를 송신하는 마스터 기능과, 외부 기기로부터 공급되는 전송클록 신호를 수신하고 이 수신한 전송클록 신호에 동기하여 상기 버퍼 메모리로 부호화 데이터가 입력되도록, 이 수신한 전송클록 신호를 상기 데이터전송 제어유니트로 공급하는 슬레이브 기능을 갖는 클록 송수신기와,
    공급되는 설정신호에 따라 상기 클록 송수신기의 기능을 변경하기 위한 모드제어 유니트를 구비하는 것을 특징으로 하는 화상처리장치.
  12. (정정)
    화상 데이터를 부호화 처리하기 위한 처리유니트와,
    상기 처리유니트의 부호화 처리가 개시되거나 종료된 것을 외부 기기에 전달하도록 타이밍 신호를 송신하는 송신기능과, 외부 기기로부터 공급되는 타이밍 신호를 수신하고 상기 처리유니트에 부호화 처리를 개시시키거나 종료시키도록 상기 수신한 타이밍 신호를 상기 처리유니트에 공급하는 수신기능을 갖는 타이밍 제어기와,
    공급되는 설정신호에 따라 상기 타이밍 제어기의 기능을 변경하기 위한 모드제어 유니트를 구비하는 것을 특징으로 하는 화상처리장치.
  13. 부호화 데이터를 복호처리하기 위한 처리유니트와,
    외부 기기에 부호화 처리를 시작하거나 종료하도록 타이밍 신호를 송신하는 기능과, 외부 기기로부터 공급되는 타이밍 신호를 수신하고 상기 처리유니트에 복호처리를 개시시키거나 종료시키도록 상기 수신한 타이밍 신호를 상기 처리유니트에 공급하는 기능을 갖는 타이밍 제어기와,
    공급되는 설정신호에 따라 상기 타이밍 제어기의 기능을 변경하기 위한 모드제어 유니트를 구비하는 것을 특징으로 하는 화상처리장치.
KR10-1998-0020811A 1997-06-06 1998-06-05 화상처리장치 KR100519133B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP14890797 1997-06-06
JP???9-148907 1997-06-06
JP???9-189805 1997-07-15
JP9-189805 1997-07-15
JP18980597 1997-07-15
JP9-148907 1997-07-15

Publications (2)

Publication Number Publication Date
KR19990006683A KR19990006683A (ko) 1999-01-25
KR100519133B1 true KR100519133B1 (ko) 2005-11-25

Family

ID=26478959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0020811A KR100519133B1 (ko) 1997-06-06 1998-06-05 화상처리장치

Country Status (4)

Country Link
US (1) US6188440B1 (ko)
KR (1) KR100519133B1 (ko)
CN (1) CN1174617C (ko)
TW (1) TW395137B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560280B1 (en) * 1998-02-02 2003-05-06 Vcon Ltd. Video transmission system
JP2002520638A (ja) * 1998-07-06 2002-07-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ メモリから画像データを読み出すことによる複数の画像表示
JP2000148997A (ja) * 1998-11-13 2000-05-30 Minolta Co Ltd 画像処理装置
JP3820891B2 (ja) * 2001-02-07 2006-09-13 セイコーエプソン株式会社 画像表示装置
US6525837B1 (en) 2001-06-29 2003-02-25 Lexmark International, Inc. Printer assembly and method for determining the position of a printer component
US7821658B2 (en) * 2001-10-16 2010-10-26 Minolta Co., Ltd Interleaving imaging device controller with multi-use circuitry
US7266254B2 (en) * 2002-02-13 2007-09-04 Canon Kabushiki Kaisha Data processing apparatus, image processing apparatus, and method therefor
JP2005328280A (ja) * 2004-05-13 2005-11-24 Canon Inc データ処理装置
JP2006153927A (ja) * 2004-11-25 2006-06-15 Sanyo Electric Co Ltd 表示装置
US20070046998A1 (en) * 2005-08-30 2007-03-01 Canon Kabushiki Kaisha Image Processing System, Control Method Therefor, Storage Medium, Image Processing Apparatus, And External Apparatus
KR100761840B1 (ko) * 2006-02-28 2007-09-28 삼성전자주식회사 저장된 로우(ｒａｗ) 이미지 신호를 이용하는 이미지 튜닝시스템 및 이미지 튜닝 방법
TWI475875B (zh) * 2011-12-28 2015-03-01 Altek Corp 三維影像產生裝置
CN103686186B (zh) * 2013-12-27 2017-01-18 龙迅半导体（合肥）股份有限公司 一种数据传输平台

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268571A (ja) * 1989-04-11 1990-11-02 Matsushita Graphic Commun Syst Inc 画像データ符号・復号装置
KR930006533A (ko) * 1991-09-06 1993-04-21 사또오 후미오 전자기기 시스템
KR930022889A (ko) * 1992-04-28 1993-11-24 기따오까 다까시 화상 부호화/복호화 장치
JPH0630285A (ja) * 1992-05-07 1994-02-04 Murata Mach Ltd 画像処理装置
KR960028462A (ko) * 1994-12-23 1996-07-22 구자홍 엠펙 비디오 코덱 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800431A (en) 1984-03-19 1989-01-24 Schlumberger Systems And Services, Inc. Video stream processing frame buffer controller
JPH0783331B2 (ja) 1987-09-03 1995-09-06 日本電気株式会社 ディマルチプレクス用大規模集積回路共用方式
JP3020528B2 (ja) * 1989-12-14 2000-03-15 キヤノン株式会社 画像処理装置
JP3265429B2 (ja) * 1990-09-14 2002-03-11 キヤノン株式会社 カラーファクシミリ装置
JPH04326690A (ja) 1991-04-26 1992-11-16 Hitachi Ltd 動画像符号化復号化装置
US5519449A (en) * 1991-09-17 1996-05-21 Hitachi, Ltd. Image composing and displaying method and apparatus for displaying a composite image of video signals and computer graphics
JPH05292265A (ja) * 1992-04-13 1993-11-05 Fuji Xerox Co Ltd 画像処理装置
US5742329A (en) * 1992-10-26 1998-04-21 Canon Kabushiki Kaisha Image pickup system and communication system for use in video conference system or the like
JPH06178149A (ja) 1992-12-09 1994-06-24 Matsushita Electric Ind Co Ltd 映像復号化装置
JP3069455B2 (ja) 1992-12-22 2000-07-24 富士写真フイルム株式会社 画像データ圧縮伸張装置における量子化・逆量子化回路
JP2817107B2 (ja) * 1992-12-28 1998-10-27 キヤノン株式会社 画像入力装置
JPH08214313A (ja) 1995-02-01 1996-08-20 Sony Corp 映像装置
JPH08275152A (ja) 1995-03-29 1996-10-18 Hitachi Ltd ディジタル映像信号復号装置
JPH08336036A (ja) * 1995-04-07 1996-12-17 Ricoh Co Ltd 画像通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268571A (ja) * 1989-04-11 1990-11-02 Matsushita Graphic Commun Syst Inc 画像データ符号・復号装置
KR930006533A (ko) * 1991-09-06 1993-04-21 사또오 후미오 전자기기 시스템
KR930022889A (ko) * 1992-04-28 1993-11-24 기따오까 다까시 화상 부호화/복호화 장치
JPH0630285A (ja) * 1992-05-07 1994-02-04 Murata Mach Ltd 画像処理装置
KR960028462A (ko) * 1994-12-23 1996-07-22 구자홍 엠펙 비디오 코덱 장치
KR100202538B1 (ko) * 1994-12-23 1999-06-15 구자홍 엠펙 비디오 코덱 장치

Also Published As

Publication number Publication date
CN1174617C (zh) 2004-11-03
US6188440B1 (en) 2001-02-13
CN1202071A (zh) 1998-12-16
KR19990006683A (ko) 1999-01-25
TW395137B (en) 2000-06-21

Similar Documents

Publication Publication Date Title
KR100519133B1 (ko) 화상처리장치
JPS6311838B2 (ko)
KR960036650A (ko) 종합정보통신망을 이용한 화상회의 제어시스템
US5949441A (en) Multimedia terminal with an encoder for converting analog video data to compressed digitized video data
WO2014079303A1 (zh) 一种视频多画面合成方法、装置和***
CN101577806A (zh) 一种视频终端
US8179421B2 (en) Image synthesizing device and method and computer readable medium
US6188727B1 (en) Simplicity HDTV video decoder and its decoding method
JP2015039171A (ja) リアルタイム映像送信システム
JPS62200994A (ja) 動画通信システム
JPS61256881A (ja) 情報の符号化および復号化方法及び装置
JP2918877B2 (ja) 画像処理装置
JP3586484B2 (ja) 多地点会議用画面合成システムおよび方法
JPS62164391A (ja) 画像符号化伝送装置
JPS62200883A (ja) 電子会議システムにおける図形表示装置
KR19990050412A (ko) 디지털 멀티미디어 시스템의 다수 입력, 단일 출력을 위한 고화질 동영상 복호화 장치
JPH0276384A (ja) 画像伝送装置
JP2817818B2 (ja) 画像伝送装置
KR200311059Y1 (ko) 다 채널 카메라 동기회로
JPH066382A (ja) パケット通信装置および通信方法
JP2819879B2 (ja) 画像伝送装置
JPH0263288A (ja) 多地点テレビ会議の画像表示方式
JP3599661B2 (ja) 画像通信端末
JPH05168007A (ja) 画像通信装置
JPH0795567A (ja) 画像符号化・復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee