KR100517594B1 - 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100517594B1
KR100517594B1 KR10-2002-0078738A KR20020078738A KR100517594B1 KR 100517594 B1 KR100517594 B1 KR 100517594B1 KR 20020078738 A KR20020078738 A KR 20020078738A KR 100517594 B1 KR100517594 B1 KR 100517594B1
Authority
KR
South Korea
Prior art keywords
oxide film
black matrix
polycrystalline silicon
pattern
forming
Prior art date
Application number
KR10-2002-0078738A
Other languages
English (en)
Other versions
KR20030051273A (ko
Inventor
서희상
Original Assignee
일진디스플레이(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진디스플레이(주) filed Critical 일진디스플레이(주)
Priority to AU2002362183A priority Critical patent/AU2002362183A1/en
Priority to PCT/KR2002/002345 priority patent/WO2003054622A1/en
Priority to TW92100551A priority patent/TWI271864B/zh
Publication of KR20030051273A publication Critical patent/KR20030051273A/ko
Priority to US10/864,262 priority patent/US6940568B2/en
Application granted granted Critical
Publication of KR100517594B1 publication Critical patent/KR100517594B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 라인이 단선되는 경우 게이트 라인과 콘택홀을 통하여 연결된 블랙 매트릭스가 게이트 라인의 역할을 대신하도록 하므로써, 게이트 라인의 단선으로 인한 불량화소의 증가를 방지하는 액정표시장치용 박막 트랜지스터 기판이 개시된다. 이 박막 트랜지스터 기판은, 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스, 블랙 매트릭스 상에 형성된 제 1 산화막, 제 1 산화막 위의 활성영역에 형성된 활성 다결정 실리콘층 패턴, 활성 다결정 실리콘층 패턴을 포함하는 결과적인 기판 상에 형성되고 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 포함하는 제 2 산화막, 제 2 산화막의 소정 부분에 형성되고 제 1 콘택홀을 통하여 블랙 매트릭스와 전기적으로 콘택되는 게이트 라인, 게이트 라인을 포함하는 결과적인 기판 상에 형성된 제 3 산화막, 제 3 산화막 위에 형성되고 게이트 라인과 직교하는 데이터 라인, 데이터 라인을 포함하는 제 3 산화막 위에 형성된 평탄화막 및 평탄화막 위에 형성된 화소전극을 포함한다.

Description

액정표시장치용 박막 트랜지스터 기판 및 그 제조방법{Thin film transistor substrate for liquid crystal display (LCD) and Method of manufacturing the same}
본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터 기판에 형성된 블랙 매트릭스 층과 그의 상부에 형성되는 게이트 라인을 동일한 마스크를 이용하여 형성하는 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의한 광 변조를 이용하여 정보를 표시하는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다.
능동형 표시 장치라고도 불리는 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 이에 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.
액정표시장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 개재되어 있는 액정층으로 이루어지며, 상기 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 디스플레이 장치이다.
액정표시장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되어 있고 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 구비하는 장치이며, 상기 박막 트랜지스터는 두 장의 기판 중 하나에 형성되는 것이 일반적이다.
이러한 액정표시패널의 해상도가 높아짐에 따라 게이트 라인의 리던던시 또한 증가한다. 그러나, 리던던시의 증가는 게이트 라인의 단선을 야기할 가능성을 높이고, 그 결과 불량 화소의 발생이 야기될 수 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 도출된 것으로서, 본 발명의 목적은 게이트 라인이 단선되는 경우 게이트 라인과 콘택홀을 통하여 연결된 블랙 매트릭스가 게이트 라인의 역할을 대신하도록 하므로써, 게이트 라인의 단선으로 인한 불량화소의 증가를 방지하는데 있다.
본 발명의 다른 목적은 게이트 패턴과 게이트 절연막 사이의 계면 상태를 양호하게 유지하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터 기판은, 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스; 블랙 매트릭스 상에 형성된 제 1 산화막; 제 1 산화막 위의 활성영역에 형성된 활성 다결정 실리콘층 패턴; 활성 다결정 실리콘층 패턴을 포함하는 결과적인 기판 상에 형성되고, 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 포함하는 제 2 산화막; 제 2 산화막의 소정 부분에 형성되고, 제 1 콘택홀을 통하여 블랙 매트릭스와 전기적으로 콘택되는 게이트 라인; 게이트 라인을 포함하는 결과적인 기판 상에 형성된 제 3 산화막; 제 3 산화막 위에 형성되고, 게이트 라인과 직교하는 데이터 라인; 데이터 라인을 포함하는 제 3 산화막 위에 형성된 평탄화막; 및 평탄화막 위에 형성된 화소전극을 포함한다.
바람직하게는, 블랙 매트릭스와 게이트 패턴은 동일한 패턴 형상을 갖는다.
또한, 바람직하게 제 1 산화막의 두께는 활성 다결정 실리콘층 위에 형성되는 제 2 산화막의 두께와 동일하다.
바람직하게, 게이트 패턴과 블랙 매트릭스 패턴중 선택적으로 어느 하나는 섬 구조로 형성될 수 있다.
상기한 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 액정표시장치용 박막 트랜지스터 기판의 제조방법이 제공된다. 이 방법은, 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스를 형성하는 단계; 블랙 매트릭스 상에 제 1 산화막을 형성하는 단계; 제 1 산화막 위의 활성영역에 활성 다결정 실리콘층 패턴을 형성하는 단계; 활성 다결정 실리콘층 패턴의 노출된 표면 상에 제 2 산화막을 형성하는 단계; 제 2 산화막의 소정 부분에 블랙 매트릭스를 노출하는 제 1 콘택홀을 형성하는 단계; 제 1 콘택홀과 제 2 산화막의 소정 부분에 게이트 패턴을 형성하는 단계; 게이트 패턴을 포함하는 결과적인 기판 상에 제 3 산화막을 형성하는 단계; 제 3 산화막의 소정 부분에 활성층 패턴의 소정 부분을 노출하는 제 2 콘택홀을 형성하는 단계; 제 2 콘택홀과 제 3 산화막의 소정 부분에 데이터 라인을 형성하는 단계; 데이터 라인을 포함하는 제 3 산화막 위에 평탄화막을 형성하는 단계; 평탄화막 위에 화소전극을 형성하는 단계를 포함한다.
바람직하게는, 블랙 매트릭스와 게이트 패턴은 동일한 마스크를 이용하여 형성된다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 액정표시장치용 박막 트랜지스터 기판은, 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스; 상기 블랙 매트릭스 상에 형성되고, 상기 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 갖는 제 1 산화막; 상기 제 1 산화막 위의 활성영역에 형성된 제 1 활성 다결정 실리콘층 패턴과, 상기 제 1 콘택홀에 형성되어 상기 블랙 매트릭스와 콘택되는 제 2 활성 다결정 실리콘층 패턴을 포함하는 활성 다결정 실리콘층 패턴; 상기 활성 다결정 실리콘층 패턴 상에 형성된 제 2 산화막; 상기 제 2 산화막의 소정 부분 상에 형성된 게이트 라인; 상기 게이트 라인을 포함하는 결과적인 기판 상에 형성된 제 3 산화막; 상기 제 3 산화막 위에 형성되고, 상기 게이트 라인과 직교하며, 상기 제 3 산화막과 그 하부의 상기 제 2 산화막에 형성된 제 2 콘택홀을 통하여 상기 제 1 활성 다결정 실리콘층 패턴의 소오스 영역과 콘택되는 데이터 라인; 상기 제 3 산화막 위에 형성되고, 상기 게이트 라인 상의 상기 제 3 산화막에 형성된 제 3 콘택홀과 상기 제 2 활성 다결정 실리콘층 패턴 상의 상기 제 3 산화막 및 그 하부의 제 2 산화막에 형성된 제 4 콘택홀을 통하여 상기 게이트 라인과 상기 제 2 활성 다결정 실리콘층 패턴을 전기적으로 연결하는 금속 패턴; 상기 데이터 라인을 포함하는 상기 제 3 산화막 위에 형성된 평탄화막; 및 상기 평탄화막 위에 형성된 화소전극을 포함한다.
바람직하게는, 상기 게이트 라인은 섬 구조 또는 메탈 라인에 의하여 점프되는 구조를 갖는다.
상기한 목적을 달성하기 위한 본 발명의 또 다른 측면에 따르면, 액정표시장치용 박막 트랜지스터 기판의 제조방법은, 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스를 형성하는 단계: 상기 블랙 매트릭스 상에 제 1 산화막을 형성하는 단계; 상기 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 형성하는 단계; 상기 제 1 산화막 위의 활성영역에 제 1 활성 다결정 실리콘층 패턴을, 상기 제 1 콘택홀에 상기 블랙 매트릭스와 콘택되는 제 2 활성 다결정 실리콘층 패턴을 형성하는 단계; 상기 제 1 활성 다결정 실리콘층 패턴과 상기 제2 활성 다결정 실리콘층 패턴 상에 제 2 산화막을 형성하는 단계; 상기 제 2 산화막의 소정 부분 위에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴을 포함하는 결과적인 기판 상에 제 3 산화막을 형성하는 단계; 상기 제 3 산화막과 그 하부의 제2 산화막에 상기 활성 다결정실리콘층 패턴의 소오스 영역을 노출하는 제 2 콘택홀과, 상기 게이트 패턴의 소정 부분을 노출하는 제 3 콘택홀 및 상기 제2 활성 다결정 실리콘층 패턴의 소정 부분을 노출하는 제 4 콘택홀을 형성하는 단계; 상기 제 3 산화막 위에 상기 제 2 콘택홀을 통하여 상기 소오스 영역과 콘택되는 제 1 데이터 패턴과, 상기 제 3, 제 4 콘택홀을 통하여 상기 게이트 패턴과 상기 제 2 활성 다결정 실리콘층 패턴을 연결하는 제 2 데이터 패턴을 형성하는 단계; 상기 제 1, 제 2 데이터 패턴을 포함하는 상기 제 3 산화막 위에 평탄화막을 형성하는 단계; 상기 평탄화막 위에 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 1 내지 도 3은 본 발명의 바람직한 실시예에 따르는 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 평면도이고, 도 4는 도 3의 4-4'선을 따라서 절단된 단면도이다.
도 1을 참조하면, 석영(SiO2) 또는 유리와 같은 투광성 절연기판(100) 위에 단위 화소영역의 경계선의 일측 방향을 따라서 배열되도록 하부 블랙 매트릭스 패턴(102)이 통상의 사진식각공정을 통하여 형성된다(제 1 마스크).
선택적으로, 블랙 매트릭스 패턴(102)은 단위 화소 영역마다 분리되지 않고 연속적으로 형성된다.
블랙 매트릭스 패턴을 포함하는 기판(100)의 전면에 제 1 산화막(104)으로서, 고온산화막(High temperature oxide: HTO)이 형성된다.
도 2를 참조하면, 제 1 산화막(104)의 상면에 활성층 패턴(106)이 형성된다. 즉, 단위 화소영역의 블랙 매트릭스 패턴(102)과 부분적으로 오버랩되도록 고농도의 불순물이 도핑된 다결정 실리콘(Heavily doped polysilicon) 패턴(106)이 통상의 사진식각공정을 통하여 형성된다(제 2 마스크).
활성층 패턴(106)은 단위 화소 영역마다 형성된다.
활성층 패턴(106)으로는 위에서 언급한 불순물이 고농도로 도핑된 다결정 실리콘 대신 비정질 실리콘이 사용될 수 있다. 활성층 패턴(106)은 소오스 영역, 드레인 영역 및 채널 영역을 포함하며, 이러한 소오스, 드레인 영역은, 이온주입법이나 도핑법을 이용하여 5가나 3가의 불순물 이온을 주입하는 것에 의하여 형성된다(제 3, 제 4 마스크). 이온주입법이 적용되는 경우, 후술할 게이트 라인은 이온주입 마스크로서 기능한다.
선택적으로 상기 활성층(106)은 엘디디(LDD: Lightly Doped Drain) 구조를 가질 수도 있다.
그런 다음, 활성층 패턴(106)을 포함하는 결과적인 기판 위에 제 2 산화막(108)인 실리콘산화막이 형성된다.
다음으로, 도 3에 도시된 것처럼, 블랙 매트릭스 패턴(102)과 활성층 패턴(106)을 전기적으로 연결하기 위하여 단위 화소당 적어도 1개의 제 1 콘택홀(C1, C2)이 제 2 산화막(108)에 형성된다(제 5 마스크). 상기한 콘택홀은 블랙 매트릭스(102) 상부에 위치하도록 형성된다.
바람직하게, 활성 다결정 실리콘층(106) 위에 형성되는 제 2 산화막(108)은 제 1 산화막(104)의 두께와 동일하게 형성될 수 있다.
다음으로, 제 1 콘택홀을 포함하는 제 2 산화막(108) 위에 게이트 패턴(110)이 형성된다(제 6 마스크). 게이트 패턴(110)은, 불순물이 도핑된 다결정 실리콘 막이나 금속을 증착하고 패터닝하는 것에 의하여 형성된다. 이 게이트 패턴(110)은 블랙 매트릭스(102)를 형성하기 위하여 사용되었던 제 2 마스크를 사용하는 통상의 사진식각공정에 의하여 패터닝되므로, 블랙 매트릭스 패턴(102)과 동일한 형태의 패턴으로 된다.
게이트 패턴(110)은 도면의 횡방향을 따라서 배열된 게이트 라인과, 게이트 라인으로부터 분기되고, 활성층 패턴(106)의 채널 영역과 오버랩되는 게이트 전극을 포함한다.
선택적으로, 게이트 패턴(110)과 블랙 매트릭스 패턴(102)중 선택적으로 어느 하나는 섬 구조로 형성될 수 있다.
다음으로, 게이트 패턴(110)을 포함하는 결과적인 기판의 전면에 제 3 산화막(112)이 형성된다.
그런 다음, 제 3 산화막(112)의 소정 부분, 즉, 활성층 패턴(106)의 소오스 영역을 노출하는 제 2 콘택홀이 형성된다(제 7 마스크).
다음으로, 제 2 콘택홀을 포함하는 제 3 산화막(112)의 전면에 데이터 라인용 금속막이 소정 두께로 증착된다. 이 데이터 라인용 금속막은 통상의 사진 식각 공정에 의하여 패터닝되어, 데이터 라인(미도시)이 형성된다(제 8 마스크).
다음으로, 데이터 라인을 포함하는 제 3 산화막(112) 위에 평탄화막이 형성된다. 평탄화막에 통상의 사진 식각공정을 통하여 상기 활성층 패턴의 드레인 영역을 노출하는 제 3 콘택홀(미도시)이 형성된다(제 9 마스크).
한편, 앞서 언급한 게이트 라인과 데이터 라인(118)의 형성에 의하여 화소 영역이 정의된다. 정의된 화소영역에 화소전극을 형성하기 위하여, 결과적인 기판의 전면에 인듐주석산화물(Indium Tin Oxide:ITO) 또는 인듐구리산화물(IZO: Indium Zinc Oxide: IZO)과 같은 투명한 도전성 막이 소정 두께로 증착되고, 증착된 도전성 막을 패터닝하여 제 3 콘택홀을 통하여 드레인 전극과 콘택되는 화소전극을 형성한다.
상기한 공정을 통하여 형성된 박막 트랜지스터 기판에서, 활성층 패턴(106) 및 화소전극은 데이터 라인을 통하여 입력되는 데이터 전위를 갖게 되며, 블랙 매트릭스 패턴(102)은 게이트 라인과 연결되므로, 게이트 전위를 갖게 되다.
실시예 2
도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 구조와 제조방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 투광성 절연기판(200) 상의 일방향을 따라서 단위 화소사이의 광 누설을 방지하기 위한 블랙 매트릭스(202)가 위치한다.
블랙 매트릭스(202) 위에 제 1 산화막(204)이 놓여있다. 제 1 산화막(204)은 블랙 매트릭스(202)의 소정 부분을 노출하는 제 1 콘택홀(206)을 갖는다.
제 1 산화막(204) 위에 제 1 활성 다결정 실리콘층 패턴(208)과 제 2 활성 다결정 실리콘층 패턴(210)이 위치한다. 제 1 활성 다결정 실리콘층 패턴(208)은 활성영역에 위치하고, 제 2 활성 다결정 실리콘층 패턴(210)은 제 1 콘택홀(206)과 그의 인접부에 놓여져서 블랙 매트릭스(202)와 콘택된다. 제 1 활성 다결정 실리콘층 패턴(211)은 소오스 영역 및 드레인 영역을 포함한다.
제 1, 제 2 활성 다결정 실리콘층 패턴(208, 210) 상에 제 2 산화막(212, 214)이 위치한다. 제 2 산화막(212, 214)의 소정 부분 상에 게이트 패턴(216)이 위치한다. 게이트 패턴(216)은 도면의 횡방향을 따라서 배열된 게이트 라인과, 게이트 라인으로부터 분기되고, 제 1 활성 다결정 실리콘층 패턴(208)의 채널 영역과 오버랩되는 게이트 전극을 포함한다. 선택적으로, 게이트 라인은 섬(island) 구조를 가지거나, 금속 배선에 의해 점프되는 구조를 가질 수 있다.
게이트 패턴(216)을 포함하는 결과적인 기판 상에 제 3 산화막(218)이 위치한다.
제 3 산화막(218) 위에 제 1 데이터 패턴(226)이 위치한다. 제 1 데이터 패턴(226)은 게이트 패턴(216)과 직교하며, 제 3 산화막(218)과 그 하부의 상기 제 2 산화막(212)에 형성된 제 2 콘택홀(220)을 통하여 제 1 활성 다결정 실리콘층 패턴(208)의 소오스 영역과 콘택된다. 제 1 데이터 패턴(226)은 제 1 활성 다결정 실리콘층 패턴 위에 형성되는 소오스 전극과, 게이트 라인과 수직하게 교차하는 데이터 라인을 포함한다.
또한, 제 2 데이터 패턴(228)이 제 3 산화막(218) 위에 놓여진다. 제 2 데이터 패턴(228)은 제 3 산화막(218)에 형성된 제 3 콘택홀(222)과, 제 2 활성 다결정 실리콘층 패턴(210) 상의 제 3 산화막(218) 및 그 하부의 제 2 산화막(214)에 형성된 제 4 콘택홀(224)을 통하여 게이트 라인(216)과 제 2 활성 다결정 실리콘층 패턴(210)을 전기적으로 연결한다. 제 2 데이터 패턴(228)과 제 2 활성 다결정 실리콘층 패턴(210)에 의하여 블랙 매트릭스(202)는 게이트 패턴(216), 즉 게이트 라인과 전기적으로 연결된다.
제 1, 제 2 데이터 패턴(226, 228)을 포함하는 제 3 산화막(218) 위에 평탄화막(Passivation film: 230)이 위치한다. 평탄화막(230) 위에 화소전극(232)이 위치한다.
상기한 구조를 갖는 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하면 다음과 같다.
석영(SiO2) 또는 유리와 같은 투광성 절연기판(200) 위에 단위 화소영역의 경계선의 일측 방향을 따라서 배열되도록 하부 블랙 매트릭스 패턴(202)이 통상의 사진식각공정을 통하여 형성된다.
선택적으로, 블랙 매트릭스 패턴(202)은 단위 화소 영역마다 분리되지 않고 연속적으로 형성된다.
블랙 매트릭스 패턴(202)을 포함하는 기판(200)의 전면에 제 1 산화막(204)으로서, 고온산화막(High temperature oxide: HTO)이 형성된다.
다음으로, 통상의 사진식각공정을 통하여 제 1 콘택홀(206)이 형성된다.
제 1 콘택홀(206)을 포함하는 제 1 산화막(204)의 상면에 제 1, 제 2 활성층 패턴(208, 210)이 형성된다. 즉, 단위 화소영역의 블랙 매트릭스 패턴(202)과 부분적으로 오버랩되도록 고농도의 불순물이 도핑된 다결정 실리콘(Heavily doped polysilicon) 패턴(208, 210)이 통상의 사진식각공정을 통하여 형성된다.
제 1, 제 2 활성 다결정실리콘층 패턴(208, 210)은 단위 화소 영역마다 형성된다.
제 1, 제 2 활성 다결정실리콘층 패턴(208, 210)으로는 위에서 언급한 불순물이 고농도로 도핑된 다결정 실리콘 대신 비정질 실리콘이 사용될 수 있다. 제 1 활성 다결정실리콘층 패턴(208)은 소오스 영역, 드레인 영역 및 채널 영역을 포함하며, 이러한 소오스, 드레인 영역은, 이온주입법이나 도핑법을 이용하여 5가나 3가의 불순물 이온을 주입하는 것에 의하여 형성된다. 이온주입법이 적용되는 경우, 후술할 게이트 라인은 이온주입 마스크로서 기능한다.
선택적으로 상기 제 1, 제 2 활성 다결정실리콘층 패턴(208, 210)은 엘디디(LDD: Lightly Doped Drain) 구조를 가질 수도 있다.
다음으로, 제 1, 제 2 활성 다결정실리콘층 패턴(208, 210) 위에 제 2 산화막(212, 214)인 실리콘산화막이 형성된다. 제 2 산화막(212, 214)은 대응하는 제 1, 제 2 활성 다결정실리콘층 패턴(208, 210) 상에만 형성된다.
다음으로, 제 2 산화막(212) 위의 소정 부분에 게이트 패턴(216)이 형성된다. 게이트 패턴(216)은, 불순물이 도핑된 다결정 실리콘 막이나 금속을 증착하고 패터닝하는 것에 의하여 형성된다. 이 게이트 패턴(216)은 블랙 매트릭스(202)를 형성하기 위하여 사용되었던 마스크를 사용하는 통상의 사진식각공정에 의하여 패터닝되므로, 블랙 매트릭스 패턴(202)과 동일한 형태의 패턴으로 된다.
다음으로, 게이트 패턴(216)을 포함하는 결과적인 기판의 전면에 제 3 산화막(218)이 형성된다.
그런 다음, 제 3 산화막(218) 및/또는 제 2 산화막(212 또는 214)의 소정 부분, 즉, 제 1 활성 다결정실리콘층 패턴(208)의 소오스 영역을 노출하는 제 2 콘택홀(220)과, 게이트 패턴(216)의 소정 부분을 노출하는 제 3 콘택홀(222)과, 제 2 활성 다결정실리콘층 패턴(210)의 소정 부분을 노출하는 제 4 콘택홀(224)이 형성된다.
다음으로, 제 2, 제 3, 제 4 콘택홀(220, 222, 224)을 포함하는 제 3 산화막(230)의 전면에 데이터 패턴용 금속막이 소정 두께로 증착된다. 이 데이터 패턴용 금속막은 통상의 사진 식각 공정에 의하여 패터닝되어, 제 1 데이터 패턴(226)과 제 2 데이터 패턴(228)이 형성된다. 제 2 데이터 패턴(228)의 형성으로 인하여, 게이트 패턴(216)은 블랙 매트릭스(202)와 전기적으로 연결된다.
다음으로, 제 1, 제 2 데이터 패턴을 포함하는 제 3 산화막(218) 위에 평탄화막(230)이 형성된다. 평탄화막(230)에 통상의 사진 식각공정을 통하여 제 1 활성 다결정실리콘층 패턴의 드레인 영역을 노출하는 제 5 콘택홀(미도시)이 형성된다.
한편, 앞서 언급한 게이트 라인과 데이터 라인의 형성에 의하여 화소 영역이 정의된다. 정의된 화소영역에 화소전극을 형성하기 위하여, 결과적인 기판의 전면에 인듐주석산화물(Indium Tin Oxide:ITO) 또는 인듐구리산화물(IZO: Indium Zinc Oxide: IZO)과 같은 투명한 도전성 막이 소정 두께로 증착되고, 증착된 도전성 막을 패터닝하여 제 5 콘택홀을 통하여 드레인 전극과 콘택되는 화소전극을 형성한다.
상기한 공정을 통하여 형성된 박막 트랜지스터 기판에서, 제 1 활성 다결정실리콘층 패턴(208) 및 화소전극(232)은 데이터 라인을 통하여 입력되는 데이터 전위를 갖게 되며, 블랙 매트릭스 패턴(202)은 게이트 라인과 연결되므로, 게이트 전위를 갖게 된다.
또한, 제 1 실시예는 게이트 패턴의 증착 전, 블랙 매트릭스로의 콘택홀 형성을 위해 사진식각공정을 실시하므로, 게이트 패턴과 게이트 절연막 사이의 계면에 불순물 등에 의한 오염의 가능성이 있지만, 제 2 실시예는 게이트 패턴과 게이트 절연막 사이의 계면 상태를 양호하게 유지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 블랙 매트릭스가 게이트 패턴과 동일 패턴을 가지므로, 게이트 라인의 단선(Opening)으로 인하여 발생하는 불량을 감소시킬 수 있다. 또한, 블랙 매트릭스와 게이트 패턴이 동일한 마스크를 이용하여 형성되므로, 수율을 향상시키는 것이 가능하다.
또한, 블랙 매트릭스가 게이트 라인 역할을 대신하여 블랙 매트릭스와 맞닿은 산화막을 통한 활성층에도 채널영역이 형성되는 효과를 얻을 수 있다.
본 발명은 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 범주로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 3은 본 발명의 실시예에 따르는 액정표시장치용 박막 트랜지스터 기판의 제조공정을 설명하기 위한 평면도이다.
도 4는 도 3의 4-4'선을 따라 절단된 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치용 박막 트랜지스터 기판의 구조와 제조방법을 설명하기 위한 단면도이다.

Claims (14)

  1. 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스:
    상기 블랙 매트릭스 상에 형성된 제 1 산화막;
    상기 제 1 산화막 위의 활성영역에 형성된 활성 다결정 실리콘층 패턴;
    상기 활성 다결정 실리콘층 패턴을 포함하는 결과적인 기판 상에 형성되고, 상기 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 포함하는 제 2 산화막;
    상기 제 2 산화막의 소정 부분에 형성되고, 상기 제 1 콘택홀을 통하여 상기 블랙 매트릭스와 전기적으로 콘택되는 게이트 라인;
    상기 게이트 라인을 포함하는 결과적인 기판 상에 형성된 제 3 산화막;
    상기 제 3 산화막 위에 형성되고, 상기 게이트 라인과 직교하는 데이터 라인;
    상기 데이터 라인을 포함하는 상기 제 3 산화막 위에 형성된 평탄화막; 및
    상기 평탄화막 위에 형성된 화소전극을 포함하는 액정표시장치용 박막 트랜지스터 기판.
  2. 제 1 항에 있어서, 상기 블랙 매트릭스와 상기 게이트 라인은 동일한 패턴 형상을 갖는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  3. 제 1 항에 있어서, 상기 제 1 산화막의 두께는 상기 활성 다결정 실리콘층 위에 형성되는 제 2 산화막의 두께와 동일한 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  4. 제 1 항에 있어서, 상기 블랙 매트릭스와 상기 게이트 라인 중 선택적으로 어느 하나는 섬 구조를 갖는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  5. 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스를 형성하는 단계:
    상기 블랙 매트릭스 상에 제 1 산화막을 형성하는 단계;
    상기 제 1 산화막 위의 활성영역에 활성 다결정 실리콘층 패턴을 형성하는 단계;
    상기 활성 다결정 실리콘층 패턴의 노출된 표면 상에 제 2 산화막을 형성하는 단계;
    상기 제 2 산화막의 소정 부분에 상기 블랙 매트릭스를 노출하는 제 1 콘택홀을 형성하는 단계;
    상기 제 1 콘택홀과 상기 제 2 산화막의 소정 부분에 게이트 라인을 형성하는 단계;
    상기 게이트 라인을 포함하는 결과적인 기판 상에 제 3 산화막을 형성하는 단계;
    상기 제 3 산화막의 소정 부분에 상기 활성 다결정실리콘층 패턴의 소정 부분을 노출하는 제 2 콘택홀을 형성하는 단계;
    상기 제 2 콘택홀과 상기 제 3 산화막의 소정 부분에 데이터 라인을 형성하는 단계;
    상기 데이터 라인을 포함하는 상기 제 3 산화막 위에 평탄화막을 형성하는 단계;
    상기 평탄화막 위에 화소전극을 형성하는 단계를 포함하는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
  6. 제 5 항에 있어서, 상기 활성 다결정 실리콘층 위에 형성되는 제 2 산화막은 상기 제 1 산화막의 두께와 동일하게 형성되는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
  7. 제 5 항에 있어서, 상기 블랙 매트릭스와 상기 게이트 라인은 동일한 마스크를 이용하여 형성되는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
  8. 제 5 항에 있어서, 상기 블랙 매트릭스와 상기 게이트 라인중 선택적으로 어느 하나는 섬 구조로 형성되는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
  9. 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스:
    상기 블랙 매트릭스 상에 형성되고, 상기 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 갖는 제 1 산화막;
    상기 제 1 산화막 위의 활성영역에 형성된 제 1 활성 다결정 실리콘층 패턴과, 상기 제 1 콘택홀에 형성되어 상기 블랙 매트릭스와 콘택되는 제 2 활성 다결정 실리콘층 패턴을 포함하는 활성 다결정 실리콘층 패턴;
    상기 활성 다결정 실리콘층 패턴 상에 형성된 제 2 산화막;
    상기 제 2 산화막의 소정 부분 상에 형성된 게이트 라인;
    상기 게이트 라인을 포함하는 결과적인 기판 상에 형성된 제 3 산화막;
    상기 제 3 산화막 위에 형성되고, 상기 게이트 라인과 직교하며, 상기 제 3 산화막과 그 하부의 상기 제 2 산화막에 형성된 제 2 콘택홀을 통하여 상기 제 1 활성 다결정 실리콘층 패턴의 소오스 영역과 콘택되는 데이터 라인;
    상기 제 3 산화막 위에 형성되고, 상기 게이트 라인 상의 상기 제 3 산화막에 형성된 제 3 콘택홀과 상기 제 2 활성 다결정 실리콘층 패턴 상의 상기 제 3 산화막 및 그 하부의 제 2 산화막에 형성된 제 4 콘택홀을 통하여 상기 게이트 라인과 상기 제 2 활성 다결정 실리콘층 패턴을 전기적으로 연결하는 금속 패턴;
    상기 데이터 라인을 포함하는 상기 제 3 산화막 위에 형성된 평탄화막; 및
    상기 평탄화막 위에 형성된 화소전극을 포함하는 액정표시장치용 박막 트랜지스터 기판.
  10. 제 9 항에 있어서, 상기 제 1 산화막의 두께는 상기 활성 다결정 실리콘층 위에 형성되는 제 2 산화막의 두께와 동일한 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  11. 제 9 항에 있어서, 상기 게이트 라인은 섬 구조를 갖는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  12. 제 9 항에 있어서, 상기 게이트 라인은 메탈 라인에 의하여 점프되는 구조를 갖는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터 기판.
  13. 투광성 절연기판 상의 인접한 단위 화소 사이에 형성되어, 상기 단위 화소사이의 광 누설을 방지하는 블랙 매트릭스를 형성하는 단계:
    상기 블랙 매트릭스 상에 제 1 산화막을 형성하는 단계;
    상기 블랙 매트릭스의 소정 부분을 노출하는 제 1 콘택홀을 형성하는 단계;
    상기 제 1 산화막 위의 활성영역에 제 1 활성 다결정 실리콘층 패턴을, 상기 제 1 콘택홀에 상기 블랙 매트릭스와 콘택되는 제 2 활성 다결정 실리콘층 패턴을 형성하는 단계;
    상기 제 1 활성 다결정 실리콘층 패턴과 상기 제2 활성 다결정 실리콘층 패턴 상에 제 2 산화막을 형성하는 단계;
    상기 제 2 산화막의 소정 부분 위에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴을 포함하는 결과적인 기판 상에 제 3 산화막을 형성하는 단계;
    상기 제 3 산화막과 그 하부의 제2 산화막에 상기 활성 다결정실리콘층 패턴의 소오스 영역을 노출하는 제 2 콘택홀과, 상기 게이트 패턴의 소정 부분을 노출하는 제 3 콘택홀 및 상기 제2 활성 다결정 실리콘층 패턴의 소정 부분을 노출하는 제 4 콘택홀을 형성하는 단계;
    상기 제 3 산화막 위에 상기 제 2 콘택홀을 통하여 상기 소오스 영역과 콘택되는 제 1 데이터 패턴과, 상기 제 3, 제 4 콘택홀을 통하여 상기 게이트 패턴과 상기 제 2 활성 다결정 실리콘층 패턴을 연결하는 제 2 데이터 패턴을 형성하는 단계;
    상기 제 1, 제 2 데이터 패턴을 포함하는 상기 제 3 산화막 위에 평탄화막을 형성하는 단계;
    상기 평탄화막 위에 화소전극을 형성하는 단계를 포함하는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
  14. 제 13 항에 있어서, 상기 활성 다결정 실리콘층 위에 형성되는 제 2 산화막은 상기 제 1 산화막의 두께와 동일하게 형성되는 액정표시장치용 박막 트랜지스터 기판의 제조방법.
KR10-2002-0078738A 2001-12-12 2002-12-11 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 KR100517594B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AU2002362183A AU2002362183A1 (en) 2001-12-12 2002-12-12 Thin film transistor substrate for liquid crystal display (lcd) and method of manufacturing the same
PCT/KR2002/002345 WO2003054622A1 (en) 2001-12-12 2002-12-12 Thin film transistor substrate for liquid crystal display (lcd) and method of manufacturing the same
TW92100551A TWI271864B (en) 2002-12-11 2003-01-10 Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
US10/864,262 US6940568B2 (en) 2001-12-12 2004-06-09 Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010078436 2001-12-12
KR20010078436 2001-12-12

Publications (2)

Publication Number Publication Date
KR20030051273A KR20030051273A (ko) 2003-06-25
KR100517594B1 true KR100517594B1 (ko) 2005-09-29

Family

ID=29574404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0078738A KR100517594B1 (ko) 2001-12-12 2002-12-11 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100517594B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012638A (ko) * 1998-03-19 2001-02-26 야스카와 히데아키 액정장치, 투사형 표시장치 및 전자기기
JP2001091961A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 液晶表示装置
KR20010106849A (ko) * 2000-05-23 2001-12-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR20010112814A (ko) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012638A (ko) * 1998-03-19 2001-02-26 야스카와 히데아키 액정장치, 투사형 표시장치 및 전자기기
JP2001091961A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 液晶表示装置
KR20010106849A (ko) * 2000-05-23 2001-12-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
KR20010112814A (ko) * 2000-06-15 2001-12-22 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20030051273A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP4574940B2 (ja) 反射−透過型液晶表示装置およびその製造方法
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US20090032818A1 (en) Thin film transistor array panel and liquid crystal display including the panel
US7371624B2 (en) Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus
GB2329061A (en) Liquid crystal display and method of manufacturing the same.
US8045081B2 (en) Liquid crystal display device with photosensor and method of fabricating the same
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
US6855955B2 (en) Thin film transistor array panel
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20040046917A1 (en) Liquid crystal display device
US7852438B2 (en) Transflective type liquid crystal display device and method for fabricating the same
US7133088B2 (en) Liquid crystal display device and method of fabricating the same
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100517594B1 (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR20030062592A (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR100446940B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR101087242B1 (ko) 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법
US6940568B2 (en) Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same
KR100426688B1 (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR19980041088A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100852171B1 (ko) 액정표시장치
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100806166B1 (ko) 반사율 향상을 위한 액정표시장치 및 그 제조방법
KR20060078501A (ko) 횡전계 방식 액정 표시 장치용 박막 트랜지스터 소자 및그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee