KR100511018B1 - 약액처리장치 및 약액처리방법과 그것을 사용한 반도체디바이스의 제조방법 - Google Patents

약액처리장치 및 약액처리방법과 그것을 사용한 반도체디바이스의 제조방법 Download PDF

Info

Publication number
KR100511018B1
KR100511018B1 KR10-2003-0056395A KR20030056395A KR100511018B1 KR 100511018 B1 KR100511018 B1 KR 100511018B1 KR 20030056395 A KR20030056395 A KR 20030056395A KR 100511018 B1 KR100511018 B1 KR 100511018B1
Authority
KR
South Korea
Prior art keywords
chemical liquid
chemical
processed
processing
treated
Prior art date
Application number
KR10-2003-0056395A
Other languages
English (en)
Other versions
KR20040045278A (ko
Inventor
나카모토타케오
코사키카쓰야
키누가와마사루
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040045278A publication Critical patent/KR20040045278A/ko
Application granted granted Critical
Publication of KR100511018B1 publication Critical patent/KR100511018B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)

Abstract

반도체 웨이퍼 등의 피처리부재의 피처리면에 블라인드 홀이 포함되어 있어도, 블라인드 홀 내의 에어트랩을 해소하면서, 원하는 약액처리를 행할 수 있는 약액처리장치와 약액처리방법 및 그것을 사용한 반도체 디바이스의 제조방법을 제안한다. 피처리면에 따라 상시 거의 일정한 방향으로 약액을 흐르게 하여, 이 피처리면 상의 약액의 속도구배를 300/초 이상으로 함으로써, 블라인드 홀 내의 에어트랩을 해소하고, 원하는 약액처리를 행한다. 피처리부재는 약액처리컵 내에 배치되고, 약액은 펌프장치에 의해 피처리면에 따라 흐른다.

Description

약액처리장치 및 약액처리방법과 그것을 사용한 반도체 디바이스의 제조방법{CHEMICAL PROCESSOR, CHEMICAL PROCESSING METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 웨이퍼 등의 피처리부재에 대하여 약액처리를 행하는 약액처리장치 및 약액처리방법 및 그것을 사용한 반도체 디바이스의 제조방법에 관한 것이다.
반도체 디바이스는, 일반적으로 실리콘 등의 IV족 또는 갈륨비소 등의 III-V족 화합물로 이루어지는 반도체 웨이퍼를 사용하여 만들어진다. 완성한 반도체 디바이스에서는, 반도체 웨이퍼를 분할한 반도체기판의 이면측의 접지전극에 전기적인 접속을 행하기 위해, 반도체기판을 그 표면측으로부터 이면측으로 관통하는 비어홀이 형성되고, 이 비어홀에 대하여, 세정공정 및 도금공정 등의 약액처리를 행하는 것이 많다. 이들 세정공정 및 도금공정은, 다수의 반도체 디바이스로 분리되기 전의 반도체 웨이퍼에 대하여, 실시된다. 이 반도체 웨이퍼는, 다수의 반도체장치의 각각의 반도체기판으로 되는 부분에, 각각 비어홀을 가지고 있으며, 이 반도체 웨이퍼는 각 비어홀의 한쪽의 개구가 막힌 상태, 즉, 각 비어홀이 블라인드 홀로 된 상태에서, 세정공정 및 도금공정이 실시된다.
이 세정공정에서는, 블라인드 홀 내의 오염물질이나 에칭잔사 또는 레지스트 잔사의 제거가 행해진다. 예를 들면, 이러한 블라인드 홀을 가진 반도체 디바이스의 제조공정에서는, 블라인드 홀이 예를 들면 반응성 이온에칭 등으로 형성되지만, 이 반응성 이온에칭으로 형성된 블라인드 홀의 내부에는, 반응성 이온에칭 도중에 생성하는 탄소, 염소 등을 포함하는 유기폴리머 등의 잔사 및 레지스트 잔사가 잔존하므로, 도금공정 전에는, 이 잔사를 제거하는 세정공정이 실시된다.
또한, 블라인드 홀의 내표면에는 금(Au) 등의 도금처리를 행하는 경우가 많다. 이 도금공정은 세정공정에 이어서 실시되고, 블라인드 홀이 된 각 비어홀의 내표면에 도금층이 형성된다. 이 도금공정에는, 무전해 도금처리와, 전해를 따르는 도금처리가 포함된다.
이들 세정공정 및 도금공정에는, 세정액, 도금액 등의 약액을 블라인드 홀의 내표면에 접촉시킬 필요가 있다. 그러나 약액에 침지하기 전의 반도체 웨이퍼는, 건조된 상태로, 각 블라인드 홀의 내표면도 건조되어 있다. 이러한 건조한 반도체 웨이퍼를 약액에 침지한 경우, 각 블라인드 홀의 내부에 기포를 도입한 에어트랩이 형성되는 경우가 많다. 이 에어트랩은, 블라인드 홀의 내표면의 1개소에 기포가 체류한 것으로, 블라인드 홀의 내표면의 전체면에, 약액이 접촉하는 것을 저해한다. 이 에어트랩이 발생하면, 블라인드 홀 내의 세정불량, 도금불량이 발생하여, 완성한 반도체 디바이스의 신뢰성의 저하 및 수율저하를 초래한다.
일본특허공개평 5-299406호 공보의 도 1에는, 기판세정층의 세정액 공급구로부터 공급된 세정액을, 정류판을 사용하여 기판의 수평방향으로 흐르게 하여, 기판을 세정하는 기판세정조가 제안되어 있다. 또한 일본특허공개평 5-21413호 공보에도, 슬릿형 벽면을 사용하여 약액을 평행하게 흐르게 하여, 반도체기판을 세정하는 세정장치와 세정방법이 제안되어 있다. 그러나, 블라인드 홀에 대한 약액처리장치 및 약액처리방법은 이들 선행기술에는 개시되어 있지 않다.
[특허문헌 1]
일본특허공개평 5-299406호 공보, 특히 그 도 1과 그 설명.
[특허문헌 2]
일본특허공개평 5-21413호 공보, 특히 도 1, 3과 그 설명.
본 발명은, 블라인드 홀을 갖는 피처리면에 대해서도, 에어트랩에 의한 처리불량의 발생을 방지할 수 있는 개량된 약액처리장치를 제안하는 것이다.
또한, 본 발명은, 블라인드 홀에 대하여, 에어트랩에 의한 처리불량의 발생을 방지할 수 있는 개량된 약액처리방법을 제안하는 것이다.
더욱이, 본 발명은, 에어트랩에 의한 처리불량의 발생을 방지할 수 있는 개량된 약액처리공정을 포함하는 반도체장치의 제조방법을 제안하는 것이다.
본 발명에 의한 약액처리장치는, 내부에 피처리부재가 설치되는 약액처리컵과, 이 약액처리컵 내에 약액을 유통시키는 펌프장치를 갖고, 상기 피처리부재의 피처리면이 위를 향한 페이스업(face up) 방식으로 상기 피처리면을 약액처리하는 약액처리장치에 있어서, 상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면을 약액처리하도록 구성된 것을 특징으로 한다.
피처리면이 위를 향한 페이스업 방식으로 피처리면을 약액처리하는 약액처리장치에 있어서, 약액을 피처리면에 따라 상시 실질적으로, 300/초 이상의 속도구배를 갖고 유통시키면서 피처리면을 약액처리하는 구성은, 블라인드 홀을 갖는 피처리면에 대해서도, 블라인드 홀 내에 체류하는 기포를 블라인드 홀로부터 인출하고, 에어트랩을 해소하는 작용을 초래한다. 이 에어트랩의 해소에 근거하여, 블라인드 홀을 갖는 피처리면에 대해서도, 에어트랩에 의한 처리불량의 발생을 방지할 수 있다.
또한, 본 발명에 의한 약액처리방법은, 피처리면에 개구하는 복수의 블라인드 홀을 갖는 피처리부재를, 상기 피처리면이 위를 향하도록 하여 약액처리컵 내에 설치하고, 상기 피처리면에 약액처리를 행하는 약액처리방법에 있어서, 상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면을 처리하는 것을 특징으로 한다.
피처리면이 위를 향하도록 하여 피처리면을 약액처리하는 약액처리방법에 있어서, 약액을 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서 피처리면을 약액처리하는 방법은, 블라인드 홀을 갖는 피처리면에 대하여, 블라인드 홀 내에 체류하는 기포를 블라인드 홀로부터 인출하고, 에어트랩을 해소하는 작용을 초래한다. 이 에어트랩의 해소에 근거하여, 블라인드 홀을 갖는 피처리면에 대하여, 에어트랩에 의한 처리불량을 방지하면서, 약액처리를 행할 수 있다.
또한, 본 발명에 의한 반도체 디바이스의 제조방법은, 피처리면에 개구하는 복수의 블라인드 홀을 갖는 반도체 웨이퍼에 대한 약액처리공정을 포함하는 반도체 디바이스의 제조방법에 있어서, 상기 약액처리공정에서는, 상기 피처리면이 위로 향하도록 하여 상기 반도체 웨이퍼가 약액처리컵 내에 설치되고, 상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면이 처리되는 것을 특징으로 한다.
반도체 웨이퍼에 대한 약액처리공정에서, 피처리면이 위를 향하도록 반도체 웨이퍼를 약액처리컵 내에 설치하고, 약액을 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서 피처리면을 약액처리하는 방법은, 블라인드 홀을 갖는 피처리면에 대하여, 블라인드 홀 내에 체류하는 기포를 블라인드 홀로부터 인출하고, 에어트랩을 해소하는 작용을 초래한다. 이 에어트랩의 해소에 근거하여, 블라인드 홀을 갖는 피처리면에 대하여, 에어트랩에 의한 처리불량의 발생을 방지하면서, 약액처리를 행할 수 있다.
[발명의 실시예]
(실시예 1)
도 1은 본 발명에 의한 약액처리장치의 실시예 1을 나타내는 전체 구성도이다. 이 도 1에 나타내는 약액처리장치에 대하여 설명하고, 더불어 이 실시예 1에 의한 약액처리장치를 사용한 약액처리방법 및 그것을 사용한 반도체 디바이스의 제조방법에 대하여 설명한다.
도 1에 나타내는 약액처리장치(100)는, 약액처리컵(10)과, 약액을 저장하는 약액탱크(40)와, 약액을 약액처리컵(10)에 공급하는 펌프장치(50)와, 약액을 갖는다.
약액처리컵 10은, 약액공급구(11)와, 약액배출구(12)를 가지며, 또한 약액탱크 40은, 약액유통구(41, 42)를 갖고, 펌프장치(50)는 약액의 토출구(51)와 흡입구(52)를 갖는다. 약액처리컵(10)의 약액공급구(11)는 파이프(61)에 의해 펌프장치(50)의 토출구(51)에 접속되고, 또한 약액처리컵(10)의 약액배출구(12)는 파이프(62)에 의해 약액탱크(40)의 약액유통구(41)에 접속되며, 또한, 약액탱크(40)의 유통구(42)는 파이프(63)에 의해 펌프장치(50)의 흡입구(52)에 접속되어 있다. 약액처리컵(10), 약액탱크(40), 펌프장치(50) 및 파이프(61, 62, 63)에 의해, 약액순환계(60)가 구성되어 있다.
도 2는 약액처리컵(10)의 내부구성을 나타내는 단면도이다. 이 약액처리컵(10)은, 약액(20)에 의해 피처리부재(30), 즉 반도체 웨이퍼를 약액처리하는 폐쇄형의 약액처리컵으로서 구성되어 있다. 이 약액처리컵(10)은, 예를 들면 직육면체 형상의 용기(13)에 의해 둘러싸인 폐쇄형의 처리실(15)을 갖는다. 용기(13)의 양 측벽에는, 처리실(15)에 통하는 약액공급구(11)와, 약액배출구(12)가 서로 대향하여 부설되어 있다.
이 처리실(15)은, 펌프장치(50)로부터 약액공급구(11)로 공급된 약액(20)이 약액배출구(12)로 향하여, 소정의 압력으로, 또한 소정의 유속을 갖고 유통하도록, 구성된다. 용기(13)의 저부 벽면에는, 웨이퍼 유지대(17)가 배치되고, 이 웨이퍼 유지대(17)에는 반도체 웨이퍼(30)가 피처리부재로서 부착된다. 이 피처리부재(30), 즉 반도체 웨이퍼는, 그 피처리면(31)이 연직방향으로 위를 향하도록 하여, 페이스업 방식으로, 부착되어 있다. 약액(20)은, 약액공급구(11)로부터 약액배출구(12)로 향하여, 처리실(15) 내를 거의 수평으로 유통하고, 이 약액(20)은, 피처리면(31) 상을, 피처리면(31)에 따라 소정의 속도구배를 갖고 유통된다.
이 약액처리컵(10)의 처리실(15)에서의 약액(20)의 유통은, 펌프장치(50)에 의해 초래된다. 펌프장치(50)에는, 예를 들면 마그넷 펌프가 사용된다. 이 마그넷 펌프(50)는, 약액공급구(11)에 대하여, 상시 실질적으로 일정한 압력으로 약액(20)을 공급하고, 처리실(15) 내에서, 약액(20)을 약액배출구(12)로 향하여, 피처리면(31)에 따라 상시 실질적으로 일정방향으로 유통시킨다.
도 3은 피처리부재(30), 즉 반도체 웨이퍼의 피처리면(31)에 대한 약액(20)의 유통상태를 확대하여 나타낸다. 피처리부재(30)는 그 일부분이 확대하여 도시되고, 그 피처리면(31)에는, 블라인드 홀(33)이 개구되어 있다. 이 블라인드 홀(33)은 비어홀의 하측의 개구단을 막은 것이다. 반도체 웨이퍼(30)는, 개개의 반도체 디바이스로 분리되기 전의 반도체 웨이퍼로, 각 반도체 디바이스에 대응하여, 적어도 하나의 블라인드 홀(33)이 형성되어 있다. 이 블라인드 홀(33)은 반도체 웨이퍼(30)로부터 분리된 반도체 디바이스에서, 그 반도체기판의 이면에 소정의 전위를 주기 위해 형성된다. 도 3에는, 간단히 하나의 블라인드 홀(33)을 포함하는 반도체 웨이퍼(30)의 일부분만이 도시되어 있지만, 실제로는 다수의 각 반도체 디바이스의 각각에 대응하여 블라인드 홀(33)이 형성되어 있다. 이 다수의 각 블라인드 홀(33)은 각각의 상측의 개구단이 피처리면(31)에 개구되어 있다.
약액(20)은, 피처리면(31)에 따라 소정의 유속 V를 갖고, 이 피처리면(31)에 따라 피처리면(31)에 접촉하면서, 도 3에 화살표로 나타내는 바와 같이 층류가 되어 상시 실질적으로 일정방향으로 유통한다. 이 약액(20)의 흐름은, 피처리면(31)과 실질적으로 평행하다. 블라인드 홀(33) 내에 트랩된 기포(35)가 피처리면(31) 상의 약액(20)의 흐름에 의해, 인출된다.
피처리면(31) 상에서의 약액(20)의 흐름의 상세가 도 4의 설명도에 표시된다. 도 4에서 횡축은 피처리면(31)으로, 세로축은 피처리면(31)으로부터의 거리 Z를 나타낸다. 약액(20)은 도 4의 화살표 A의 방향으로, 피처리면(31)에 따라 상시 실질적으로 일정방향으로 흐른다. 피처리면(31)에서는, 약액(20)의 속도는 0이지만, 도 4의 설명도에 나타내는 바와 같이, 피처리면(31)으로부터 떨어짐에 따라 보다 큰 속도 V1, V2, V3(V1<V2<V3)이 된다. 가장 큰 속도 V3에서, 속도는 포화하여 일정하게 된다. 피처리면(31)으로부터의 거리 Z3에서, 최대속도 V3으로 된다.
피처리면(31)으로부터의 거리 Z가 Z3이하의 범위에서, 유속 V는 거리 Z에 비례하여 증대한다. 이 유속 V의 변화의 기울기, 즉 속도구배 α는 dV/dZ로 정의된다. 이 속도구배 α의 단위는 (/초)이다.
본 발명은, 피처리면(31) 상에서의 약액(20)의 속도구배 α를 소정값, 300/초 이상으로 하여, 약액(20)에 의한 약액처리를 행하는 것을 특징으로 한다. 본 발명에서는 피처리면(31) 상에서의 약액(20)의 속도구배 α가 클 수록, 블라인드 홀(33) 내에 체류하는 기포(35)가, 약액(20)의 흐름에 의해 인출되는 효과가 커지는 것에 주목되었다. 이 약액(20)의 흐름에 의해 기포(35)가 인출되는 효과는 엔트레인먼트(entrainment) 현상이라 부르는 현상에 근거하는 것이다. 이 엔트레인먼트 현상은, 예를 들면 일본기계학회 발행의 「기계공학편람 제7판」 A5-48페이지에 기재되어 있는 바와 같이, 흐름의 경계층 외의 유체(블라인드 홀 내의 기포)가, 경계층에 흡입되어, 경계층 내에 유입되는 현상이다.
도 5는 반도체 웨이퍼(30)의 피처리면(31)에서의 기포제거율과, 처리시간과의 관계를, 속도구배 α를 파라미터로서 나타내는 실험결과이다. 도 5에서, 횡축은 처리시간(분)이고, 처리개시 시점에서의 시간이며, 그 종축은, 블라인드 홀(33)에서의 기포제거율(%)이다. 검은 점 표시 ●으로 나타낸 곡선 B5는, 피처리면(31) 상의 약액(20)의 속도구배 α를 600/초로 한 경우의 실험결과이고, 검은 사각형 ■으로 나타낸 곡선 B4는, 그 속도구배 α를 450/초로 한 경우의 실험결과이며, 또한 검은 삼각 ▲으로 나타낸 곡선 B3은 속도구배 α를 300/초로 한 경우의 실험결과이다. 또한, 검은 마름모 ◆으로 나타낸 곡선 B2는 속도구배 α를 150/초로 한 경우, 또한 ×로 나타낸 곡선 B1은 속도구배 α를 0/초로 한 경우의 각각의 실험결과이다.
도 5에서, 속도구배 α가 600/초이면, 곡선 B5에 나타내는 바와 같이, 처리개시 후 20(분)에서 100(%)의 기포제거율이 얻어지고, 속도구배 α가 450/초이면, 곡선 B4에 나타내는 바와 같이, 처리개시 후 40(분)에서 100(%)의 기포제거율이 얻어지며, 또한 속도구배 α가 300/초이면, 곡선 B3에 나타내는 바와 같이, 처리개시 후 40분에서 100%의 기포제거율이 얻어졌다. 한편, 속도구배 α가 150/초인 경우 및 그것이 0/초인 경우에는 각각 곡선 B2, B1에 나타내는 바와 같이, 처리개시 후 1시간이 경과해도, 20% 이하의 기포제거율이었다.
이상의 실험에 근거하여, 본 발명에서는, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배 α를 갖고 유통시키도록, 약액처리장치(100)가 구성되고, 또한 본 발명에 의한 약액처리방법에서는, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배 α를 갖고 흐르게 하면서, 피처리면(31)의 약액처리를 행하며, 또한 본 발명에 의한 반도체 디바이스의 제조방법에서는, 약액처리공정에서, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배 α를 갖고 흐르게 하면서, 반도체 웨이퍼(30)의 피처리면(31)의 약액처리를 행한다.
도 5에 나타내는 실험결과는, 애스펙트비가 2인 블라인드 홀(33)을 복수 포함한 반도체 웨이퍼(30)에 대한 실험결과이다. 각 블라인드 홀(33)은, 개구경이 50um에서, 깊이가 100um의 크기로 되었다. 이 도 5의 실험결과로부터, 애스펙트비가 2 이하인 블라인드 홀(33)에 대해서는, 피처리면(31) 상의 약액(20)의 속도구배 α를 300/초 이상으로 함으로써, 상기와 동일한 처리결과가 얻어진다고 생각된다. 일반적으로 반도체 웨이퍼(30)에서의 블라인드 홀(33)의 애스펙트비는 2 이하이므로, 본 발명은 반도체 웨이퍼(30)에 대하여 유효한 약액처리가 된다.
다음에 본 발명의 실시예 1에 대하여, 보다 구체적인 실시예를 들어 설명한다.
우선, 반도체 웨이퍼(30)의 피처리면(31)에 대하여, 세정처리를 행하는 예 1, 2에 대하여 설명한다. 이들 예 1, 2는 모두, 도 1, 도 2에 나타내는 약액처리장치(100)를 사용하여 실시된다. 구체적으로는, 반도체 디바이스의 제조공정 도중에, 반도체 웨이퍼(30)에 다수의 비어홀(33)을 형성하고, 이 각 비어홀(33)의 하측의 개구단을 막아 블라인드 홀(33)로 한 후, 이 반도체 웨이퍼(30)를 그 피처리면(31)이 위를 향하는 페이스업 방식으로 처리실(15) 내의 웨이퍼 유지대(17)에 설치하여 실시된다. 반도체 웨이퍼(30)는 갈륨비소로 이루어지고, 비어홀(33)은, 예를 들면 플라즈마 에칭 또는 RIE에 의해 형성된. 블라인드 홀(33)의 내부에는, 에칭에 따른 탄소, 염소 등의 잔사 및 레지스트의 잔사가 존재한다.
(예 1)
이 예 1에서는 약액(20)으로서, 토쿄오우카 카부시키카이샤 제조의 S710 레지스트 박리제가 사용된다. 이 약액(20)은, 오르토지클로벤젠(orthodichlorobenzene), 페놀 및 알킬벤젠 술폰산을 포함한 것이다. 이 약액(20)을 펌프장치(50)에 의해, 약액처리컵(10)의 처리실(15)에 유통시켰다. 펌프장치(50)에는 마그넷 펌프를 사용하여, 약액(20)을 피처리면(31) 상에서 상시 실질적으로 일정방향으로 흐르게 했다. 이 펌프장치(50)의 토출구(51)에서의 약액압력을 0.12메가파스칼(MPa)로 하고, 약액(20)을 13(리터/분)의 유속으로 유통시켜, 처리실(15) 내에서, 피처리면(31) 상의 약액(20)의 속도구배 α를 600/초로 하였다. 이 상태에서, 30분의 세정처리를 행한 결과, 블라인드 홀(33)을 포함하는 피처리면(31)에 대한 세정결과는 양호하고, 기포의 체류에 의한 잔주사 제거의 결함은 보이지 않았다.
이때, 처리실(15)에서의 약액(20)의 온도는 100∼120℃로 하였다.
(예 2)
이 예 2에서는, 약액(20)으로서, 미국의 EKC사 제조의 EKC265 레지스트 박리제를 사용하였다. 이 약액(20)은, 에탄올아민을 주성분으로 한다. 처리실(15)에서의 액체온도를 약 85℃로 하고, 그 이외의 조건을 모두 예 1과 같게 하였다. 결과로서, 블라인드 홀(33)을 포함하는 피처리면(31)에 대한 세정결과는 양호하고, 기포의 체류에 의한 잔사제거의 결함은 보이지 않았다.
예 1 , 2 중 어디에서도, 세정결함, 즉 잔사의 나머지는 블라인드 홀(33) 내에 확인되지 않았지만, 이것은 피처리면(31) 상의 약액(20)의 속도구배 α=600/초에 근거하여, 블라인드 홀(33) 내의 기포가 인출된 결과라 생각된다.
다음에, 반도체 웨이퍼의 피처리면(31)에 무전해 도금처리를 행하는 예 3, 4에 대하여 설명한다. 이 무전해 도금은, 반도체 디바이스의 제조공정 도중에, 예를 들면, 예 1 또는 2에 의한 세정공정을 실시한 후, 그것에 이어서, 실시된다. 이들 예 3, 4는 모두, 반도체 디바이스의 제조공정 도중에, 반도체 웨이퍼(30)에 다수의 비어홀(33)이 형성하여, 이 각 비어홀(33)의 하측의 개구단을 막아 블라인드 홀(33)로 한 상태로 실시된다.
이 무전해 도금처리는, 상세하게는, 팔라듐 활성화공정, 무전해 도금공정 및 치환금 도금공정의 3개의 공정을 포함하고, 예 3, 4는 어느 쪽도 치환금 도금공정에서의 예이다.
팔라듐 활성화 공정은, 도금처리해야 할 반도체 웨이퍼(30)의 블라인드 홀(33)을 포함하는 피처리면(31)에 팔라듐 촉매를 부여하는 공정이다. 이 팔라듐 활성화공정에서는, 도 1, 도 2에 나타낸 약액처리장치는 사용되지 않고, 약액처리컵(10)과는 다른 용기 내에 염화팔라듐(PdCl2)을 주성분으로 하는 팔라듐 활성화액을 넣어, 이 액중에 반도체 웨이퍼(30)를 침지한다.
다음 무전해 도금공정은 예를 들면 니켈-인(Ni-P)을 무전해로 피처리면(31)에 도금하는 공정이다. 구체적으로는, 황산니켈(NiSO4)과 차아인산나트륨(NaH2PO4)의 혼합액을 60∼90℃로 가열하고, 이 액중에 팔라듐 활성화처리를 완료한 반도체 웨이퍼(30)를 침지하고, Ni-P 도금층을 0.2∼0.5um의 두께로 형성한다. 이 무전해 도금공정도, 도 1, 도 2에 나타내는 약액처리장치는 사용하지 않고, 약액처리컵(10)과는 다른 용기를 사용하여 실시된다.
마지막 치환금 도금공정의 예 3, 4는 어느 것도, 도 1, 도 2에 나타낸 약액처리장치(100)를 사용하여 실시된다. 이 치환금 도금공정은 Ni-P도금층의 표면을 금으로 치환하는 공정이다. 예 3, 4에서는, 펌프장치(50)에는, 마그넷 펌프를 사용하고, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 450/초의 속도구배 α를 갖고 유통시켰다.
(예 3)
(1) 약액(20)의 구성
금속공급제 : 시안화금칼륨(수그램/리터)
안정제 : 킬레이트제, 착화제(수십그램/리터)
첨가제 : 미량
pH : 6∼7
처리실(15) 내의 액체온도 : 80-90℃
(2) 도금처리시간: 45∼50분
(3) 치환된 금도금층의 두께 : 0.1um
(4) 약액(20)의 속도구배 α: 피처리면(31) 상에서 450/초
(5) 도금결함 : 없음
(예 4)
(1) 약액(20)의 구성
금속공급제 : 아황산 금(수그램/리터)
안정제 : 킬레이트제, 착화제(수십그램/리터)
첨가제 : 미량 pH : 7∼8
처리실(15) 내의 액체온도 : 50-70℃
(2) 도금처리시간 : 45∼50분
(3) 치환된 금도금층의 두께 : 0.1um
(4) 약액(20)의 속도구배 α: 피처리면(31) 상에서 450/초
(5) 도금결함 : 없음
예 3, 4 중 어디에서도, 블라인드 홀(33) 내에 도금결함은 확인되지 않았지만, 이것은 피처리면(31) 상의 약액(20)의 속도구배 α에 근거하여, 블라인드 홀(33) 내의 기포가 인출된 결과라 생각된다.
(예 5)
예 3, 4는 어느 쪽에도, 블라인드 홀(33)에 무전해도금을 행하는 것이지만, 이 예 5는 블라인드 홀(33)의 내표면에 전기도금을 행하는 것이다. 이 전기도금의 예 5는, 예를 들면 예 3, 4에서, 블라인드 홀(33)의 내표면에 무전해도금에 의해 금(Au)의 층을 형성하고, 이것에 캐소드전위를 주도록 하여 행해진다. 처리실(15) 내에는 애노드전극도 배치된다.
예를 들면 갈륨비소로 이루어지는 반도체 웨이퍼(30)의 블라인드 홀(33)의 내표면에 금(Au)도금을 행하는 경우, 약액(20)으로서는, 아황산계 도금액 또는 시안계 도금액이 사용된다. 아황산계 도금액은 예를 들면 아황산금 나트륨 및 아황산나트륨을 주성분으로 한 것이 사용되고, 시안계 도금액은 예를 들면 시안화금 나트륨을 주성분으로 한 것이 사용된다. 처리실(15) 내에서의 약액(20)의 온도는 40℃ 내지 70℃, 예를 들면 50℃ 또는 65℃로 된다. 이 약액(20)을 상기한 바와 같이, 마그넷 펌프로 이루어지는 펌프장치(50)에 의해 처리실(15)에 공급하고, 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배 α를 갖고 유통시킨 상태로, 금(Au)의 전기도금을 행한다. 이 약액(20)의 속도구배 α에 의해, 블라인드 홀(33) 내의 기포(35)가 인출되므로, 에어트랩에 의한 결함을 발생시키지 않고, 전기도금을 행할 수 있다.
이상과 같이 본 발명의 실시예 1에 의한 약액처리장치는, 내부에 피처리부재(30)가 설치되는 약액처리컵(10)과, 이 약액처리컵(10) 내에 약액(20)이 유통되는 펌프장치(50)를 갖고, 피처리부재(30)의 피처리면(31)이 위를 향한 페이스업 방식으로 피처리면(31)을 약액처리하는 약액처리장치에 있어서, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 피처리면(31)을 약액처리하도록 구성되어 있다. 피처리면(31)이 위를 향한 페이스업 방식으로 피처리면(31)을 약액처리하는 약액처리장치에 있어서, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서 피처리면(31)을 약액처리하는 구성은, 블라인드 홀(33)을 갖는 피처리면(31)에 대해서도, 블라인드 홀 내의 기포를 블라인드 홀로부터 인출하는 작용을 초래하고, 이 기포의 인출작용에 근거하여, 블라인드 홀 내에서의 에어트랩을 해소할 수 있어서, 블라인드 홀을 갖는 피처리면에 대해서도, 에어트랩에 의한 처리불량의 발생을 방지할 수 있다.
또한, 실시예 1에 따라 설명한 본 발명에 의한 약액처리방법은, 피처리면(31)에 복수의 블라인드 홀(33)을 갖는 피처리부재(30)를, 피처리면(31)이 위를 향하도록 하여 약액처리컵(10) 내에 설치하고, 피처리면(31)에 약액처리를 행하는 약액처리방법에 있어서, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 피처리면(31)을 약액처리한다. 이 약액처리방법에서도, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시킴으로써, 블라인드 홀(33) 내의 기포를 인출하고, 이 기포에 의한 처리결함을 해소하면서, 약액처리를 행할 수 있다.
또한, 이 약액처리방법에 있어서, 피처리부재(30)가 복수의 블라인드 홀(33)을 갖는 반도체 웨이퍼(30)이고, 약액(20)에 의해 블라인드 홀(33) 내의 세정처리를 행하는 방법에서는, 블라인드 홀(33) 내의 잔사 등을, 기포에 의한 세정불량을 발생시키지 않고, 세정처리할 수 있다.
또한, 이 약액처리방법에 있어서, 피처리부재(30)가 복수의 블라인드 홀(33)을 갖는 반도체 웨이퍼(30)이고, 약액(20)에 의해 블라인드 홀(33)에 대한 도금처리를 행하는 방법에서는, 블라인드 홀(33) 내의 기포에 의한 도금결함을 발생시키지 않고, 블라인드 홀에 대한 도금처리를 행할 수 있다.
또한, 실시예 1에 따라 설명한 본 발명에 의한 반도체 디바이스의 제조방법은, 피처리면(31)에 복수의 블라인드 홀(33)을 갖는 반도체 웨이퍼(30)에 대한 약액처리공정을 포함하는 반도체 디바이스의 제조방법이고, 약액처리공정에서는, 피처리면(31)이 위를 향하도록 하여 반도체 웨이퍼(30)가 약액처리컵(10) 내에 설치되며, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 피처리면(31)이 약액처리된다. 이 반도체 디바이스의 제조방법에서의 약액처리공정에서도, 약액(20)을 피처리면(31)에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시킴으로써, 블라인드 홀(33) 내의 기포를 인출하고, 이 기포에 의한 처리결함을 해소하여, 피처리면을 약액처리할 수 있다.
또한, 이 반도체 디바이스의 제조방법에 있어서, 약액처리공정에 의해, 블라인드 홀(33) 내의 세정처리를 행하는 방법에서는, 블라인드 홀(33) 내의 잔사 등을, 기포에 의한 세정불량을 발생시키지 않고, 세정처리할 수 있다.
또한, 이 반도체 디바이스의 제조방법에 있어서, 약액처리공정에 의해, 블라인드 홀(33)에 대한 도금처리를 행하는 방법에서는, 블라인드 홀(33) 내의 기포에 의한 도금결함을 발생시키지 않고, 블라인드 홀에 대한 도금처리를 행할 수 있다.
(실시예 2)
도 6은 본 발명에 의한 약액처리장치의 실시예 2의 약액처리컵(10A)을 나타낸다. 이 실시예 2의 약액처리컵(10A)은, 그 용기(13)의 약액배출구(12)의 내면에, 배출구(12)의 실효개구면적을 조정할 수 있는 조정부재(18)를 배치한 것이다. 그 밖의 구성은 도 1, 도 2에 나타내는 약액처리장치(100)와 동일하다.
조정부재(18)는, 용기(13)의 측벽면에 따라, 상하방향으로 이동가능한 한쌍의 조정판(181, 182)을 갖고, 그것들의 사이에 실효개구(180)를 형성한다. 조정판 181은 배출구(12)의 중심으로부터 위의 부분에서 상하방향으로 이동가능하게 되고, 조정판 182는 배출구(12)의 중심으로부터 밑의 부분에서 상하방향으로 이동가능하게 된다. 조정판(181, 182)을 이동하여, 이들 조정판(181, 182)과 배출구(12)와의 겹쳐진 면적을 변경함으로써, 배출구(12)의 실효개구면적을 변경할 수 있다. 이 조정부재(18)에 의해 배출구(12)의 실효개구면적을 변경함으로써, 약액처리컵(10) 내의 처리실(15)에서의 약액(20)의 액류의 상태를 변화시켜, 반도체 웨이퍼(30)의 피처리면(31) 상에서 약액(20)을 실질적으로 상시 동일방향의 흐름으로 유지하면서, 더불어, 피처리면(31) 상에서의 약액(20)의 속도구배 α의 조정을 용이하게 행할 수 있다. 또한 속도구배 α의 변동도 감소할 수 있다. 이 조정부재(18)의 조정에 근거하여, 피처리면(31) 상의 속도구배 α를 300/초 이상의 소정값으로 유지하고, 기포(35)에 의한 세정불량, 도금불량의 발생을 억제하는 효과를 증대할 수 있다.
(실시예 3)
도 7은 본 발명에 의한 약액처리장치의 실시예 3의 약액처리컵(10B)을 나타낸다. 이 실시예 3의 약액처리컵(10B)은, 그 용기(13)의 처리실(15) 내에, 유속조정판(19)을 추가한 것이다. 그 밖의 구성은 도 1, 도 2에 나타내는 약액처리장치(100)와 동일하다.
유속조정판(19)은, 피처리면(31)과 평행하게 배치되고, 처리실(15)의 각 측벽내면에 딱 맞게 끼워 넣어 약액(20)의 흐름을 유속조정판(19)의 하부에 한정한다. 이 유속조정판(19)은, 피처리면(31)과 평행한 상태를 유지하면서, 피처리면(31)과 거리 d를 통해 대향하고, 처리실(15) 내를 상하방향으로 이동가능하게 한다. 이 유속조정판(19)에 의해, 피처리면(31) 상의 약액(20)을 상시 실질적으로 동일방향의 흐름으로 유지하면서, 더불어 조정판(19)의 상하방향의 이동에 의해, 피처리면(31) 상의 약액(20)의 속도구배 α를 조정하고, 또한 이 속도구배 α의 변동을 감소할 수 있다. 유속조정판(19)을 피처리면(31)에 가깝게 함으로써, 피처리면(31) 상의 속도구배 α를 크게 할 수 있다. 이 유속조정판(19)의 조정에 근거하여, 피처리면(31) 상의 속도구배 α를 300/초 이상의 소정값으로 유지하여, 에어트랩(35)에 의한 세정불량, 도금불량의 발생을 억제하는 효과를 증대할 수 있다.
이상과 같이, 본 발명의 약액처리장치에 의하면, 피처리부재의 피처리면이 블라인드 홀을 포함하는 것이어도, 블라인드 홀 내의 에어트랩을 해소하면서, 약액처리를 행할 수 있다.
또한, 본 발명의 약액처리방법에 의하면, 피처리면의 블라인드 홀 내의 에어트랩을 해소하면서, 약액처리를 행할 수 있다.
또한, 본 발명의 반도체 디바이스의 제조방법에 의하면, 약액처리공정에서, 반도체 웨이퍼의 피처리면의 블라인드 홀 내의 에어트랩을 해소하면서, 약액처리를 행할 수 있어, 완성한 반도체 디바이스의 신뢰성의 향상과 수율 향상을 도모할 수 있다.
도 1은 본 발명에 의한 약액처리방법 및 반도체 디바이스의 제조방법에서 사용되는 본 발명에 의한 약액처리장치의 실시예 1을 나타내는 구성도.
도 2는 실시예 1에서의 약액처리컵을 나타내는 단면도.
도 3은 본 발명에 의한 피처리부재의 일부분과 약액의 흐름을 나타내는 모식단면도.
도 4는 본 발명에 의한 피처리면 상의 약액의 흐름의 설명도.
도 5는 약액처리시간과 기포제거율과의 관계의 실험결과를 나타내는 선도면.
도 6은 본 발명에 의한 약액처리장치의 실시예 2에서의 약액처리컵을 나타내는 단면도.
도 7은 본 발명에 의한 약액처리장치의 실시예 3에서의 약액처리컵을 나타내는 단면도.
*도면의 주요부분에 대한 부호의 설명*
100 : 약액처리장치 10, 10A, 10B : 약액처리컵
11 : 약액공급구 12 : 약액배출구
15 : 처리실 20 : 약액
30 : 피처리부재(반도체 웨이퍼) 31 : 피처리면
33 : 블라인드 홀 35 : 기포
40 : 약액탱크 50 : 펌프장치
60 : 약액순환계

Claims (3)

  1. 내부에 피처리부재가 설치되는 약액처리컵과, 이 약액처리컵 내에 약액을 유통시키는 펌프장치를 갖고, 상기 피처리부재의 피처리면이 위를 향한 페이스업 방식으로 상기 피처리면을 약액처리하는 약액처리장치에 있어서,
    상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면을 약액처리하도록 구성된 것을 특징으로 하는 약액처리장치.
  2. 피처리면에 개구하는 복수의 블라인드 홀을 갖는 피처리부재를, 상기 피처리면이 위로 향하도록 하여 약액처리컵 내에 설치하고, 상기 피처리면에 약액처리를 행하는 약액처리방법에 있어서,
    상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면을 처리하는 것을 특징으로 하는 약액처리방법.
  3. 피처리면에 개구하는 복수의 블라인드 홀을 갖는 반도체 웨이퍼에 대한 약액처리공정을 포함하는 반도체 디바이스의 제조방법에 있어서,
    상기 약액처리공정에서는, 상기 피처리면이 위로 향하도록 하여 상기 반도체 웨이퍼가 약액처리컵 내에 설치되고, 상기 약액을 상기 피처리면에 따라 상시 실질적으로 일정방향으로, 또한 300/초 이상의 속도구배를 갖고 유통시키면서, 상기 피처리면이 처리되는 것을 특징으로 하는 반도체 디바이스의 제조방법.
KR10-2003-0056395A 2002-11-21 2003-08-14 약액처리장치 및 약액처리방법과 그것을 사용한 반도체디바이스의 제조방법 KR100511018B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002337539A JP4112343B2 (ja) 2002-11-21 2002-11-21 薬液処理装置および薬液処理方法ならびにそれを用いた半導体デバイスの製造方法
JPJP-P-2002-00337539 2002-11-21

Publications (2)

Publication Number Publication Date
KR20040045278A KR20040045278A (ko) 2004-06-01
KR100511018B1 true KR100511018B1 (ko) 2005-08-30

Family

ID=32701025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0056395A KR100511018B1 (ko) 2002-11-21 2003-08-14 약액처리장치 및 약액처리방법과 그것을 사용한 반도체디바이스의 제조방법

Country Status (4)

Country Link
US (2) US6849865B1 (ko)
JP (1) JP4112343B2 (ko)
KR (1) KR100511018B1 (ko)
TW (1) TWI263706B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354523B2 (en) * 2004-06-17 2008-04-08 Macronix International Co., Ltd. Methods for sidewall etching and etching during filling of a trench
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
JP4853811B2 (ja) * 2007-03-28 2012-01-11 株式会社サワーコーポレーション 平面形状部品の洗浄装置
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US10373864B2 (en) * 2016-12-27 2019-08-06 Applied Materials, Inc. Systems and methods for wetting substrates
CN111151500A (zh) * 2018-11-08 2020-05-15 世源科技工程有限公司 一种低清洗剂现场容量的掩模板清洗的方法和装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55148798A (en) * 1979-05-10 1980-11-19 Nippon Kokan Kk <Nkk> Manufacture of zinc elecroplated steel sheet
US4468127A (en) * 1980-09-02 1984-08-28 Vito Agosta Process for metering and mixing liquids in arbitrary mass proportions
JPS61148821A (ja) * 1984-12-24 1986-07-07 Hitachi Ltd 処理装置
GB2213835B (en) * 1987-12-18 1992-07-08 Gen Electric Co Plc Deposition apparatus
JPH03230526A (ja) * 1990-02-06 1991-10-14 Fujitsu Ltd ウェーハ洗浄方法
JPH05299406A (ja) 1991-01-29 1993-11-12 Ricoh Co Ltd 基板洗浄槽
JPH0521413A (ja) 1991-07-10 1993-01-29 Matsushita Electric Ind Co Ltd 半導体基板洗浄装置及び半導体基板洗浄方法
KR100209751B1 (ko) * 1996-04-12 1999-07-15 구본준 반도체 웨이퍼 세정 장치
EP0937011B1 (de) * 1997-06-14 2002-12-11 Walter Marte Oxidationsverfahren und anlage zur behandlung von abwässern
JP2968779B1 (ja) * 1998-05-20 1999-11-02 山形日本電気株式会社 板状体の洗浄装置
JP3635951B2 (ja) * 1998-12-07 2005-04-06 独立行政法人科学技術振興機構 超純水中の水酸化物イオンによる洗浄方法
JP2001358111A (ja) * 2000-06-12 2001-12-26 Toshiba Corp ウェーハ洗浄方法及び半導体装置の製造方法
JP2002299304A (ja) * 2002-02-13 2002-10-11 Tadahiro Omi ウエット処理装置

Also Published As

Publication number Publication date
JP2004172437A (ja) 2004-06-17
JP4112343B2 (ja) 2008-07-02
US6849865B1 (en) 2005-02-01
KR20040045278A (ko) 2004-06-01
TWI263706B (en) 2006-10-11
US6992016B2 (en) 2006-01-31
US20050092431A1 (en) 2005-05-05
TW200408731A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US6699380B1 (en) Modular electrochemical processing system
KR100707121B1 (ko) 마이크로전자 피가공물을 전기화학적으로 처리하기 위한 장치 및 마이크로전자 피가공물 상에 재료를 전기도금하기 위한 방법
JP3308333B2 (ja) 電解メッキ装置，及び電解メッキ処理方法
US8784636B2 (en) Plating apparatus and plating method
JP4805141B2 (ja) 電気めっき装置
US6274023B1 (en) Apparatus and method for electroplating wafers, substrates and other articles
US6365017B1 (en) Substrate plating device
US6875289B2 (en) Semiconductor wafer cleaning systems and methods
US20050081744A1 (en) Electroplating compositions and methods for electroplating
US7374646B2 (en) Electrolytic processing apparatus and substrate processing method
JP2018117032A (ja) 基板処理装置
KR100477055B1 (ko) 화학적 처리장치와 도금처리장치 및 화학적 처리방법
KR102479088B1 (ko) 반도체 프로세싱에서의 유체 회수
KR100511018B1 (ko) 약액처리장치 및 약액처리방법과 그것을 사용한 반도체디바이스의 제조방법
US9138784B1 (en) Deionized water conditioning system and methods
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
US20030051995A1 (en) Plating device and plating method
WO2002062494A1 (en) Controlled fluid flow and fluid mix system for treating objects
JP2020204062A (ja) めっき方法、プログラムを記憶する不揮発性の記憶媒体
JP7454986B2 (ja) 基板処理方法および基板処理装置
KR20180125426A (ko) 기판 처리 장치, 공정 유체 처리기 및 오존 분해 방법
US20230235474A1 (en) Surging flow for bubble clearing in electroplating systems
KR0161865B1 (ko) 제트노즐을 이용한 반도체웨이퍼 세정장치
JP2018014448A (ja) 基板の製造方法及び基板
JP3080031B2 (ja) 洗浄装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee