KR100508965B1 - 플라즈마 표시장치의 구동방법 - Google Patents
플라즈마 표시장치의 구동방법 Download PDFInfo
- Publication number
- KR100508965B1 KR100508965B1 KR1019980002797A KR19980002797A KR100508965B1 KR 100508965 B1 KR100508965 B1 KR 100508965B1 KR 1019980002797 A KR1019980002797 A KR 1019980002797A KR 19980002797 A KR19980002797 A KR 19980002797A KR 100508965 B1 KR100508965 B1 KR 100508965B1
- Authority
- KR
- South Korea
- Prior art keywords
- msb
- image data
- subfield
- bit
- subfields
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 서브 필드 구동방식에 따라 플라즈마 표시패널(PDP)에 화상을 표시하되 디지털 화상 데이터의 소정 개의 상위 비트가 각각 복수로 나뉘어 복수 프레임의 연장축상에서 분리된 각각의 비트가 상호 최장 시간 간격으로 위치되게 각 서브 필드의 배치를 최적화하여 윤곽선 잡음이 감소되도록 한 플라즈마 표시장치의 구동방법에 관한 것이다.
이를 위해, 본 발명은 128계조의 구현을 위하여 1 프레임을 제 1 내지 8 서브 필드(SF1∼SF8)로 나누되 외부에서 입력되는 R, G, B 화상 데이터를 디지털화한 7비트 디지털 화상 데이터의 최상위 비트(MSB)를 MSB-a와 MSB-b로 나누어 복수 프레임의 연장축상에서 분리된 MSB-a와 MSB-b가 상호 최장 간격으로 위치되게 서브 필드를 배치함과 아울러 다음 상위 비트(MSB-1)가 복수 프레임의 연장축상에서 최상위 비트(MSB-a,MSB-b)와 시간적으로 최장 간격이 유지되게 매 프레임마다 최상위 비트(MSB-a,MSB-b)가 배치된 두 서브 필드의 중간에 위치한 서브 필드에 배치된다.
Description
본 발명은 플라즈마 표시장치의 구동방법에 관한 것으로, 특히 서브 필드 구동방식에 따라 플라즈마 표시패널(이하 "PDP"라 칭함)에 화상을 표시하되 디지털 화상 데이터의 소정 개의 상위 비트가 각각 복수로 나뉘어 복수 프레임의 연장축상에서 분리된 각각의 비트가 상호 최장 시간 간격으로 위치되게 각 서브 필드의 배치를 최적화하여 윤곽선 잡음(contour noise)이 감소되도록 한 플라즈마 표시장치의 구동방법에 관한 것이다.
주지와 같이 플라즈마 표시장치는 발광형 소자인 PDP를 포함하여 구성된 후 플라즈마 표시 패널 내부의 기체 방전 현상을 이용하여 동화상 또는 정지화상을 표시하는 평면 표시장치를 일컫는다.
상기 PDP는 상·하부 유리기판에 복수의 제 1, 제 2 서스테인 전극 라인과 어드레스 전극 라인이 각각 형성되어 있고, 각각의 전극 라인에 의해 전체 화면이 복수의 셀로 구분되며, 각 셀의 내부에서 선택적으로 일어나는 어드레스 방전과 서스테인 방전에 의해 화상이 표시된다.
여기서, 어드레스 방전은 어드레스 전극과 서스테인 전극간의 방전을 말하고, 서스테인 방전은 제 1, 제 2 서스테인 전극 간의 방전을 말하며, 서스테인 방전은 어드레스 방전을 유지시키는 역할을 한다.
도 1은 일반적인 플라즈마 표시장치의 블록 구성도를 나타낸 것으로서, 640개의 R(Red), G(Green), B(Blue) 어드레스 전극라인(R1, G1, B1, …, R640, G640, B640, 이하 수직 전극라인이라 함)과 480개의 제 1, 2 서스테인 전극라인쌍(S1, S2, …, S479, S480, 이하 수평 전극라인이라 함)을 구비한 PDP(10)와, 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 8비트의 R, G, B 디지털 화상 데이터(256 계조 구현)를 출력함과 아울러 상기 디지털 화상 데이터와 외부신호에 따라 PDP(10)의 구동에 필요한 각종 제어신호를 출력하는 마이컴(20)과, 상기 마이컴(20)의 제어신호에 따라 480개의 수평 전극라인(S1∼S480)에 스캔(scan) 펄스를 공급하여 1개 라인씩 순차적으로 주사한 다음 모든 수평 전극라인(S1∼S480)에 서스테인(sustain) 펄스를 공급하여 각 셀의 방전 및 발광을 유지시키는 스캐닝 및 서스테인 구동부(30)와, 상기 마이컴(20)에서 출력되는 R, G, B 디지털 화상 데이터를 프레임별, 컬러별, 비트별로 저장하는 메모리부(40)와, 상기 스캐닝 및 서스테인 구동부(30)에 의해 주사되는 수평 전극라인에 대응되는 640개의 R, G, B 디지털 화상 데이터의 비트값을 상기 메모리부(40)로부터 읽어 들여 640개의 R, G, B 수직 전극라인(R1∼B640)에 공급하는 어드레스 구동부(50)로 구성되어져 있다.
상기 PDP(10)는 전면 기판에 배열 형성된 480개의 수평 전극라인(S1∼S480)과, 상기 전면 기판과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판에 각 수평 전극라인(S1∼S480)과 직교하도록 배열 형성된 640개의 R, G, B 수직 전극라인(R1∼B640)으로 구성되어져 있다.(전체 화면이 매트릭스 형태의 640×480개 화소(pixel, R, G, B 셀)로 구성됨)
상기 스캐닝 및 서스테인 구동부(30)는 상기 마이컴(20)의 제어신호에 따라 클록 신호(CLK)와 데이터 신호(DO)를 발생시켜 출력하는 클록 및 데이터 발생부(31)와, 상기 마이컴(20)의 제어신호에 따라 서스테인 펄스를 발생시켜 출력하는 서스테인 펄스 발생부(32)와, 480개 수평 전극라인(S1∼S480)과 연결된 상태에서 상기 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개 수평 전극라인(S1∼S480)에 순차적으로 스캔 펄스를 공급한 후 서스테인 펄스를 동시에 공급하는 구동 IC(Integrated Circuit, 33)로 구성되어져 있다.
한편, 플라즈마 표시장치의 구동방식은 크게 서브 필드 구동방식과 서브 프레임 구동방식으로 구분되는데 이 중 서브 필드 구동방식에 따라 상기와 같이 구성된 플라즈마 표시장치가 PDP 화면에 256 계조의 화상을 표시하는 과정을 설명하면 다음과 같다.
서브 필드 구동방식은 2X 계조의 구현을 위하여 1 프레임 화면을 X개의 서브 필드 화면으로 나누어 표시하고, 외부에서 입력되는 화상 데이터를 X비트의 디지털 화상 데이터로 디지털화하여 PDP에 공급하는 방식이다.
그리고, 각 서브 필드 화면은 리셋 기간과 어드레스 기간과 서스테인 기간으로 구성되는데, 그 중 리셋 기간과 어드레스 기간은 서브 필드마다 모두 동일하게 할당되어 있으나 서스테인 기간은 어드레스 기간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 할당되어 있어 각 서브 필드의 조합으로(눈의 적분효과를 이용함) 화상의 계조 구현이 가능하게 된다.
즉, 도 2에 도시된 바와 같이 한 프레임을 8개의 서브 필드(SF1∼SF8)로 나눈 후 각 서브 필드마다 128: 64: 32: 16: 8: 4: 2: 1에 비례하는 휘도값을 각각 대응시키면 몇몇 서브 필드의 조합으로 계조 데이터 0∼255에 해당되는 화상이 표시된다.
따라서, 마이컴(20)은 256 계조의 구현을 위하여 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 8비트의 R, G, B 디지털 화상 데이터(최상위 비트값 B1 ∼ 최하위 비트값 B8)를 출력하고, 상기 디지털 화상 데이터와 외부신호에 따라 PDP(10)의 구동에 필요한 각종 제어신호를 출력한다.
이 때, 상기 마이컴(20)에서 출력되는 8비트의 R, G, B 디지털 화상 데이터는 메모리부(40)에 프레임별, 컬러별, 비트별로 저장된다.
그 후, 제 1 내지 8 서브필드 화면(SF1∼SF8)의 리셋 기간과 어드레스 기간에는 구동 IC(33)가 전체 수평 전극라인(S1∼S480)에 1 단계로 이전의 필드에 생성된 벽전하를 제거하는 소거 펄스, 2 단계로 3전극 면방전 PDP(10) 전체에 균등한 벽전하를 형성하기 위한 써넣기(write) 펄스, 3 단계로 다시 소거 펄스를 공급하여 640개의 R, G, B 수직 전극라인(R1∼B640) 위에 벽전하를 형성시켜 이후에 공급되는 어드레스 펄스의 전압이 낮아지도록 하고, 4 단계로 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개의 수평 전극라인(S1∼S480)에 순차적으로 1개 라인씩 스캔 펄스가 공급되면 480개 수평 전극라인(S1∼S480)의 주사가 완료된다.
아울러, 상기 4 단계의 스캔 펄스 공급시 어드레스 구동부(50)는 스캔 펄스가 공급되어 주사되는 수평 전극라인에 대응되는 어드레스 펄스(R, G, B 디지털 화상 데이터의 1 비트값)를 상기 스캔 신호와 동기화하여 640개의 R, G, B 수직 전극라인(R1∼B640)에 각각 공급함으로써 상기 어드레스 펄스로 논리 "하이(high)" 가 공급된 각 셀의 방전공간 내부에서 방전이 일어나도록 한다.
이 때, 상기 어드레스 구동부(50)는 각 셀에 대응되는 8비트의 R, G, B 디지털 화상 데이터(B1∼B8)를 B1→SF1, B2→SF2, … B7→SF7, B8→SF8 에 각각 배치한다.
한편, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(33)는 서스테인 펄스 발생부(32)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: … SF7: SF8 = 27: 26: … 21: 20 (휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급 즉, 최상위 비트(MSB)는 시간 T 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4,… T/64, T/128 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.
상기와 같은 과정을 거쳐 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 PDP(10)에 256 계조의 화상이 표시된다.
그러나, 이러한 플라즈마 표시장치의 서브 필드 구동방식은 PDP의 전체 화면에 대하여 복수개의 서브필드 화면을 밝기(휘도) 순서대로 표시하여 1 프레임 화면을 구성하기 때문에 PDP 화면에 윤곽선 잡음이 나타나는 문제점이 있었다.
상기 윤곽선 잡음은 특정 계조의 변화시 즉, 도 3에 도시된 바와 같이 밝기 레벨이 128에서 127로 변화될 때나 도 4에 도시된 바와 같이 밝기 레벨이 127에서 128로 변화될 때 두드러지게 나타난다.
만일 한점에서 밝기 레벨이 128에서 127로 바뀐다고 한다면 실제 PDP에서 방전은 도 3과 같이 발생된다. 이 경우 단위 시간내의 밝기가 순간적으로 증가하여 255회의 연속적인 방전처럼 보이게 되며 실제 계조의 밝기가 128에서 255가 되었다가 127로 떨어지는 현상이 생기게 된다.
따라서, 화면의 왼쪽 반에 128 계조를 표시하고 화면의 오른쪽 반은 127 계조를 표시한 후 화면의 그림을 왼쪽으로 이동할 경우 경계부분에 흰 띠(contour)가 128계조와 127계조 사이에 보이게 된다.
반대로 한점에서 밝기 레벨이 127에서 128로 바뀐다고 한다면 실제 PDP에서 방전은 도 4와 같이 발생된다. 이 경우 단위 시간내의 밝기가 순간적으로 감소하여 0회의 연속적인 무방전처럼 보이게 되며 실제 계조의 밝기가 127에서 0이 되었다가 128로 올라가는 현상이 생기게 된다.
따라서, 화면의 왼쪽 반에 128 계조를 표시하고 화면의 오른쪽 반은 127 계조를 표시한 후 화면의 그림을 오른쪽으로 이동할 경우 경계부분에 검은 띠(contour)가 127계조와 128계조 사이에 보이게 된다.
한편, 상기한 서브 필드 구동방식의 문제점으로 제기된 윤곽선 잡음을 감소시키기 위하여 변화된 서브 필드 구동방식이 제한되었는데, 이러한 종래의 변화된 서브 필드 구동방식에 의하여 PDP가 구동되는 과정을 설명하면 아래와 같다.
상기 변화된 서브 필드 구동방식은 2X 계조의 구현을 위하여 1 프레임 화면을 Y개의 서브 필드 화면으로 나누어 표시하고, 외부에서 입력되는 화상 데이터를 X비트의 디지털 화상 데이터로 디지털화하되 최상위 비트(MSB)를 MSB-a와 MSB-b로 양분하여 시간적으로 분리시켜 PDP에 공급하게 된다.(단, X ≤ Y)
즉, 도 5에 도시된 바와 같이(128 계조 구현) 한 프레임을 8개의 서브 필드(SF1∼SF8)로 나눈 후 서브 필드에 각각 32: 32: 16: 8: 4: 32: 2: 1에 비례하는 휘도값을 각각 대응시켜 몇몇 서브 필드의 조합으로 계조 데이터 0∼127에 해당되는 화상이 표시된다.
따라서, 마이컴(20)은 128 계조의 구현을 위하여 외부에서 입력되는 R, G, B 화상 데이터를 디지털화하여 7비트의 R, G, B 디지털 화상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1b∼ 최하위 비트값 B7)를 출력하되 양분된 최상위 비트값 B1a와 양분된 최상위 비트값 B2b를 시간적으로 분리시켜 출력하고, 상기 디지털 화상 데이터와 외부신호에 따라 PDP(10)의 구동에 필요한 각종 제어신호를 출력한다.
이 후에는, 전술한 도 2의 서브 필드 구동방식과 동일한 과정이 진행되나 어드레스 구동부(50)는 각 셀에 대응되는 7비트의 R, G, B 디지털 화상 데이터(B1∼B7)를 B1a→SF1, B2→SF2, B3→SF3, B4→SF4, B5→SF5, B1b→SF6, B6→SF7, B7→SF8에 각각 배치한다.
한편, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(33)는 서스테인 펄스 발생부(32)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8= 25: 25: 24: 23: 22: 25: 21: 20 (휘도 상대비)에 비례하는 개수의 서스테인 펄스를 공급 즉, 양분된 최상위 비트(MSB-a,MSB-b)는 각각 시간 T/2 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4, T/8, T/16, T/32, T/64 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되게 하여 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 PDP(10)에 128 계조의 화상이 표시된다.
그러나, 이와 같은 종래 변화된 서브 필드 구동방식은 최상위 비트(MSB)를 MSB-a와 MSB-b로 양분하여 시간적으로 분리시켜 PDP에 공급하므로 종래 서브 필드 구동방식과 대비하면 구현되는 계조(도 2의 서브 필드 구동방식은 256 계조이고, 도 5의 변화된 서브 필드 구동방식은 128 계조임) 및 윤곽선 잡음은 감소되나 감소된 계조의 손실을 충분히 보상할 수 있도록 윤곽선 잡음을 최소화하여야 하는데 서브 필드의 배치 순서에 따라 윤곽선 잡음의 감소율이 많은 차이를 보여 서브 필드이 배치 순서를 최적화하기 매우 난해한 문제점이 있었다.
따라서 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 서브 필드 구동방식에 따라 PDP에 화상을 표시하되 디지털 화상 데이터의 소정 개의 상위 비트가 각각 복수로 나뉘어 복수 프레임의 연장축상에서 분리된 각각의 비트가 상호 최장 시간 간격으로 위치되게 각 서브 필드의 배치를 최적화한 플라즈마 표시장치의 구동방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 기술적 수단은, 2X계조의 구현을 위하여 1 프레임을 제 1 내지 Y 서브 필드로 나누되 외부에서 입력되는 화상 데이터를 디지털화한 X비트의 디지털 화상 데이터에서 최상위 비트 내지 상기 최상위 비트에 인접한 소정 개의 상위 비트를 각각 복수로 나누어 분리한 각기의 비트를 복수 프레임의 연장축상에서 상호 최장 시간 간격의 서브 필드에 배치하는 것을 그 기술적 수단으로 한다.(단, X ≤ Y)
이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.
도 6은 본 발명에 의한 플라즈마 표시장치의 구동방법에 따른 프레임 구조도를 나타낸 것으로서, 128(27)계조의 구현을 위하여 1 프레임을 제 1 내지 8 서브 필드(SF1∼SF8)로 나누되 외부에서 입력되는 R, G, B 화상 데이터를 디지털화한 7비트 디지털 화상 데이터(최상위 비트값 B1 ∼ 최하위 비트값 B7)의 최상위 비트(MSB,최상위 비트값 B1)를 MSB-a(양분된 최상위 비트값 B1a)와 MSB-b(양분된 최상위 비트값 B1b)로 나누어 복수 프레임의 연장축상에서 분리된 MSB-a와 MSB-b가 상호 최장 간격의 서브 필드에 배치되게 함과 동시에 매 프레임 마다 배치된 서브 필드의 위치가 동일하게 함과 아울러 다음 상위 비트(MSB-1,다음 상위 비트값 B2)가 복수 프레임의 연장축상에서 최상위 비트(MSB-a,MSB-b)와 시간적인 최장 간격의 서브 필드에 위치되도록 매 프레임마다 최상위 비트(MSB-a,MSB-b)가 각각 배치되는 복수의 서브 필드에서 시간적인 중간 위치의 서브 필드에 배치되게 구성되어져 있다.
이와 같은 프레임 구조를 같는 본 발명에 의한 구동방식에 따라 PDP 화면에 128 계조의 화상을 표시하는 과정을 첨부한 도면 도 1 및 도 6을 참조하여 설명하면 다음과 같다.
먼저, 마이컴(20)은 외부에서 R, G, B 화상 데이터가 입력되면 2X 계조의 구현을 위하여 1 프레임 화면을 Y개의 서브 필드 화면으로 나누어 X비트의 디지털 화상 데이터로 디지털화하되 X비트의 디지털 화상 데이터에서 최상위 비트(MSB)는 MSB-a와 MSB-b로 나눈 후 시간적으로 분리시켜 출력하게 된다.
즉, 도 6에 도시된 바와 같이 128 계조를 구현하고자 할 경우에 프레임은 8개의 서브 필드(SF1∼SF8)로 나누어 7비트의 디지털 화상 데이터로 디지털화하되 최상위 비트(MSB)를 2개로 나눈 디지털 화상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1b∼ 최하위 비트값 B7)를 시간적으로 분리시켜 출력하게 된다.(단, MSB-a 대 MSB-b의 휘도 비율은 변경 가능함)
이 때, 마이컴(20)에서 출력되는 7비트의 R, G, B 디지털 화상 데이터는 메모리부(40)에 프레임별, 컬러별, 비트별로 저장된다.
그리고, 제 1 내지 8 서브필드 화면(SF1∼SF8)의 리셋 기간과 어드레스 기간에는 구동 IC(33)가 전체 수평 전극라인(S1∼S480)에 1 단계로 이전의 필드에 생성된 벽전하를 제거하는 소거 펄스, 2 단계로 PDP(10) 전체에 균등한 벽전하를 형성하기 위한 써넣기(write) 펄스, 3 단계로 다시 소거 펄스를 공급하여 640개의 R, G, B 수직 전극라인(R1∼B640) 위에 벽전하를 형성시켜 이후에 공급되는 어드레스 펄스의 전압이 낮아지도록 하고, 4 단계로 클록 신호(CLK)와 데이터 신호(DO)와 서스테인 펄스에 따라 480개의 수평 전극라인(S1∼S480)에 순차적으로 1개 라인씩 스캔 펄스가 공급되면 480개 수평 전극라인(S1∼S480)의 주사가 완료된다.
아울러, 상기 4 단계의 스캔 펄스 공급시 어드레스 구동부(50)는 스캔 펄스가 공급되어 주사되는 수평 전극라인에 대응되는 어드레스 펄스를 상기 스캔 신호와 동기화하여 640개의 R, G, B 수직 전극라인(R1∼B640)에 각각 공급함으로써 상기 어드레스 펄스로 논리 "하이(high)" 가 공급된 각 셀의 방전공간 내부에서 방전이 일어나도록 한다.
이 때, 어드레스 구동부(50)는 각 셀에 대응되는 R, G, B 디지털 화상 데이터를 메모리부(40)로부터 읽어 들여 MSB-a(양분된 최상위 비트값 B1a)와 MSB-b(양분된 최상위 비트값 B1b)를 복수 프레임의 연장축상에서 상호 최장 간격의 서브 필드에 배치함과 아울러 다음 상위 비트(MSB-1,다음 상위 비트값 B2)가 복수 프레임의 연장축상에서 최상위 비트(MSB-a,MSB-b)와 시간적인 최장 간격의 서브 필드에 위치되도록 매 프레임마다 최상위 비트(MSB-a,MSB-b)가 각각 배치되는 복수의 서브 필드에서 시간적인 중간 위치의 서브 필드에 배치한다.
즉, 각 셀에 대응되는 7비트의 R, G, B 디지털 화상 데이터(B1a,B1b∼B7)를 B5→SF1, B1a→SF2, B3→SF3, B2→SF4, B4→SF5, B1b→SF6, B6→SF7, B7→SF8에 각각 배치한다.
또한, 각 서브필드 화면(SF1∼SF8)의 어드레스 기간이 완료되면 구동 IC(33)는 서스테인 펄스 발생부(32)로부터 서스테인 펄스를 입력받아 전체 수평 전극라인(S1∼S480)에 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 즉, 22: 25: 24: 25: 23: 25: 21: 20 (4: 32: 16: 32: 8: 32: 2: 1)에 비례하는 개수의 서스테인 펄스를 공급한다.
즉, 양분된 최상위 비트(MSB-a,MSB-b)는 각각 시간 T/2 동안, 하위 비트들은 MSB에서 가까운 비트순으로 각각 T/2, T/4, T/8, T/16, T/32, T/64 동안 주사시켜 어드레스 기간에서 방전이 일어난 일부 셀의 방전 및 발광이 서스테인 펄스가 공급되는 기간(서스테인 기간) 동안 유지되도록 한다.
상기와 같은 과정을 거쳐 제 1 내지 8 서브필드 화면(SF1∼SF8)의 구성이 완료되면 PDP(10)에 128 계조의 화상이 표시된다.
도 7은 본 발명의 다른 실시에에 의한 플라즈마 표시장치의 구동방법에 따른 프레임 구조도를 나타낸 것으로서, 7비트의 디지털 영상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1a ∼ 최하위 비트값 B7)를 제 1 내지 8 서브 필드에 각각 배치함에 있어서 B7→SF1, B5→SF2, B1a→SF3, B3→SF4, B2→SF5, B4→SF6, B1b→SF7, B6→SF8에 배치함과 아울러 각 서브 필드(SF1∼SF8)의 서스테인 기간은 어드레스 기간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 20: 22: 25: 24: 25: 23: 25: 21 (1: 4: 32: 16: 32: 8: 32: 2)의 비율로 할당하게 구성되어져 있다.
이와 같이 각 서브 필드(SF1∼SF8)에 배치되는 디지털 영상 데이터(양분된 최상위 비트값 B1a, 양분된 최상위 비트값 B1a ∼ 최하위 비트값 B7)의 비트별 배치 순서 중 하위 3비트(B5,B6,B7)의 배치 순서는 변화되어도 상위 비트의 순서가 변화되지 않으면 도 6에 도시된 프레임 구조에 의한 구동방법과 근사한 효과가 얻어진다.
즉, 최상위 비트가 두 서브 필드에 분산 배치될 경우에 두 서브 필드의 방전 및 무방전 지속시간이 휘도의 분산 비율에 반비례하여 줄어들지만 두 서브 필드가 시간영역에 대해 서로 최대한 이격되어 있어야만 지속시간이 최대한 분산되어 윤곽선 잡음의 감소 또한 최대의 효과가 나타난다.
그러므로, 도 6과 도 7에 도시된 프레임 구조에서 디지털 영상 데이터의 배치 순서가 변화된 다수의 프레임 구조가 여타의 실시예로 제안될 수 있으나 하위 비트들은 프레임의 가장자리쪽에 위치한 서브 필드에 배치되는 것이 효과면에서 바람직하다.
즉, 최하위 비트는 매 프레임의 첫 번째 서브 필드나 마지막 서브 필드에 배치하는 것이 가장 바람직한데, 이러한 이유는 복수 프레임의 경계에서 두 프레임의 서브 필드들이 근접되어 연속적인 방전으로 보여 윤곽선 잡음이 발생하므로 프레임의 경계에는 되도록 하위 비트쪽의 서브 필드가 배치되어야 온 타임(On Time)이 짧아 윤곽선 잡음이 적게 발생하기 때문이다.
본 발명에 의한 플라즈마 표시장치의 구동방법은 도 6 또는 도 7에 도시된 구조를 갖는 실시예에 국한되는 것이 아니라, 기술적 사상이 소정 개의 상위 비트를 각각 복수로 나누되 분리한 각기의 비트를 복수 프레임의 연장축상에서 상호 최장 시간 간격의 서브 필드에 배치하는 모든 실시예를 포함한다.
이상에서 설명한 바와 같이 본 발명은 서브 필드 구동방식에 따라 PDP에 화상을 표시하되 디지털 화상 데이터의 소정 개의 상위 비트가 각각 복수로 나뉘어 복수 프레임의 연장축상에서 분리된 각각의 비트가 상호 최장 시간 간격으로 위치되게 각 서브 필드의 배치를 최적화하여 윤곽선 잡음이 현저하게 감소되는 효과가 있다.
도 1은 일반적인 플라즈마 표시장치의 블록 구성도.
도 2는 종래 서브 필드 구동방식에 따른 프레임 구조도.
도 3 및 도 4는 종래 서브 필드 구동방식에 따른 윤곽선 잡음의 발생 상태도.
도 5는 종래 변화된 서브 필드 구동방식에 따른 프레임 구조도.
도 6은 본 발명에 의한 플라즈마 표시장치의 구동방법에 따른 프레임 구조도.
도 7은 본 발명의 다른 실시에에 의한 플라즈마 표시장치의 구동방법에 따른 프레임 구조도.
Claims (6)
- 2X계조의 구현을 위하여 1 프레임을 제 1 내지 Y 서브 필드로 나누되 외부에서 입력되는 화상 데이터를 디지털화한 X비트의 디지털 화상 데이터에서 최상위 비트 내지 상기 최상위 비트에 인접한 소정 개의 상위 비트를 각각 복수로 나누어 분리한 각기의 비트를 복수 프레임의 연장축상에서 최초 및 최후 서브필드를 제외한 상호 최장 시간 간격의 서브 필드에 배치하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.(단, X ≤ Y)
- 제 1 항에 있어서,상기 디지털 화상 데이터에서 상기 최상위 비트만을 복수로 나누는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
- 제 1 항 또는 제 2 항에 있어서,상기 분리한 각기의 비트를 매 프레임 마다 상호 최장 시간 간격의 서브 필드에 배치하되 매 프레임 마다 서브 필드의 위치를 동일하게 배치하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
- 제 1 항 또는 제 2 항에 있어서,상기 최상위 비트의 다음 상위 비트를 복수 프레임의 연장축상에서 상기 분리된 비트와 시간적인 최장 간격의 서브 필드에 배치하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
- 제 1 항 또는 제 2 항에 있어서,상기 디지털 화상 데이터의 최하위 비트에 인접한 하위 비트들은 프레임의 가장자리쪽에 위치한 서브 필드에 배치하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
- 제 1 항 또는 제 2 항에 있어서,상기 디지털 화상 데이터의 최하위 비트는 매 프레임의 첫 번째 서브 필드나 마지막 서브 필드에 배치하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002797A KR100508965B1 (ko) | 1998-02-02 | 1998-02-02 | 플라즈마 표시장치의 구동방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980002797A KR100508965B1 (ko) | 1998-02-02 | 1998-02-02 | 플라즈마 표시장치의 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990068896A KR19990068896A (ko) | 1999-09-06 |
KR100508965B1 true KR100508965B1 (ko) | 2005-11-16 |
Family
ID=37305973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980002797A KR100508965B1 (ko) | 1998-02-02 | 1998-02-02 | 플라즈마 표시장치의 구동방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100508965B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175439A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu General Ltd | ディスプレイ装置の駆動方法 |
JPH08254965A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 表示装置の階調表示方法 |
JPH09198006A (ja) * | 1995-11-17 | 1997-07-31 | Matsushita Electron Corp | 表示装置の階調表示駆動方法、及びその駆動回路 |
JPH09258688A (ja) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | ディスプレイ装置 |
-
1998
- 1998-02-02 KR KR1019980002797A patent/KR100508965B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07175439A (ja) * | 1993-12-17 | 1995-07-14 | Fujitsu General Ltd | ディスプレイ装置の駆動方法 |
JPH08254965A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 表示装置の階調表示方法 |
JPH09198006A (ja) * | 1995-11-17 | 1997-07-31 | Matsushita Electron Corp | 表示装置の階調表示駆動方法、及びその駆動回路 |
JPH09258688A (ja) * | 1996-03-22 | 1997-10-03 | Mitsubishi Electric Corp | ディスプレイ装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19990068896A (ko) | 1999-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100362694B1 (ko) | 플라즈마 표시 패널 구동 방법 | |
KR100467447B1 (ko) | 플라즈마 디스플레이 패널의 화상 표시 방법 및 그 장치 | |
US7773161B2 (en) | Method and apparatus for controlling a display device | |
JPH1098662A (ja) | 自発光表示器の駆動装置 | |
JPH1098663A (ja) | 自発光表示器の駆動装置 | |
JP2003015588A (ja) | ディスプレイ装置 | |
EP1450337A2 (en) | Display panel driver having multi-grayscale processing function | |
JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
JP2002082647A (ja) | 表示装置および表示方法 | |
KR100286823B1 (ko) | 플라즈마 디스플레이 패널 구동 방법 | |
KR100237203B1 (ko) | 플라즈마 표시장치 및 그 구동방법 | |
US6052101A (en) | Circuit of driving plasma display device and gray scale implementing method | |
KR100465547B1 (ko) | 플라즈마 디스플레이패널의 구동방법 및 플라즈마디스플레이 장치 | |
JP2002351381A (ja) | ディスプレイ装置及びディスプレイパネルの駆動方法 | |
KR100634688B1 (ko) | 노이즈 패턴을 이용한 에러 확산 장치 및 방법 | |
JPH09212127A (ja) | フラット型表示装置の階調駆動方法 | |
KR100508965B1 (ko) | 플라즈마 표시장치의 구동방법 | |
KR100489447B1 (ko) | 플라즈마 표시장치와 구동방법 | |
US7109950B2 (en) | Display apparatus | |
JPH1055151A (ja) | ディスプレイ装置 | |
KR19990042559A (ko) | 플라즈마 표시장치의 구동방법 | |
KR19990070342A (ko) | 플라즈마 표시장치와 그 구동방법 | |
KR20000008125U (ko) | 플라즈마 표시 패널의 구동장치 | |
KR100523861B1 (ko) | 플라즈마 표시장치의 구동방법 | |
KR100237204B1 (ko) | 컴퓨터 모니터용 플라즈마 표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090729 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |