KR100508940B1 - 플라즈마 디스플레이 패널의 구동 방법 및 장치 - Google Patents

Abstract

본 발명은 소거 펄스를 이용하여 고품위 저계조 표현이 가능한 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것이다. 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법으로서, 유지 구간 동안, 제1 전극에 제1 전압 펄스를 인가하는 단계; 제1 전압 펄스에 의하여 방전이 발생된 후, 어드레스 전극에 제2 전압 펄스를 인가하는 단계; 및 제1 전극 및 제2 전극에 제3 전압 펄스를 교대로 인가하는 단계를 포함한다. 이러한 구동 방법으로, 복수개의 유지 방전을 갖는 서브필드를 유지 방전이 한 개인 서브필드로 변환시켜 사용할 수 있고, 플라즈마 디스플레이 패널의 고품위 저계조 표현이 가능해진다.

Description

플라즈마 디스플레이 패널의 구동 방법 및 장치{METHOD AND APPARATUS FOR DRIVING PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)을 구동하기 위한 방법 및 장치에 관한 것으로서, 더욱 상세하게는 소거 펄스(erase pulse)를 이용하여 고품위 저계조 표현이 가능한 플라즈마 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 1에 도시한 바와 같이, 제1 유리 기판(1) 상에는 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성된다. 제2 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 설치된다. 어드레스 전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1 유리 기판(1)과 제2 유리 기판(6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 2에 도시한 바와 같이, PDP 전극은 m X n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스 전극(A1~Am)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y1~Yn) 및 유지 전극(X1~Xn)이 지그재그로 배열되어 있다. 이하에서는 주사 전극을 "Y 전극", 유지 전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.

도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형을 도시한 것이다.

도 3에 도시한 바와 같이, 종래의 PDP의 구동 방법에 따르면 각 서브필드는 리셋 구간, 어드레스 구간, 유지 구간으로 구성된다.

리셋 구간은 이전의 서스테인 방전에 의해 형성된 벽전하 상태를 소거하고, 다음의 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이다. 어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간으로, 유지 구간이 되면 X 전극과 Y 전극에 서스테인 펄스가 교대로 인가되어 서스테인 방전이 행하여져 영상이 표시된다.

즉, 종래의 플라즈마 디스플레이 패널의 유지 구간에서는 X 전극 및 Y 전극에 인가되는 펄스의 수만큼 방전이 이루어지기 때문에, 고품위의 저계조 표현을 하고자 하는 경우에는 서브필드의 개수를 증가시켜야 하는 문제가 있었다. 서브필드 개수의 증가는 유지 방전에 할당되는 시간을 감소시키고, 만족할 만한 개수의 유지 방전의 확보가 용이하지 않다는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 서브필드의 개수를 증가시키지 않고 고품위의 저계조 표현이 가능한 플라즈마 디스플레이 패널의 구동 방법 및 장치를 제공하기 위한 것이다.

이와 같은 목적을 달성하기 위하여 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법으로서,

유지 구간 동안,

(a) 상기 제1 전극에 제1 전압 펄스를 인가하는 단계;

(b) 상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 어드레스 전극에 제2 전압 펄스를 인가하는 단계; 및

(c) 상기 제1 전극 및 상기 제2 전극에 제3 전압 펄스를 교대로 인가하는 단계를 포함한다.

한편, 본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동 방법은 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법으로서,

유지 구간 동안,

(a) 상기 제1 전극에 제1 전압 펄스를 인가하는 단계;

(b) 상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 제1 전극에 제2 전압 펄스를 인가하고, 상기 어드레스 전극에 제3 전압 펄스를 인가하는 단계; 및

(c) 상기 제1 전극 및 상기 제2 전극에 제4 전압 펄스를 교대로 인가하는 단계를 포함한다.

한편, 본 발명의 하나의 특징에 따른 플라즈마 디스플레이 패널은

제1 및 제2 기판;

상기 제1 기판에 나란히 형성되는 제1 전극 및 제2 전극;

상기 제2 기판에 형성되는 어드레스 전극; 및

리셋 구간, 어드레스 구간, 유지 구간 동안에 상기 제1 전극, 상기 제2 전극, 및 상기 어드레스 전극에 구동 신호를 전송하는 구동 회로를 포함하고,

유지 구간 동안, 상기 구동 회로는

상기 제1 전극에 제1 전압 펄스를 인가하는 하고,

상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 어드레스 전극에 제2 전압 펄스를 인가하며,

상기 제1 전극 및 상기 제2 전극에 제3 전압 펄스를 교대로 인가한다.

이와 같은 목적을 달성하기 위한 본 발명의 구동 파형은 이하에서 설명하는 바와 같이, 어드레스 전극과 X 전극, X 전극과 Y 전극 사이의 상대 전압차를 고려하여 파형을 설계한다.

고품위의 저계조를 표현하기 위해서는 유지 구간에서 발생되는 유지 방전의 개수가 1인 서브필드의 개수가 많은 것이 바람직하다.

그러나, 종래의 구동 파형에서는, 상술한 바와 같이, 유지 구간 동안 여러 번의 유지 방전의 일어나고, 이로 인하여 플라즈마 디스플레이 패널의 고품위 저계조 표현에 한계가 있었다.

본 발명은 이러한 점에 착안한 것으로서, 복수개의 유지 방전으로 이루어진 서브필드를 1개의 유지 방전으로 이루어진 서브필드로 변환시킴으로써, 고품위의 저계조 표현이 가능하도록 하였다.

이하에서는 이러한 본 발명의 개념이 최적으로 적용된 실시예에 대하여 도면을 참조하여 상세히 설명한다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형을 도시한 것이다.

도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따르면, 유지 구간에서 1회의 방전이 발생된 후 어드레스 전극에 소거 펄스를 인가하여, 그 이후의 서스테인 펄스에 의해서는 방전이 발생되지 않도록 한다. 따라서, 유지 구간에서 복수의 서스테인 펄스가 인가되는 서브필드도 유지 방전이 1개인 것처럼 사용할 수 있다.

보다 구체적으로는, 셀 내부에 벽전하가 쌓인 상태에서 Y 전극에 양의 서스테인 펄스를 인가하면, 유지 방전이 발생된다. 유지 방전이 발생된 a 시점에서는, Y 전극에는 (-) 전하가 쌓이고, X 전극에는 (+) 전하가 쌓인다. 이 때, X 전극 및 Y 전극에 인가되는 서스테인 펄스를 지연 시간 Δt 만큼 지연시키고, 어드레스 전극에 양의 소거 펄스를 인가하면, (-) 전하가 쌓여 있는 Y 전극과 어드레스 전극 간에 소거 방전이 발생된다. 이러한 소거 방전으로 인하여 방전 셀 내부의 벽전하는 제거되고, 소거 방전 이후의 서스테인 펄스는 방전을 수행하지 않게 된다.

본 발명의 일실시예에 따르면, 어드레스 전극에 인가되는 소거 펄스의 폭은 방전 이후 공간 전하가 쌓이지 않도록 0.5~1.5μm 정도의 세폭으로 하는 것이 바람직하다. 또한 도 4에 도시한 바와 같이 유지 기간에서 어드레스 전극은 양의 소거 펄스를 인가하지 않은 기간에서는 기준 전압을 바이어스 한다.

도 4와 같은 구동 파형을 사용함으로써, 복수개의 유지 방전으로 이루어진 서브필드를 1개의 유지 방전과 1개의 어드레스 방전으로 이루어진 저계조용 서브필드로 변환시켜 사용할 수 있다.

다만, 도 4에 도시된 바와 같이, 어드레스 전극에만 소거 펄스를 인가는 방법은 셀 내에 포함되는 방전 기체 중 Xe가 차지하는 비율이 높거나, 높은 가스 압력을 적용하는 등의 방전을 어렵게 하는 설계 또는 재료적인 항목이 있는 경우, 안정적인 소거 작용을 수행하기 어려운 문제가 있다.

도 5에 도시한 본 발명의 제2 실시예에 따른 구동 파형은 이와 같은 본 발명의 제1 실시예에 따른 구동 파형의 단점을 해결하기 위한 것이다.

본 발명의 제2 실시예에서는, 1회의 유지 방전이 발생된 후, Y 전극측에도 음의 전압이 인가되도록 하여 소거 방전이 안정적으로 발생할 수 있도록 한다. 이로써, Y 전극과 어드레스 전극 사이에는 제1 실시예에 비해 더 큰 전압이 인가되어, 소거 방전이 안정적으로 일어나게 된다.

Y 전극에 인가되는 소거 펄스는 어드레스 기간 동안 Y 전극에 인가되는 스캔 전압을 그대로 사용할 수 있다. 또한, Y 전극에 인가되는 소거 펄스의 폭은 어드레스 전극에 인가되는 소거 펄스와 마찬가지로 0.5~1.5μm로 하는 것이 바람직하다.또한 도 5에 도시한 바와 같이 유지 기간에서 어드레스 전극은 양의 소거 펄스를 인가하지 않은 기간에서는 기준 전압을 바이어스 한다.

본 발명에 의하면, 유지 방전의 개수가 1개가 아닌 서브필드를 유지 방전이 1개인 서브필드처럼 사용할 수 있기 때문에, 고품위의 저계조 표현이 가능해진다.

또한, 서브필드의 개수를 증가시키지 않고 고품위의 저계조 표현이 가능하다는 장점이 있다.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도.

도 2는 플라즈마 디스플레이 패널이 전극 배열도.

도 3은 종래의 플라즈마 디스플레이 패널의 구동 파형도.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도.

Claims (13)

1. 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,

   유지 구간 동안,

   (a) 상기 제1 전극에 제1 전압 펄스를 인가하는 단계;

   (b) 상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 어드레스 전극에 제2 전압 펄스를 인가하는 단계; 및

   (c) 상기 제2 전압 펄스를 인가한 후에 상기 제1 전극 및 상기 제2 전극에 제3 전압 펄스를 교대로 인가하는 단계를 포함하는 구동 방법.
2. 제1항에 있어서,

   상기 제2 전압 펄스는 상기 제1 전극과 상기 어드레스 전극 사이에 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동 방법.
3. 제1항 또는 제2항에 있어서,

   상기 제2 전압 펄스의 폭은 상기 제1 및 제3 전압 펄스의 폭보다 좁은 것을 특징으로 하는 구동 방법.
4. 제1항에 있어서,

   상기 단계 (a) 및 (c)에서, 상기 어드레스 전극을 상기 제2 전압보다 낮은 제4 전압으로 바이어스시키는 것을 특징으로 하는 구동 방법.
5. 제1 기판상에 각각 나란히 형성되는 제1 전극 및 제2 전극과, 상기 제1 전극 및 상기 제2 전극에 교차하며 제2 기판상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,

   유지 구간 동안,

   (a) 상기 제1 전극에 제1 전압 펄스를 인가하는 단계;

   (b) 상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 제1 전극에 제2 전압 펄스를 인가하고, 상기 어드레스 전극에 제3 전압 펄스를 인가하는 단계; 및

   (c) 상기 제2 전압 펄스 및 상기 제3 전압 펄스 인가 후 상기 제1 전극 및 상기 제2 전극에 제4 전압 펄스를 교대로 인가하는 단계를 포함하는 구동 방법.
6. 제5항에 있어서,

   상기 제2 전압 펄스와 상기 제3 전압 펄스의 전압 레벨의 차는 상기 제1 전극과 상기 어드레스 전극 사이에 방전을 일으킬 수 있는 범위 이내인 것을 특징으로 하는 구동 방법.
7. 제5항 또는 6항에 있어서,

   상기 제2 전압 펄스 및 제3 전압 펄스의 폭은 상기 제1 전압 펄스 및 제4 전압 펄스의 폭보다 좁은 것을 특징으로 하는 구동 방법.
8. 제5항 또는 6항에 있어서,

   상기 제2 전압 펄스는 음의 전압 펄스이고, 상기 제3 전압 펄스는 양의 전압 펄스인 것을 특징으로 하는 구동 방법.
9. 제5항 또는 6항에 있어서,

   상기 단계 (a) 및 (c)에서, 상기 어드레스 전극을 상기 제3 전압보다 낮은 제5 전압으로 바이어스시키는 것을 특징으로 하는 구동 방법.
10. 제1 및 제2 기판;

    상기 제1 기판에 나란히 형성되는 제1 전극 및 제2 전극;

    상기 제2 기판에 형성되는 어드레스 전극; 및

    리셋 구간, 어드레스 구간, 유지 구간 동안에 상기 제1 전극, 상기 제2 전극, 및 상기 어드레스 전극에 구동 신호를 전송하는 구동 회로를 포함하고,

    유지 구간 동안, 상기 구동 회로는

    상기 제1 전극에 제1 전압 펄스를 인가하고,

    상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 어드레스 전극에 제2 전압 펄스를 인가하며,

    상기 제2 전압 펄스 인가 후 상기 제1 전극 및 상기 제2 전극에 제3 전압 펄스를 교대로 인가하는 플라즈마 디스플레이 패널.
11. 제10항에 있어서,

    상기 구동 회로는, 상기 제1 전압 펄스에 의하여 방전이 발생된 후, 상기 제1 전극에 제4 전압 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
12. 제10항 또는 11항에 있어서,

    상기 제2 및 제4 전압 펄스의 폭은 상기 제1 및 제3 전압 펄스의 폭보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널.
13. 제10항 또는 11항에 있어서,

    상기 제2 전압 펄스는 양의 전압 펄스이고, 상기 제4 전압 펄스는 음의 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널.