KR100521468B1 - 플라즈마 디스플레이 패널과 그 구동방법 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널과 그 구동방법을 개시한다. 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 메인 리셋 파형이 인가된 후의 벽전압과 보조 리셋 파형이 인가된 후의 벽전압의 차이를 최소화하도록 리셋 파형을 조절한다. 이와 같이 하면, 보조 리셋 이후의 방전셀의 벽전압을 이전 서브필드에서의 방전 유무에 관계없이 동일하게 함으로써 어드레스 방전 마진을 확대하여 방전 품질을 향상시킬 수 있다.

Description

플라즈마 디스플레이 패널과 그 구동방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널(plasma display panel; PDP)의 구동방법에 관한 것으로, 특히 안정한 어드레스 방전을 발생시키기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

최근 액정표시장치(liquid crystal display; LCD), 전계 방출 표시장치(field emission display; FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 CRT(cathode ray tube)를 대체할 표시 장치로서 각광받고 있다.

PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.

직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 AC형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 1에 도시한 바와 같이, 제1유리기판(1) 위에는 유전체층(2) 및 보호막(3)으로 덮인 주사전극(4)과 유지전극(5)이 쌍을 이루어 평행하게 설치된다. 제2유리기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스전극(8)이 설치된다. 어드레스전극(8)들 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있다. 또한, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 제1유리기판(1)과 제2유리기판(6)은 주사전극(4)과 어드레스전극(8) 및 유지전극(5)과 어드레스전극(8)이 직교하도록 방전공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사전극(4)과 유지전극(5)과의 교차부에 있는 방전공간이 방전셀(12)을 형성한다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 2에 도시한 바와 같이, PDP 전극은 m ×n의 매트릭스 구성을 가지고 있으며, 구체적으로 열 방향으로는 어드레스전극(A1~Am)이 배열되어 있고 행방 향으로는 n행의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)이 배열되어 있다. 이하에서는 주사전극을 "Y 전극", 유지전극을 "X 전극"이라 칭한다. 도 2에 도시된 방전셀(12)은 도 1에 도시된 방전셀(12)에 대응한다.

도 3은 종래 기술에 의한 플라즈마 디스플레이 패널의 구동파형도를 나타낸 도면이다.

도 3에 도시한 바와 같이, 종래의 PDP의 구동방법에 따르면 각 서브필드는 리셋구간, 어드레스 구간, 유지구간으로 구성된다.

리셋구간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.

어드레스 구간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 구간이다.

유지 구간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 구간이다.

이때, 벽전하란 각 전극에 가깝게 방전 셀의 벽(예를 들어, 유전체층)에 형성되어 전극에 축적되는 전하를 말한다. 이러한 벽전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 벽전하가 전극에 "형성됨", "축적됨" 또는 "쌓임"과 같이 설명된다. 또한 벽전압은 벽전하에 의해서 방전 셀의 벽에 형성되는 전위차를 말한다.

한편, 각 서브필드의 리셋구간에 인가되는 리셋 파형은 Y 전극에 상승 램프를 인가하여 약방전을 일으킨 후에 하강램프를 인가하여 모든 셀의 벽전하를 동일한 조건으로 만들어준다. 그런데 이전 서브필드에서 선택되지 않은 셀들은 유지 구간에서 방전을 일으키지 않아서 이전 서브필드의 리셋 구간에서 설정된 벽전하 상태가 그대로 유지되므로, 리셋 구간에서 상승램프를 인가하여 벽전하를 쌓아줄 필요가 없다.

따라서, US6,294,875에 공지된 기술과 같이 첫 번째 서브필드(SFn)의 리셋 구간에서 상승 램프 및 하강 램프를 가지는 메인 리셋 파형으로 리셋을 한 후 소정 서브필드 동안(SFn+1)에는 리셋 구간에서 하강 램프만을 인가하는 보조 리셋 파형을 인가할 수 있다. 이러한 종래의 구동 파형을 도 4에 도시하였다.

이러한 종래의 구동 파형에 있어서, 리셋 구간에 메인 리셋 파형이 인가되는 서브필드에서 선택되지 않아서 방전이 일어나지 않은 셀은 다음 서브필드에서 보조 리셋 파형을 인가하더라도 방전이 일어나지 않으므로 동일한 벽전압(Vwoff)을 유지한다.

그런데, 이전 서브필드에서 방전이 일어난 셀에는 프라이밍 입자가 많이 형성되어 있기 때문에 다음 서브필드에서 인가된 보조 리셋 파형에 의해 벽전하가 많이 손실되어 벽전압(Vwon)이 벽전압(Vwoff)보다 낮아지며, 어드레스 구간에 Y 전극에 인가되는 전압(VscL)은 이러한 벽전압(Vwon)을 고려하여 약간 크게 설정한다.

따라서 벽전압(Vwoff)을 가지는 셀의 경우에 어드레스 구간에 전압(-VscL)이 인가되면 어드레스 펄스가 인가되지 않더라도 어드레스 전극과 Y 전극 사이에 방전이 일어나고, 이로 인해 어드레싱 되지 않은 셀의 X 전극과 Y 전극 사이에서도 방전이 일어나게 되어 어드레스 방전을 일으킨 것과 동일한 효과가 발생되어 유지방전 구간에서 오방전을 일으키는 원인이 된다.

본 발명이 이루고자 하는 기술적 과제는 메인 리셋 파형이 인가된 후의 벽전압과 보조 리셋 파형이 인가된 후의 벽전압의 차이를 최소화하여 어드레스 방전 마진을 확대하기 위한 플라즈마 디스플레이 패널의 구동장치 및 구동방법을 제공하기 위한 것이다.

이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법으로서,

복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며, a) 상기 제1 군의 서브필드의 리셋 기간 동안, 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 완만하게 상승시킨 후 제3 전압에서 제4 전압까지 완만하게 감소시키는 단계; b) 상기 제1 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; c) 상기 제1 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계; d) 상기 제2 군의 서브필드의 리셋 기간 동안, 직전 서브필드에서 상기 제1 전극에 유지방전 전압이 인가된 후, 상기 제1 전극의 전압을 상기 제4 전압보다 높은 제5 전압까지 완만하게 하강시키는 단계; e) 상기 제2 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; 및 f) 상기 제2 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계를 포함한다.

상기 제5 전압은 상기 스캔 펄스 전압보다 크며, 상기 제4 전압은 상기 스캔 펄스 전압과 동일한 것이 바람직하다.

본 발명의 다른 특징에 따른 플라즈마 디스플레이 패널의 구동방법은 복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며, a) 상기 제1 군의 서브필드의 리셋 기간 동안, 상기 제1 전극에 제1 전압에서 제2 전압까지 상승하는 파형을 인가한 후 제3 전압에서 제4 전압까지 감소하는 파형을 인가하는 단계; b) 상기 제1 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; c) 상기 제1 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계; d) 상기 제2 군의 서브필드의 리셋 기간 동안, 직전 서브필드에서 상기 제1 전극에 유지방전 전압이 인가된 후, 상기 제1 전극에 상기 유지방전 전압에서 제5 전압까지 하강하는 파형을 인가하는 단계; e) 상기 제2 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; 및 f) 상기 제2 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계를 포함하며, 상기 제3 전압에서 제4 전압까지 하강하는 파형의 기울기의 절대값이 제5 전압까지 하강하는 파형의 기울기의 절대값보다 크거나 상기 제5 전압은 상기 제4 전압보다 크거나 같은 것이 바람직하다.

또한, 본 발명의 특징에 따른 플라즈마 디스플레이 패널은 일정 간격을 두고 떨어져서 대향하는 제1기판 및 제2기판; 상기 제1기판에 배열되는 복수의 어드레스 전극; 상기 제2기판에 상기 어드레스 전극들과 교차하도록 배열된 복수의 제1전극 및 제2전극; 및 리셋 구간과, 어드레스 구간 및 유지 구간에 상기 제1전극, 제2전극 및 어드레스 전극에 구동신호를 보내는 구동회로를 포함하는 플라즈마 디스플레이 패널로서, 복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며, 상기 구동회로는, 상기 제1 군의 서브필드의 리셋 구간에 제1 전압에서 제2 전압까지 하강하는 파형을 인가하여 모든 방전 셀의 상태를 초기화하고, 상기 제2 군의 서브필드의 리셋 구간에 제3 전압까지 하강하는 파형을 인가하여 직전 서브필드에서 유지방전이 일어난 방전셀의 상태를 초기화하며, 상기 제3 전압이 상기 제2 전압보다 높거나 상기 제1 전압에서 제2 전압까지 하강하는 파형의 기울기의 절대값이 상기 제3 전압까지 하강하는 파형의 기울기의 절대값보다 큰 것이 바람직하다.

이때, 상기 제1 군의 서브필드의 리셋 구간에 상기 하강하는 파형을 인가하기 전에 제4 전압에서 제5 전압까지 상승하는 파형을 인가한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

먼저, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대하여 도 4를 참고로 하여 상세하게 설명한다.

도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치를 나타내는 도면이다.

도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치는 플라즈마 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다.

어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.

Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.

제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.

다음, 본 발명의 제1 실시예에 따른 구동파형에 대하여 도 6을 참고로 하여 상세하게 설명한다.

도 6은 본 발명의 제1 실시예에 따른 구동파형을 나타내는 도면이다.

도 6에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 구동 파형은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다.

리셋 기간은 유지 기간에서 형성된 벽 전하를 제거하는 기간이며, 어드레스 기간은 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하는 기간이다. 그리고 유지 기간은 어드레스 기간에서 선택된 방전 셀을 방전시키는 기간이다.

유지 기간에서는 어드레스 기간에서 선택된 방전 셀에서 형성된 벽 전하에 의한 벽 전압과 주사 전극과 유지 전극에 인가되는 유지 펄스로 형성되는 전압의 차이로 인해서 유지 방전이 이루어진다. 그리고 유지 기간의 마지막 유지 펄스에서는 주사 전극(Y)에 Vs 전압이 인가되고 유지 전극(X)에 기준 전압(도 5에서는 0V라 가정함)이 인가된다. 그러면 선택된 방전 셀에서는 주사 전극(Y)으로부터 유지 전극(X)으로 방전이 일어나서 주사 전극(Y)과 유지 전극(X)에 각각 음의 벽 전하와 양의 벽 전하가 형성된다.

서브필드(SFn)의 리셋 기간에서는 유지 기간에서 인가된 마지막 유지 펄스 이후에 주사 전극(Y)에 Vs 전압부터 Vset 전압까지 완만하게 상승하고 Vs 전압에서 VscL 전압까지 완만하게 하강하는 램프 전압이 인가된다. 이때 어드레스 전극(A)에는 계속 기준 전압(0V)이 인가되고, 주사 전극(Y)에 상승하는 램프 전압이 인가될 때 유지 전극(X)에는 기준 전압(0V)이 인가되며, 주사 전극(Y)에 하강하는 램프 전압이 인가될 때 유지 전극(X)에는 Ve 전압이 인가된다.

이와 같이 램프 전압이 상승하는 동안 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 방전이 일어난다. 그리고 이 방전에 의해 주사 전극(Y)에는 음의 벽 전하가 축적되고 어드레스 전극(A) 및 유지 전극(X)에는 양의 벽 전하가 축적된다.

또한 램프 전압이 하강하는 동안 방전 셀에 형성되어 있는 벽 전압에 의해 유지 전극(X) 및 어드레스 전극(A)에서 주사 전극(Y)으로 미약한 방전이 일어난다. 그리고 이 방전에 의해 유지 전극(X), 주사 전극(Y) 및 어드레스 전극(A)에 형성되어 있는 벽 전하들이 일부 소거되어 어드레싱에 적절한 상태로 설정된다.

다음, 어드레스 기간에서는 선택할 방전 셀의 어드레스 전극(A)에 양의 전압(Va)이 인가되고 주사 전극(Y)에 전압(VscL)이 인가된다. 그러면 리셋 기간에서 형성된 벽 전하에 의한 벽 전압과 양의 전압(Va)에 의해 어드레스 전극(A)과 주사 전극(Y) 사이 및 유지 전극(X)과 주사 전극(Y) 사이에서 어드레스 방전이 일어난다. 이 방전에 의해 주사 전극(Y)에 양의 벽 전하가 축적되고 유지 전극(X)과 어드레스 전극(A)에 음의 벽 전하가 축적된다. 그리고 어드레스 방전에 의해 벽 전하가 축적된 방전 셀 중 선택된 방전 셀에서는 유지 기간에서 인가되는 유지 펄스에 의해 유지 방전이 일어나며, 마지막 유지방전시에 주사 전극(Y)에 전압(Vs)이 인가된 상태에서 주사 전극(Y)에는 음의 벽전하가 유지 전극(X)에는 양의 벽전하가 쌓인 상태로 유지방전이 종료된다. 그리고 어드레스 기간에 선택되지 않은 방전 셀에서는 어드레스 방전이 없었으므로 유지 기간에도 유지방전이 일어나지 않는다.

한편, 서브필드(SFn+1)의 리셋 구간에 인가되는 보조 리셋 파형의 최종전압이 서브필드(SFn)의 리셋 구간에 인가되는 메인 리셋 파형의 최종전압보다 높게 설정한다. 즉, 서브필드(SFn+1)의 리셋 구간에 인가되는 보조 리셋 파형의 최종전압(Vrf)을 어드레스 구간에 선택된 방전셀에 인가되는 스캔전압(VscL)보다 높게 설정한다.

그러면 앞서 설명한 바와 같이 서브필드(SFn)의 어드레스 구간에 선택되지 않아서 유지 구간에 유지방전이 일어나지 않은 셀은 서브필드(SFn+1)의 리셋 구간에 전압(Vrf)까지 하강하는 리셋 파형을 인가하더라도 방전이 일어나지 않으므로 서브필드(SFn)의 리셋 구간 종료 시점과 동일한 벽전압을 계속 유지한다.

또한 서브필드(SFn)의 어드레스 구간에 선택되어 유지 구간에 유지방전이 일어난 셀에는 프라이밍 입자가 많이 형성되어 있으므로 서브필드(SFn)의 리셋 구간의 하강 리셋 파형과 동일한 하강 리셋 파형을 인가하면 프라이밍 입자로 인하여 서브필드(SFn)에서 선택되지 않은 셀에 비하여 벽전하가 더 많이 소거된다.

그러나 본 발명의 제1 실시예와 같이 서브필드(SFn+1)의 리셋 구간에 하강 리셋 최종 전압을 서브필드(SFn)의 하강 리셋 최종 전압보다 높게 하면 서브필드(SFn)의 유지 구간에 유지방전이 일어난 셀에서 리셋 방전에 의하여 손실되는 벽전하량을 줄일 수 있다.

이와 같이, 서브필드(SFn+1)의 보조 리셋의 최종 전압을 메인 리셋의 최종 전압보다 높게 하면 서브필드(SFn+1)에서 보조 리셋을 인가한 후 서브필드(SFn)에서 방전이 일어난 셀과 방전이 일어나지 않은 셀의 벽전압이 거의 동일한 상태가 되므로 어드레스 방전 마진도 향상된다.

한편, 본 발명의 제1 실시예에서는 보조 리셋 파형의 최종전압과 메인 리셋 파형의 최종전압의 크기를 다르게 설정하였지만, 이와는 달리 보조 리셋 파형의 최종전압과 메인 리셋 파형의 최종전압의 크기는 동일하게 유지한 상태에서 메인 리셋 파형의 하강 파형 기울기와 보조 리셋 파형의 기울기를 다르게 할 수도 있다. 아래에서는 이러한 본 발명의 제2 실시예에 대하여 도 7을 참조하여 상세하게 설명한다.

도 7은 본 발명의 제2 실시예에 따른 구동 파형도이다.

도 7에 나타낸 바와 같이, 본 발명의 제2 실시예에 따르면 서브필드(SFn)의 리셋 구간에 인가되는 메인 리셋 파형의 하강 파형의 기울기의 절대값을 서브필드(SFn+1)의 리셋 구간에 인가되는 보조 리셋 파형의 기울기의 절대값보다 크게 설정한다.

이와 같이 메인 리셋 파형의 하강 파형의 기울기의 절대값을 크게 하면 유지 전극(Y)의 전압이 급격하게 감소하므로 완만하게 하강하는 리셋 파형을 인가할 때보다 리셋 구간 종료 시점에서의 벽전하량이 더욱 감소하게 되며, 서브필드(SFn)의 어드레스 구간에 선택되지 않아서 유지 구간에 유지방전이 일어나지 않은 셀은 서브필드(SFn+1)의 리셋 구간에 서브필드(SFn)의 하강 리셋 파형보다 완만하게 하강하는 리셋 파형을 인가하더라도 방전이 일어나지 않으므로 감소된 벽전압을 계속 유지한다.

또한 서브필드(SFn)의 리셋 구간에 급하게 하강하는 리셋 파형을 인가하여 벽전하량이 많이 감소되었더라도 어드레스 구간에 선택되어 유지 구간에 유지방전이 일어난 셀에는 유지방전으로 인하여 프라이밍 입자가 많이 형성되므로, 서브필드(SFn+1)의 리셋 구간에 서브필드(SFn)의 하강 리셋 파형보다 완만하게 하강하는 리셋 파형을 인가하면 서브필드(SFn)의 유지방전으로 형성된 프라이밍 입자로 인하여 벽전하가 많이 소거된다.

이와 같이, 서브필드(SFn)의 하강 리셋 파형의 기울기의 절대값을 서브필드(SFn+1)의 보조 리셋의 기울기의 절대값보다 크게 함으로써 서브필드(SFn+1)의 보조 리셋 인가 후 서브필드(SFn)에서 방전이 일어난 셀과 방전이 일어나지 않은 셀의 벽전압 상태를 거의 동일하게 만들 수 있다.

한편, 본 발명의 제2 실시예에서는 메인 리셋 파형의 하강 파형의 기울기 절대값을 보조 리셋 파형의 기울기의 절대값보다 크게 하였으나, 이와는 반대로 보조 리셋 파형의 기울기의 절대값을 메인 리셋 파형의 하강 파형의 기울기 절대값보다 작게 할 수도 있다.

또한, 리셋 파형의 최종 전압과 리셋 파형의 하강 파형 기울기를 동시에 조절할 수도 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다.

이상에서와 같이 본 발명의 실시예에 따르면, 보조 리셋 이후의 방전셀의 벽전압을 이전 서브필드에서의 방전 유무에 관계없이 동일하게 함으로써 어드레스 방전 마진을 확대하여 방전 품질을 향상시킬 수 있다.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도이다.

도 3은 종래 플라즈마 디스플레이 패널의 구동 파형도이다.

도 4는 종래 플라즈마 디스플레이 패널의 구동 파형도이다.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 장치를 나타내는 도이다.

도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.

Claims (6)

1. 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며,

   a) 상기 제1 군의 서브필드의 리셋 기간 동안, 상기 제1 전극의 전압을 제1 전압에서 제2 전압까지 완만하게 상승시킨 후 제3 전압에서 제4 전압까지 완만하게 감소시키는 단계;

   b) 상기 제1 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계;

   c) 상기 제1 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계;

   d) 상기 제2 군의 서브필드의 리셋 기간 동안, 직전 서브필드에서 상기 제1 전극에 유지방전 전압이 인가된 후, 상기 제1 전극의 전압을 상기 제4 전압보다 높은 제5 전압까지 완만하게 하강시키는 단계;

   e) 상기 제2 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; 및

   f) 상기 제2 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계

   를 포함하는 플라즈마 디스플레이 패널의 구동방법.
2. 제1항에 있어서,

   상기 제5 전압은 상기 스캔 펄스 전압보다 크며, 상기 제4 전압은 상기 스캔 펄스 전압과 동일한

   플라즈마 디스플레이 패널의 구동방법.
3. 복수의 제1 전극, 제2 전극 및 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며,

   a) 상기 제1 군의 서브필드의 리셋 기간 동안, 상기 제1 전극에 제1 전압에서 제2 전압까지 상승하는 파형을 인가한 후 제3 전압에서 제4 전압까지 감소하는 파형을 인가하는 단계;

   b) 상기 제1 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계;

   c) 상기 제1 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계;

   d) 상기 제2 군의 서브필드의 리셋 기간 동안, 직전 서브필드에서 상기 제1 전극에 유지방전 전압이 인가된 후, 상기 제1 전극에 상기 유지방전 전압에서 제5 전압까지 하강하는 파형을 인가하는 단계;

   e) 상기 제2 군의 서브필드의 어드레스 기간 동안, 상기 제1 전극의 선택 시에 상기 제1 전극에 스캔 펄스를 인가하는 단계; 및

   f) 상기 제2 군의 서브필드의 유지 기간 동안, 상기 제1 전극과 제2 전극에 유지방전 전압을 교대로 인가하는 단계

   를 포함하며,

   상기 제3 전압에서 제4 전압까지 하강하는 파형의 기울기의 절대값이 제5 전압까지 하강하는 파형의 기울기의 절대값보다 큰

   플라즈마 디스플레이 패널의 구동방법.
4. 제3항에 있어서,

   상기 제5 전압은 상기 제4 전압보다 크거나 같은

   플라즈마 디스플레이 패널의 구동방법.
5. 일정 간격을 두고 떨어져서 대향하는 제1기판 및 제2기판;

   상기 제1기판에 배열되는 복수의 어드레스 전극;

   상기 제2기판에 상기 어드레스 전극들과 교차하도록 배열된 복수의 제1전극 및 제2전극; 및

   리셋 구간과, 어드레스 구간 및 유지 구간에 상기 제1전극, 제2전극 및 어드레스 전극에 구동신호를 보내는 구동회로를 포함하는 플라즈마 디스플레이 패널에 있어서,

   복수의 서브필드를 리셋 기간에 따라 제1 및 제2 군으로 나누며,

   상기 구동회로는,

   상기 제1 군의 서브필드의 리셋 구간에 제1 전압에서 제2 전압까지 하강하는 파형을 인가하여 모든 방전 셀의 상태를 초기화하고, 상기 제2 군의 서브필드의 리셋 구간에 제3 전압까지 하강하는 파형을 인가하여 직전 서브필드에서 유지방전이 일어난 방전셀의 상태를 초기화하며,

   상기 제3 전압이 상기 제2 전압보다 높거나 상기 제1 전압에서 제2 전압까지 하강하는 파형의 기울기의 절대값이 상기 제3 전압까지 하강하는 파형의 기울기의 절대값보다 큰

   플라즈마 디스플레이 패널.
6. 제5항에 있어서,

   상기 제1 군의 서브필드의 리셋 구간에 상기 하강하는 파형을 인가하기 전에 제4 전압에서 제5 전압까지 상승하는 파형을 인가하는

   플라즈마 디스플레이 패널.