KR100503681B1 - 액정 표시장치의 제조방법 - Google Patents

액정 표시장치의 제조방법 Download PDF

Info

Publication number
KR100503681B1
KR100503681B1 KR10-2002-0022634A KR20020022634A KR100503681B1 KR 100503681 B1 KR100503681 B1 KR 100503681B1 KR 20020022634 A KR20020022634 A KR 20020022634A KR 100503681 B1 KR100503681 B1 KR 100503681B1
Authority
KR
South Korea
Prior art keywords
insulating film
layer
metal
liquid crystal
melting point
Prior art date
Application number
KR10-2002-0022634A
Other languages
English (en)
Other versions
KR20020083143A (ko
Inventor
하시모토요시아키
다나카히로아키
키무라시게루
키도슈우사쿠
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20020083143A publication Critical patent/KR20020083143A/ko
Application granted granted Critical
Publication of KR100503681B1 publication Critical patent/KR100503681B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 프로세스 단축을 가능하게 하고, 또한 신뢰성이 높은 광시야각 액정표시장치의 제조방법을 제공하는 것으로서, 이를 위한 수단으로서, 게이트 전극 금속층과 게이트 절연체와 a-Si층을 적층하고, 아이랜드를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과, 층간절연막(23)과 드레인 전극 금속층을 형성하고, 드레인 배선(6)을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과, 유기 절연막(21)을 형성하고, 유기 절연막(21)을 관통하여 소정의 위치에 소스/드레인 전극과 접속하기 위한 유기 절연막 콘택트를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과, 투명 도전막을 형성하고, 화소 전극(10)과 공통 전극(11)을 서로 다르게 배치하도록 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정을 포함한다.

Description

액정 표시장치의 제조방법{Manufacturing Method of Liquid Crystal Display Device}
본 발명은 액정표시장치의 제조방법에 관한 것으로서, 특히 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 관한 것이다.
광시야각 액정표시장치는, 일반적으로, 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게 하고, 그 대표적인 것으로서 IPS(In-Plane Switching)형 액정표시장치가 있다.
상술한 종래의 IPS 형 액정표시장치로서, 도 20에, 일본 특허공개 평10-186407호 공보에 기재된 광시야각 액정표시장치의 개략 구성을 도시한다. 이 장치는, 게이트선(204)과, 드레인선(206)과, 공통 전극(ITO)(210)과, 공통 전극(207)과, 화소 전극(ITO)(211)과, 화소 전극(드레인층)(213)과, TFT를 구비하고, 화소 전극(ITO)(211)과 공통 전극(ITO)(210) 사이에서, 기판 표면에 대하여 실질적으로 수평인 전계를 생기게 하고, 해당 전계에 따라서 액정분자의 디렉터를 기판 표면과 수평인 면 내에서 회전시켜 표시를 행한다. 한편, TFT 부분은, 소스 전극(218)과, 드레인 전극(215)과, 반도체층(219) 등을 구비하고, 콘택트홀로서는, 공통 전극(ITO)용 콘택트홀과, 화소 전극(ITO)용 콘택트홀을 구비한다.
도 21 내지 도 26은, 도 20에 도시한 종래의 광시야각 액정표시장치의 제조방법에 있어서의 각 공정을 도시한 단면도이다. 또한, 이들의 도면에 있어서, TFT 소자부는 도 20의 A-A'의 선단면, 화소부는 도 20의 B-B'의 선단면, 공통 전극 콘택트부는 도 20의 C-C'의 선단면을 나타내고, 게이트 단자부, 드레인 단자부는, 각각 게이트 단자, 드레인 단자부의 횡단면을 나타내고 있다.
우선, 도 21에 도시한 바와 같이, 유리 기판상에 게이트 금속층을 스퍼터링하고, 제 1 마스크를 이용하여 소정의 영역에 게이트 전극(204)을 구성하고, 주사용 신호선과 게이트 전극(204)을 일체로 형성한다. 다음에, 도 22에 도시한 바와 같이, 유리 기판전면에 층간(게이트)절연막(223), a-Si층(238), n+a-Si층(239)을 연속하여 성막하고, 제2 마스크를 이용하여 층간절연막(223)상에 아이랜드(235)를 형성한다. 다음에, 도 23에 도시한 바와 같이, 유리 기판상에 드레인 전극 금속을 스퍼터링하고, 제3 마스크를 이용하여 소스 전극과 화소 전극, 및 드레인 전극과 데이터선이, 각각 일체가 되도록 하고, 소스 전극, 화소 전극, 드레인 전극, 데이터선을 형성하는 동시에, 채널부를 드라이 에칭하고, 도면에 도시한 바와 같은 움패기를 형성한다. 이 때에, n+a-Si층뿐만 아니라, a-Si층도 약간 에칭되게 되기 때문에, 증착한 a-Si층의 두께를 두텁게 하고 있다. 다음에, 도 24에 도시한 바와 같이, 유리 기판상에 패시베이션막(222), 유기 절연막(221)을 형성시키고, 유기 절연막(221)을 제4 마스크를 이용하여 소스 전극에 접속하기 위해서 유기 절연막(221)을 관통하여 패시베이션막(222)까지의 유기 절연막 콘택트을 형성한다. 다음에, 도 25에 도시한 바와 같이, 노출된 패시베이션막(22) 및 층간절연막(23) 을 제5 마스크를 이용하여 에칭 제거하여 소정의 콘택트홀을 형성한다. 다음에, 도 26에 도시한 바와 같이, 최후에, ITO(11)를 스퍼터링법 등에 의해 50nm 정도의 막두께로 형성하고, 제6 마스크를 이용하여 불필요한 ITO를 웨트 에칭하고, 소스 전극과 화소 전극을 접속한다. 그 때, ITO는, 패시베이션막상에 대하여, Cr을 100nm 정도 스퍼터링하고, 공통 전극이 전술의 조건을 채우도록 공통 전극을 형성하고, 그들 전부를 덮도록 하여 배향막를 형성한다.
그렇지만, 상술한 일본 특허공개 평10-186407호 공보에서는, 제 1 내지 제6 마스크를 사용하고 있기 때문에, TFT의 제조 공정이 길다고 하는 문제점이 있었다.
또한, 공지인 TFT의 단축 프로세스를 IPS 형 액정표시장치에 적용한 경우에 있어서는, 반도체층과 전극을 1PR에서 패터닝하기 위해 서로 동일 형상으로 되기 때문에, TFT의 단차가 커지고, 배향 제어가 곤란하게 되어, 이 때문에 흑 휘도가 올라가, 흑 들뜸의 원인으로도 되어 있었다.
또한, TFT의 단축 프로세스를 적용한 경우, 패시베이션막의 커버리지가 나빠지고, 커버리지 불량부에서 전극재(소스 , 드레인 )가 액정중에 침투하고, 진행성의 표시불량(점 형상 오염 또는 흑 오염을 발행한다는 문제점이 있었다.
본 발명은 상술한 사정을 감안하여 이루어진 것으로, 프로세스 단축을 가능하게 하고, 또한, 신뢰성이 향상된 광시야각 액정표시장치의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 제 1 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층과 게이트 절연체와 a-Si층을 이 차례로 적층하고, 게이트 전극과 게이트 절연막과 반도체층으로 이루어지는 아이랜드를, 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 드레인 전극 금속층을 이 차례로 형성하고, 소정 영역의 상기 드레인 전극 금속층을 제거함으로서 드레인 배선을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(c) 상기 투명 절연성 기판상에 보호막으로서 유기 절연막을 형성하고, 상기 유기 절연막을 관통하여 소정의 위치에 소스/드레인 전극과 접속하기 위한 유기 절연막 콘택트를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 빗살 형상의 상기 화소 전극과 상기 공통 전극을 서로 다르게 배치 되도록 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 소스 전극과 상기 화소 전극을 접속하고, 또한, 상기 드레인 전극과 드레인선을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 2의 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱하여 리플로우한 후, 상기 n+a-Si층 및 상기 a-Si층의 일부를 제거하고, 리플로우 후의 상기 레지스트를 박리함으로서, 드레인 배선과 아이랜드를 패터닝형성하는 공정과,
(c) 상기 투명 절연성 기판상에 보호막으로서 유기 절연막을 형성하고, 상기 유기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 유기 절연막 콘택트를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 3의 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 a-Si층, n+a-Si층, 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱한 후, 소정의 상기 a-Si층의 일부, 상기 n+a-Si층, 상기 드레인 전극 금속층을 제거한 후, 상기 레지스트의 상기 미노광부를 박리하고, 드레인 배선과 아이랜드를 패터닝형성하는 공정과,
(c) 상기 투명 절연성 기판상에 보호막으로서 유기 절연막을 형성하고, 상기 유기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 유기 절연막 콘택트을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 4의 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층과 게이트 절연체와 a-Si층을 이 차례로 적층하고, 게이트 전극과 게이트 절연막과 반도체층으로 이루어지는 아이랜드를, 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 드레인 전극 금속층을 이 차례로 형성하고, 소정 영역의 상기 드레인 전극 금속층을 제거함으로서 드레인 배선을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(c) 상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 소스/드레인 전극과 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 빗살 형상의 상기 화소 전극과 상기 공통 전극을 서로 다르게 배치 되도록 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 소스 전극과 상기 화소 전극을 접속하고, 또한, 상기 드레인 전극과 드레인선을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 4의 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱하여 리플로우한 후, 상기 n+a-Si층 및 상기 a-Si층의 일부를 제거하고, 리플로우 후의 상기 레지스트를 박리함으로서, 드레인 배선과 아이랜드를 패터닝형성하는 공정과,
(c) 상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 4의 양태의 발명은 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
(a) 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
(b) 상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 a-Si층, n+a-Si층, 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱한 후, 소정의 상기 a-Si층의 일부, 상기 n+a-Si층, 상기 드레인 전극 금속층을 제거한 후, 상기 미노광부를 박리하고, 드레인 배선과 아이랜드를 패터닝형성하는 공정과,
(c) 상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
(d) 상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 한다.
또한, 제 5의 양태의 발명은 광시야각 액정표시장치의 제조방법에 관계되며, 상기 절연막은, 하층의 무기절연막과 상층의 유기 절연막의 적층막으로 이루어지고, 상기 상층의 유기 절연막을 포토리소그래피 공정에 의해 소정의 위치를 개구한 후에, 상기 상층의 유기 절연막을 마스크에 상기 하층의 무기절연막의 에칭을 행하는 것을 특징으로 한다.
또한, 제 5의 양태의 발명은 광시야각 액정표시장치의 제조방법에 관계되며, 상기 게이트 전극은, 고융점 금속의 단층, 또는 상층의 고융점 금속과 하층의 Al 또는 Al 합금으로 구성되는 2층 적층막인 것을 특징으로 한다.
또한, 제 7의 양태의 발명은 광시야각 액정표시장치의 제조방법에 관계되며, 상기 소스 전극 및 상기 드레인 전극은, 고융점 금속의 단층, 또는 상층의 고융점 금속과 하층의 Al 또는 Al 합금으로 구성되는 2층 적층막, 또는 상층의 고융점 금속과 중층의 Al 또는 Al 합금과 하층의 고융점 금속으로 구성되는 3층 적층막인 것을 특징으로 한다.
또한, 제 8의 양태의 발명은 광시야각 액정표시장치의 제조방법에 관계되며, 상기 고융점 금속은, Cr 또는 Mo인 것을 특징으로 한다.
또한, 제 9의 양태의 발명은 광시야각 액정표시장치의 제조방법에 관계되며, 상기 절연막은, 감광성인 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 실시 형태에 관한 액정표시장치의 제조방법에 관해 설명하며, 설명은 실시예를 이용하여 구체적으로 한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 관한 광시야각 액정표시장치의 액티브 매트릭스 기판의 구성을 도시한 회로도이다. 이 실시예에서는, 공통 전극, 화소 전극이, TFT의 보호막(유기막)상에 배치되고, 화소 전극으로서 ITO를 이용한 ITO-TOP 구조의 IPS 액티브 매트릭스 기판을 이용한다. 따라서, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행한다. 이 기판의 구조는, TFT 기판(1)상에, TFT(2)와, 게이트 단자(3)와, 드레인 단자(5)와, 게이트 단자(3) 및 드레인 단자(5)로부터 연장되고 있는 게이트선(4) 및 드레인선(6)과, 공통 전극(7)과, 공통 전극 단자(8)와, 공통 전극 단자로부터 연장되어 공통 전극(7)을 결속하는 공통 전극 결속선(9)을 구비한다.
도 2는 본 발명의 제 1 실시예에 관한 광시야각 액정표시장치에 있어서의 액티브 매트릭스 기판의 TFT 구조를 도시한 평면도이다. 이 기판은, 드레인선(6), 게이트선(4), 공통 전극(7), 화소 전극(드레인층)(13), 공통 전극(ITO)(10), 화소 전극(ITO)(11)을 구비하고, TFT 부분은, 소스 전극(18), 드레인 전극(15), 반도체층(19)을 구비하고, 또한, 화소 전극(드레인층)용 콘택트홀(14), 화소 전극(ITO)용 콘택트홀(12), 드레인선용 콘택트홀(16)을 구비한다.
도 3은 본 발명의 제 1 실시예에 관한 광시야각 액정표시장치에 있어서의 화소부의 구성을 도시한 단면도이다. 이 화소부는, 한 화소를 뽑아 낸 것으로, 액정(27)을 끼어 배향막(20)를 사이에 세워, 제 1 투명 기판(28)과 제2 투명 기판(29)이 대향하고, 제 1 투명 기판(28)측에는, 층간절연막(23) , 화소 전극(드레인층)(13) 및 드레인선(6), 패시베이션막(22), 유기 절연막(21), 공통 전극(ITO)(10) 및 화소 전극(ITO)(11)이 차례로 적층되고, 제2 투명 기판(29)측에는, 블랙 매트릭스(25), 색층(26), 오버코트(24), 도전층(30), 편광판(31)이 배치되어 있다.
도 4 내지 도 8은 도 1 내지 도 3에 도시한 본 발명의 제 1 실시예에 관한 액정표시장치의 제조방법에 있어서의 각 공정을 도시한 단면도이다. 또한, 이들의 도면에 있어서, TFT 소자부는 도 2의 A-A'면, 화소부는 도 2의 B-B'면, 공통 전극 콘택트부는 도 2의 C-C'면을 나타내고, 게이트 단자부, 드레인 단자부는, 각각 게이트 단자, 드레인 단자부의 횡단면을 도시하고 있다.
우선, 도 4에 도시한 바와 같이, 유리 등의 투명 절연성 기판(28)상에, Cr, Mo 등으로 이루어지는 상층 고융점 금속과 Al 등을 적층한 게이트 전극층(32)과, SiNx(실리콘질화막) 등의 게이트 절연막(33)과, 반도체층(19)이 되는 어모퍼스 실리콘(a-Si)층(34)을 차례로 적층한다. 각각의 막의 제조방법으로서, 예를 들면, 게이트 전극층(32)은, 스퍼터링법을 이용하여 Al을 100 내지 300nm 정도, Cr, Mo, Ti 등의 상층 고융점 금속을 50 내지 150nm 정도의 막두께로 적층한다. 게이트 절연막(33) 및 a-Si층(34)은, 플라즈마 CVD법을 이용하여 각각 200 내지 400nm, 100 내지 300nm 정도의 막두께로 적층한다. 그 후, 제 1 마스크를 이용하여 게이트 전극층(32) 및 게이트선(4)이 되는 영역에 레지스트 패턴을 형성하고, 레지스트 패턴으로 덮어지고 있지 않은 영역의 게이트 전극층(32), 게이트 절연막(33) 및 a-Si층(34)을 드라이 에칭에 의해 제거한다.
다음에, 도 5에 도시한 바와 같이, 투명 절연성 기판(28)전면에, SiNx(실리콘질화막) 등의 층간절연막(23) 을 플라즈마 CVD법 등에 의해, 소스/드레인 전극층(18/15)이 되는 Cr, Mo로 이루어지는 상층 고융점 금속과 Al 등과 Cr, Mo 등으로 이루어지는 하층 고융점 금속의 적층막을 스퍼터링법 등에 의해 성막한다. 층간절연막(23)의 막두께는 100 내지 200nm 정도, 소스/드레인 전극층(18/15)의 막두께는 Cr, Mo 등으로 이루어지는 상층 고융점 금속을 50 내지 150nm 정도, Al 등을 100 내지 300nm 정도, Cr, Mo 등으로 이루어지는 하층 고융점 금속을 30 내지 100nm 정도로 하는 것이 바람직하다. 성막 후, 제2 마스크를 이용하여 드레인선(6)을 덮도록 레지스트 패턴을 형성하고, 불필요한 금속층을 에칭 제거하여 드레인선을 형성한다.
다음에, 기판(28) 전면에 SiNx 등의 패시베이션막(22)을 스퍼터링법에 의해, 예를 들면, 막두께 100 내지 200nm 정도로 성막한다. 여기서, 패시베이션막(22)의 재료로서는, 후의 공정에서 콘택트홀을 양호하게 형성하기 위해 a-Si층(34) 및 게이트 절연막(33)과의 에칭의 선택비가 충분히 큰 것을 선택하는 것이 바람직하다.
다음에, 도 6에 도시한 바와 같이, 기판(28)전면에 포지형 노볼락계 레지스트 등의 유기 절연막(21)을 막두께 2.0 내지 3.5 미크론 정도로 성막한다. 이 유기 절연막의 재료로서는, 예를 들면, JSR 제 옵티머PC 시리즈 등을 이용한다. 계속해서, 제3 마스크를 이용하여 a-Si층(34) 상부의 소스 개구부(36) 드레인 개구부(37), 게이트선(4), 드레인선(6)에 개구를 갖는 레지스트 패턴을 형성하고, 유기 절연막을 형성한다.
다음에, 도 7에 도시한 바와 같이, 노출된 패시베이션막(22) 및 층간절연막(23)을 제4 마스크를 사용하는 드라이 에칭에 의해 제거하고, 소정의 콘택트홀을 형성한다. a-Si층(34)과의 오믹 접속을 얻기위해서, 기판(28)을 PH3 플라즈마 분위기중에 유지하고, 인을 a-Si층(34)에 확산시키고, 그 표층에 n+a-Si를 형성한다. 그 때의 처리 조건으로서는, 예를 들면, 플라즈마 CVD장치를 쓰고 300도의 온도로, PH3/H2 (0.5% PH3) 가스를 1000sccm으로 공급하고, 압력: 200 Pa, RF power: 0.1 W/cm2 로 5분간 처리함에 의해 달성할 수 있다.
다음에, 도 8에 도시한 바와 같이, 기판(28) 전면에 화소 전극이 되는 ITO(11)를 스퍼터링법 등에 의해 40 내지 120nm 정도의 막두께로 형성하고, 제5 마스크를 이용하여 불필요한 ITO(11)를 웨트 에칭하고, 소스 전극(18)과 화소 전극(11)을 접속하는 동시에, 드레인 전극(15)과 드레인선(6)을 접속한다. 또한, 이 실시예에서는, 화소 전극으로서, ITO(11)를 이용한 예를 기재하고 있지만, ITO(11) 외에, ZnO, ITO의 Sn 대신에 Zn을 이용한 IZO 등을 사용할 수도 있다.
그리고 최후에, ITO를 마스크로서, a-Si층(34)과 게이트 절연막(33)을 드라이 에칭에 의해 제거함으로서, 도면에 도시한 구조의 액티브 매트릭스 기판을 제조할 수 있다.
또한． 도 9는, 상술한 PR 공정 1에서 기재한 게이트/ 아이랜드 형성을 보다 상세히 설명하는 공정도이다. 이 실시예에서는, 게이트 메탈(금속)(32), 게이트 절연막(33), 반도체층(34)으로 이루어지는 아이랜드(35)상에 포토레지스트를 형성하고, 아이랜드(35)쪽은 차광막을 게이트 단자부(3)쪽은 반투과막을 쓰는 하프톤 노광을 이용한다. 이 노광후, 현상, 에칭하고, 아이랜드(35)의 상부 및 게이트 단자부(3)의 포토레지스트(미노광부)를 애싱하여 제거한다. 그 후, 게이트 단자부의 반도체층(34) 및 게이트 절연막(33)을 에칭하고, 최후에, 아이랜드상의 나머지의 포토레지스트를 박리한다.
이와 같이, 본 실시예의 광시야각 액정표시장치의 제조방법에 의하면, 5장의 마스크만으로, 게이트 전극(32), 드레인 전극(15) 및 화소 전극(11)이 서로 절연막에 의해 층간 분리되는 동시에, a-Si층(34)의 표면 및 측벽을 층간절연막(23)과 패시베이션막(22)으로 완전히 덮은 채널 보호형 액티브 매트릭스 기판을 형성할 수 있어, 종래의 제조방법에 비하여, 적어도 1 PR 분 공정을 간략화 할 수 있다.
또한, 상기 실시예로 이용한 재료에 관해 이하에 구체적으로 설명한다. 게이트 전극은 막두께 100 내지 450nm의 Cr, Mo, Cr/Al, Mo/Al 등을, 소스 전극, 드레인 전극은 막두께 150 내지 550nm의 Cr, Mo, Cr/Al, Mo/Al/Mo 등을, 화소 전극은 막두께 40 내지 120nm의 ITO를, 게이트 절연막은 막두께 200 내지 400nm의 SiNx를, 반도체층은 막두께 150 내지 300nm의 어모퍼스 실리콘(a-Si), 막두께 30 내지 70nm의 N 형 어모퍼스 실리콘(n+a-Si)을, 패시베이션막은 막두께 100 내지 300nm의 실리콘질화막(SiNx)을, 유기 절연막은 막두께 2.0 내지 3.5, 고포지형 감광성 노볼락계 레지스트 (예를 들면, JSR 제 옵티머PC 시리즈)를 이용하였다.
또한, 그 밖의 재료로서, 유리 기판은 판두께 0.7 mm의 무알칼리 유리, 컬러 필터는 막두께 1.0 내지 1.5, 고 네가형 감광성 아크릴계 안료분산 레지스트(예를 들면, JSR 제 옵티머CR 시리즈)를, 블랙 매트릭스는 막두께 1 내지 3, 향 A 광학농도(OD 치)3 이상, 시트 저항치1010Ω/□ 이상의 네가형 감광성 아크릴계 안료 분산 레지스트 또는 카본계 레지스트(예를 들면, JSR 제 옵티머CR 시리즈)를, 편광판은 요드계 편광 필름(예를 들면, 니토전공제 NPF 시리즈 또는 스미토모 화학제 스미카란시리즈)를, 대향 전극은 막두께 80 내지 150nm, 시트 저항치 20 내지 40Ω/□의 ITO(Indium-Tin-Oxide)를, 액정은 플루오르계 화합물(예를 들면, 칫소석유화학제 LIXON 시리즈)을, 면 내 스페이서는 지름 4.0 내지 5.5, 고후지 비닐 벤젠계 가교중합체를, 실재는 엑폭시계 수지 접착제(예를 들면, 미츠이화학제 스트락트 본드시리즈)를, 밀봉제는, UV 경화형 아크릴레이트계 수지를, 배향막은 막두께 30 내지 60nm의 폴리이미드계 배향막(예를 들면, 닛산화학제 배향막 산에바시리즈 또는 JSR 제 옵티머AL 시리즈)를 이용하였다.
(제2, 제3 실시예)
도 10은 본 발명의 제2, 제3 실시예에 관한 광시야각 액정표시장치에 있어서의 액티브 매트릭스 기판의 TFT 구조를 도시한 평면도이다. 이 실시예에서는 상술한 제 1 실시예를 나타내는 도 2에서 보인 화소 전극(드레인층)용 콘택트홀, 드레인선용 콘택트홀이 보이지 않는다. 이것은, 이하의 제조방법의 차이에 의한 것이다. 또한, 기본적인 구성은, 상술한 제 1 실시예의 구성과 개략 같기 때문에, 도 10에 있어서, 도 2과 동일한 구성 각 부에 관해, 동일한 부호를 붙이고 그 설명을 생략한다. 또한, 이들의 실시예에서 사용한 재료에 관해서도, 제 1 실시예의 설명의 곳에서 상술했기 때문에 생략한다.
다음에, 도 11은 본 발명의 제2, 제3 실시예에 관한 광시야각 액정표시장치에 있어서의 화소부의 구조를 도시한 단면도이다. 이 화소부는, 한 화소를 뽑아낸 것으로, 액정(127)을 끼어 배향막(120)를 사이에 세워, 제 1 투명 기판(128)과 제2 투명 기판(129)이 대향하고, 제 1 투명 기판(128)측에는, 층간절연막(123), 화소 전극(드레인층)(113) 및 드레인선(106), 패시베이션막(122), 유기 절연막(121), 공통 전극(ITO)110 및 화소 전극(ITO)(111)이 차례로 적층되고, 제2 투명 기판(129)측에는, 블랙 매트릭스(125), 색층(126), 오버코트(124), 도전층(130), 편광판(131)이 배치되어 있다. 상술한 제 1 실시예와 크게 다른 부분은, 드레인선(106)의 하층에 a-Si층, n+a-Si층이 보이는 것이다.
도 12 내지 도 18은 본 발명의 제2, 제3 실시예에 관한 광시야각 액정표시장치의 제조방법의 공정을 도시한 단면도이다.
우선, 도 12에 도시한 바와 같이, 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 이 금속층의 소정의 영역에 제 1 마스크를 이용하여 공지의 포토리소그래피기술에 의해 게이트 전극(104)을 형성한다.
다음에, 도 13에 도시한 바와 같이, 투명 절연성 기판상에 층간절연막(123)과 a-Si층(138)과 n+a-Si층(139)과 드레인 전극 금속층(106)을 이 차례로 형성하고, 제2 마스크를 이용하여 a-Si층(138)과 n+a-Si층(139)과 드레인 전극 금속층(106)가 불필요한 부분을 제거하고, 드레인선(106)과 아이랜드(135)를 형성한다.
다음에, 도 14에 도시한 바와 같이, 투명 절연성 기판상에 패시베이션막(122)과 유기 절연막(121)을 이 차례로 형성하고, 제3 마스크를 이용하여 유기 절연막(121)을 관통하여 패시베이션막(122)상의 소정의 위치에, 아이랜드의 소스 전극에 접속하기 위한 개구를 형성한다.
다음에, 도 15에 도시한 바와 같이, 소스 전극에 접속하기 위한 개구부에 노출한 패시베이션층(122)를 제4 마스크를 이용하여 제거하고, 소스 전극에 접속하고, 패시베이션 콘택트를 형성한다.
다음에, 도 16에 도시한 바와 같이, 투명 절연성 기판상에 화소 전극이 되는 ITO를 형성하고, 제5 마스크를 이용하여 불필요한 ITO를 제거하고, 소스 전극과 화소 전극을 접속한다.
여기서, 제2 실시예에서는, 도 13에서 상술한 공정에서, 도 17에 도시한 바와 같이, 하프톤 노광하여 드레인 전극 금속층(106)가 불필요한 부분을 제거하고, 미노광부를 애싱하여 리플로우한 후, n+a-Si층(139) 및 a-Si층(138)의 일부를 제거한 후, 리플로우 후의 제2 마스크를 박리하고, 아이랜드를 형성한다. 또한, 제3 실시예에서는, 도 13으로 상술한 공정에서, 도 18에 도시한 바와 같이, 상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 제2 마스크를 이용하여 하프톤 노광하여 상기 a-Si층, n+a-Si층, 드레인 전극 금속층의 불필요한 부분을 제거하고, 레지스트의 미노광부를 애싱한 후, 소정의 상기 a-Si층의 일부, 상기 n+a-Si층, 상기 드레인 전극 금속층을 제거한 후, 상기 미노광부를 박리하고, 아이랜드를 형성한다.
이와 같이, 제2, 제3 실시예의 광시야각 액정표시장치의 제조방법에 의해서도, 5장의 마스크만으로, 게이트 전극132, 드레인 전극(115) 및 화소 전극(111)이 서로 절연막에 의해 층간 분리되는 동시에, a-Si층(134)의 표면 및 측벽을 층간절연막(123)과 패시베이션막(122)으로 완전히 덮은 채널 에칭형 액티브 매트릭스 기판을 형성할 수 있어, 종래의 제조방법에 비교하고, 적어도 1 PR 분 공정을 간략화할 수 있다.
(제4 실시예)
다음에, 도 4 내지 도 9, 및 도 11 내지 도 18을 참조하여 본 발명의 제4 실시예에 관한 광시야각 액정표시장치의 제조방법에 관해 설명한다. 여기서 설명하는 제4 실시예는, 상술한 제 1 내지 제3 실시예에 있어서, 유기 절연막 콘택트의 형성과 패시베이션 콘택트의 형성을 동일 공정에서 하는 것으로서, 제 1 내지 제3 실시예보다도 더욱 1 PR 분 공정을 간략화하는 것이다.
즉, 제 1 실시예에 관한 제4 실시예에 있어서는, 투명 절연성 기판상에 게이트 전극 금속층과 게이트 절연체와 a-Si층을 이 차례로 적층하고, 제 1 마스크를 이용하여 게이트 전극(32)과 게이트 절연막(33)과 반도체층(34)을 형성하고, 다음에, 투명 절연성 기판상에 층간절연막(23) 과 드레인 전극 금속층(6)을 이 차례로 형성하고, 제2 마스크를 이용하여 소정 영역의 드레인 전극 금속층을 제거함으로서 드레인 배선(6)을 형성하고, 다음에, 투명 절연성 기판상에 패시베이션막(22)과 유기 절연막(21)을 이 차례로 형성하고, 제3 마스크를 이용하여 유기 절연막(21)을 관통하여 패시베이션막(22)상의 소정의 위치에, 소스/드레인 전극과 접속하기 위한 개구(36, 37)와 드레인 배선상의 개구를 형성하고, 또한, 소스/드레인 전극과 접속하기 위한 개구부에 노출한 패시베이션층과, TFT 소자부의 드레인 배선상의 개구부에 노출한 패시베이션층을 제거하고, 패시베이션 콘택트를 형성하고, 다음에, 투명 절연성 기판상에 화소 전극이 되는 ITO를 형성하고, 제4 마스크를 쓰고 불필요한 ITO를 제거하고, 소스 전극(18)과 화소 전극(11)을 접속하는 동시에, 드레인 전극(15)과 드레인선을 접속한다.
또한, 제2 실시예에 관한 제4 실시예에서는, 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 제 1 마스크를 이용하여 게이트 전극(104)을 형성하고, 투명 절연성 기판상에 층간절연막(123)과 a-Si층(138)과 n+a-Si층(139)과 드레인 전극 금속층(106)을 이 차례로 형성하고, 제2 마스크를 이용하여 하프톤 노광하여 드레인 금속층(106)가 불필요한 부분을 제거하고, 제2 마스크의 미노광부를 애싱하여 리플로우한 후, n+a-Si층(139) 및 a-Si층(138)의 일부를 제거한 후, 리플로우 후의 제2 마스크를 박리하고, 아이랜드를 형성하고, 다음에, 투명 절연성 기판상에 패시베이션막(122)과 유기 절연막(121)을 이 차례로 형성하고, 제3 마스크를 이용하여 유기 절연막(121)을 관통하여 패시베이션막(122)상의 소정의 위치에, 아이랜드의 소스 전극에 접속하기 위한 개구를 형성하고, 또한, 소스 전극에 접속하기 위한 개구부에 노출한 패시베이션층(122)을 제거하고, 소스 전극(118)에 접속하고, 패시베이션 콘택트를 형성하고, 다음에, 투명 절연성 기판상에 화소 전극(11)이 되는 ITO를 형성하고, 제4 마스크를 이용하여 불필요한 ITO를 제거하고, 소스 전극(118)과 화소 전극(111)을 접속한다.
또한, 제3 실시예에 관한 제4 실시예에서는, 투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 제 1 마스크를 이용하여 게이트 전극(104)을 형성하고, 투명 절연성 기판상에 층간절연막(123)과 a-Si층(138)과 n+a-Si층(139)과 드레인 전극 금속층(106)을 이 차례로 형성하고, 제2 마스크를 이용하여 하프톤 노광하여 a-Si층(138), n+a-Si층(139), 드레인 전극 금속층(106)가 불필요한 부분을 제거하고, 제2 마스크의 미노광부를 애싱한 후, 소정의 a-Si층(138)의 일부, n+a-Si층(139), 드레인 전극 금속층(106)을 제거한 후, 상기 미노광부를 박리하고, 아이랜드를 형성하고, 투명 절연성 기판상에 패시베이션막(122)과 유기 절연막(121)을 이 차례로 형성하고, 제3 마스크를 이용하여 유기 절연막(121)을 관통하여 패시베이션막(121)상의 소정의 위치에, 아이랜드의 소스 전극에 접속하기 위한 개구를 형성하고, 또한, 소스 전극에 접속하기 위한 개구부에 노출한 패시베이션층121을 제거하고, 소스 전극(118)에 접속하고, 패시베이션 콘택트를 형성하고, 투명 절연성 기판상에 화소 전극(111)이 되는 ITO를 형성하고, 제5 마스크를 이용하여 불필요한 ITO를 제거하고, 소스 전극(118)과 화소 전극(111)을 접속한다.
이상의 실시예에서는, 유기 절연막은, 도포에 의해 형성한 예를 게시했지만, 인쇄에 의해 성막하더라도 좋다. 이 경우, 유기 절연막의 형성 공정의 포토 프로세스가 불필요하게 되기 때문에, 더욱 공정을 단축할 수 있다.
도 19는 본 발명의 액정표시장치에 관한 금속 이온 용출량을 도시한 그래프이다. 이 그래프는, 패널에 대하여, 729시간, 20V, 60℃의 스트레스를 계속 인가한 경우의 액정에의 금속 이온 용출량을 도시한 것이다(참고로서, 전압 인가가 없는 경우의 Cr 용출량도 나타내었다). 이것에 의하면, 액정중에의 금속 이온 용출량은, 고융점 금속인 Cr, Mo는, 용출량이 많은 금속이며, 보호막에 의한 커버리지의 중요성이 대단히 높은 것을 나타내고 있다.
이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경 등이 있더라도 본 발명에 포함된다.
예를 들면, 상술한 실시예에 있어서는, 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자가 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행하는 광시야각 표시를 가능하게한 광시야각 액정표시장치에 관해 설명했지만, 이것에 한하지 않고, 본 발명의 모든 액정표시장치의 제조방법에 적용할 수 있는 것은 분명하다.
또한, 상술한 실시예에 있어서는, 또한, 아이랜드의 구성을 게이트 전극, 게이트 절연체, 반도체층으로 했지만, 이것에 한하지 않고, 다른 모든 아이랜드에 적용할 수 있다.
또한, 상술한 실시예에 있어서는, 반도체층의 재료를 어모퍼스 실리콘(a-Si)으로 했지만, 이것에 한하지 않고, 다른 재료를 이용하더라도 좋다.
또한, 상술한 실시예에 있어서는, 패시베이션막의 재료를 SiN으로 했지만, 이것에 한하지 않고, 다른 재료를 이용하더라도 좋다.
이상 설명한 바와 같이, 본 발명의 방법에 의하면, 프로세스 단축을 가능하게 하고, 또한, TFT의 단차이가 커지지 않고, 패시베이션층의 커버리지가 양호한 광시야각 액정표시장치의 제조방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 관한 광시야각 액정표시장치의 액티브 매트릭스 기판의 회로도.
도 2는 본 발명의 제 1 실시예에 관한 액정표시장치의 한 화소를 뽑아 낸 평면도.
도 3은 본 발명의 제 1 실시예에 관한 액정표시장치의 한 화소를 뽑아 낸 단면도.
도 4는 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 1을 도시한 단면도.
도 5는 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 2를 도시한 단면도.
도 6은 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 3을 도시한 단면도.
도 7은 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 4를 도시한 단면도.
도 8은 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 5를 도시한 단면도.
도 9는 본 발명의 제 1 실시예인 액정표시장치의 제조방법의 PR 공정 1을 보다 상세히 설명하는 단면도.
도 10은 본 발명의 제 2, 제 3 실시예에 관한 액정표시장치의 한 화소를 뽑아 낸 평면도.
도 11은 본 발명의 제 2, 제 3 실시예에 관한 액정표시장치의 한 화소를 뽑아 낸 단면도.
도 12는 본 발명의 제 2, 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 1을 도시한 단면도.
도 13은 본 발명의 제 2, 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 2를 도시한 단면도.
도 14는 본 발명의 제 2, 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 3을 도시한 단면도.
도 15는 본 발명의 제 2, 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 4를 도시한 단면도.
도 16은 본 발명의 제 2, 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 5를 도시한 단면도.
도 17은 본 발명의 제 2 실시예인 액정표시장치의 제조방법의 PR 공정 2를 보다 상세히 설명하는 단면도.
도 18은 본 발명의 제 3 실시예인 액정표시장치의 제조방법의 PR 공정 2를 보다 상세히 설명하는 단면도.
도 19는 본 발명의 액정표시장치에 관한 금속 이온 용출량을 도시한 그래프.
도 20 종래 예의 광시야각 액정표시장치의 한 화소를 뽑아 낸 평면도.
도 21은 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 1을 도시한 단면도.
도 22는 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 2를 도시한 단면도.
도 23은 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 3을 도시한 단면도.
도 24는 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 4를 도시한 단면도.
도 25는 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 5를 도시한 단면도.
도 26은 종래 예의 액정표시장치의 제조방법에 있어서의 PR 공정 6을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : TFT 기판 2 : TFT
3 : 게이트 단자 4, 104, 204 : 게이트선
5 : 드레인 단자 6, 106, 206 : 드레인선
7 : 공통 전극 8 : 공통 전극 단자
9 : 공통 전극 결속선 10, 110, 210 : 공통 전극(ITO)
11, 111, 211 : 화소 전극(ITO)
12, 112, 212 : 화소 전극(ITO)용 콘택트홀
13, 113, 213 : 화소 전극(드레인선)
14 : 화소 전극(드레인층)용 콘택트홀
15, 115, 215 : 드레인 전극 16 : 드레인선용 콘택트홀
17, 117, 217 : 공통 전극(ITO)용 콘택트홀
18, 118, 218 : 소스 전극 19, 119, 219 : 반도체층
20 : 배향막 21 : 유기 절연막
22 : 패시베이션막 23 : 층간절연막
24 : 오버코트 25 : 블랙 매트릭스
26 : 색층 27 : 액정
28 : 제 1 투명 기판 29 : 제2 투명 기판
30 : 도전층 31 : 편광판
32 : 게이트 전극 33 : 게이트 절연막
34 : a-Si층 35 : 아이랜드
36 : 채널 37 : n+a-Si층

Claims (33)

  1. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게 한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층과 게이트 절연체와 a-Si층을 이 차례로 적층하고, 게이트 전극과 게이트 절연막과 반도체층으로 이루어지는 아이랜드(island)를, 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 드레인 전극 금속층을 차례로 형성하고, 소정 영역의 상기 드레인 전극 금속층을 제거함으로서 드레인 배선을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 소스/드레인 전극과 접속하기 위한 절연막 콘택트를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 빗살 형상의 상기 화소 전극과 상기 공통 전극을 서로 다르게 배치 되도록 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 소스 전극과 상기 화소 전극을 접속하고, 또한, 상기 드레인 전극과 드레인선을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  2. 제 1항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스크에 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  4. 제 1 항에 있어서,
    상기 각각의 소스 전극과 상기 드레인 전극은 고융점을 가지는 금속으로 제조된 단층, Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막 또는고융점을 가지는 금속으로 제조된 하부층과 Al(알루미늄) 또는 Al 합금으로 제조된 중층과, 고융점을 가지는 금속으로 제조된 상부층을 을 포함하는 3층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  5. 제 3 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  6. 제 4 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  7. 제 1 항에 있어서,
    상기 절연막은 감광성인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  8. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱하여 리플로우한 후, 상기 n+a-Si층 및 상기 a-Si층의 일부를 제거하고, 리플로우 후의 상기 레지스트를 박리함으로서, 드레인 배선과 아이랜드를 패터닝 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트를 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스트에 상기 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  10. 제 8 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  11. 제 8 항에 있어서,
    상기 각각의 소스 전극과 상기 드레인 전극은 고융점을 가지는 금속으로 제조된 단층, Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막 또는고융점을 가지는 금속으로 제조된 하부층과 Al(알루미늄) 또는 Al 합금으로 제조된 중층과, 고융점을 가지는 금속으로 제조된 상부층을 을 포함하는 3층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  12. 제 10 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  13. 제 11 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  14. 제 8 항에 있어서,
    상기 절연막은 감광성인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  15. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 a-Si층, n+a-Si층, 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱한 후, 소정의 상기 a-Si층의 일부, 상기 n+a-Si층, 상기 드레인 전극 금속층을 제거한 후, 상기 미노광부를 박리하고, 드레인 배선과 아이랜드를 패터닝 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스크에 상기 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  17. 제 15 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  18. 제 15 항에 있어서,
    상기 각각의 소스 전극과 상기 드레인 전극은 고융점을 가지는 금속으로 제조된 단층, Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막 또는 고융점을 가지는 금속으로 제조된 하부층과 Al(알루미늄) 또는 Al 합금으로 제조된 중층과, 고융점을 가지는 금속으로 제조된 상부층을 을 포함하는 3층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  19. 제 17 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  20. 제 18 항에 있어서,
    고융점을 가지는 상기 금속은 Cr(크롬) 또는 Mo(몰리브덴)인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  21. 제 15 항에 있어서,
    상기 절연막은 감광성인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  22. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층과 게이트 절연체와 a-Si층을 이 차례로 적층하고, 게이트 전극과 게이트 절연막과 반도체층으로 이루어지는 아이랜드를, 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 드레인 전극 금속층을 이 차례로 형성하고, 소정 영역의 상기 드레인 전극 금속층을 제거함으로서 드레인 배선을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 소스/드레인 전극과 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 빗살 형상의 상기 화소 전극과 상기 공통 전극을 서로 다르게 배치 되도록 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 소스 전극과 상기 화소 전극을 접속하고, 또한, 상기 드레인 전극과 드레인선을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  23. 제 22 항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스크에 상기 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  24. 제 22 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  25. 제 22 항에 있어서,
    상기 각각의 소스 전극과 상기 드레인 전극은 고융점을 가지는 금속으로 제조된 단층, Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막 또는고융점을 가지는 금속으로 제조된 하부층과 Al(알루미늄) 또는 Al 합금으로 제조된 중층과, 고융점을 가지는 금속으로 제조된 상부층을 을 포함하는 3층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  26. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱하여 리플로우한 후, 상기 n+a-Si층 및 상기 a-Si층의 일부를 제거하고, 리플로우 후의 상기 레지스트를 박리함으로서, 드레인 배선과 아이랜드를 패터닝 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  27. 제 26항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스크에 상기 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  28. 제 26 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  29. 제 26 항에 있어서,
    상기 각각의 소스 전극과 상기 드레인 전극은 고융점을 가지는 금속으로 제조된 단층, Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막 또는고융점을 가지는 금속으로 제조된 하부층과 Al(알루미늄) 또는 Al 합금으로 제조된 중층과, 고융점을 가지는 금속으로 제조된 상부층을 을 포함하는 3층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  30. 공통 전극, 화소 전극이 TFT의 보호막상에 배치되고, 액정층에 밀봉되어 있는 액정분자의 분자축 방향을 액티브 매트릭스 기판 표면과 수평인 표면에서 회전시켜 표시를 행함으로서, 광시야각 표시를 가능하게한 광시야각 액정표시장치의 제조방법에 있어서,
    투명 절연성 기판상에 게이트 전극 금속층을 적층하고, 게이트 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 층간절연막과 a-Si층과 n+a-Si층과 드레인 전극 금속층을 이 차례로 형성하고, 두께가 다른 복수의 영역을 갖는 레지스트를 사용한 포토리소그래피 공정에 의해 상기 a-Si층, n+a-Si층, 드레인 전극 금속층의 불필요한 부분을 제거하여 패터닝하고, 미노광부를 애싱한 후, 소정의 상기 a-Si층의 일부, 상기 n+a-Si층, 상기 드레인 전극 금속층을 제거한 후, 상기 미노광부를 박리하고, 드레인 배선과 아이랜드를 패터닝 형성하는 공정과,
    상기 투명 절연성 기판상에 절연막을 형성하고, 상기 절연막을 관통하여 소정의 위치에 상기 아이랜드의 소스 전극에 접속하기 위한 절연막 콘택트을 인쇄에 의해 형성하는 공정과,
    상기 투명 절연성 기판상에 화소 전극이 되는 투명 도전막을 형성하고, 불필요한 상기 투명 도전막을 제거하고, 상기 화소 전극과 상기 공통 전극을 포토리소그래피 공정을 이용한 패터닝에 의해 형성하는 동시에, 상기 화소 전극과 상기 소스 전극을 접속하는 공정을 포함하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  31. 제 30 항에 있어서,
    상기 절연막은 상기 절연층의 하부 부분에 존재하는 무기 절연막과 상기 절연막의 상부 부분에 존재하는 유기 절연막으로 구성되며, 구멍 부분이 포토리소그래피 공정에 의해 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막의 특정 부분에 형성된 후, 상기 절연막의 상기 상부 부분에 존재하는 상기 유기 절연막을 마스크에 상기 절연막의 상기 하부 부분에 존재하는 상기 무기 절연막상에 에칭을 행하는 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  32. 제 30 항에 있어서,
    상기 게이트 전극은 고융점을 가지는 금속으로 제조된 단층이며 Al(알루미늄) 또는 Al 합금으로 제조된 하부층과 고융점을 가지는 금속으로 제조된 상부층을 포함하는 2층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
  33. 제 30 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은, 고융점 금속의 단층, 또는 상층의 고융점 금속과 하층의 Al 또는 Al 합금으로 구성되는 2층 적층막, 또는 상층의 고융점 금속과 중층의 Al 또는 Al 합금과 하층의 고융점 금속으로 구성되는 3층 적층막인 것을 특징으로 하는 광시야각 액정표시장치의 제조방법.
KR10-2002-0022634A 2001-04-26 2002-04-25 액정 표시장치의 제조방법 KR100503681B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001130421A JP4943589B2 (ja) 2001-04-26 2001-04-26 液晶表示装置の製造方法
JPJP-P-2001-00130421 2001-04-26

Publications (2)

Publication Number Publication Date
KR20020083143A KR20020083143A (ko) 2002-11-01
KR100503681B1 true KR100503681B1 (ko) 2005-07-26

Family

ID=18978802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0022634A KR100503681B1 (ko) 2001-04-26 2002-04-25 액정 표시장치의 제조방법

Country Status (4)

Country Link
US (2) US20020158994A1 (ko)
JP (1) JP4943589B2 (ko)
KR (1) KR100503681B1 (ko)
TW (1) TWI316153B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922871B2 (en) 2012-02-17 2014-12-30 Amazon Technologies, Inc. Electrowetting display device and manufacturing method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429909B1 (en) * 1997-10-18 2002-08-06 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
US7288444B2 (en) * 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
KR100760937B1 (ko) * 2002-11-30 2007-09-21 엘지.필립스 엘시디 주식회사 횡전계방식의 액정표시장치 및 그 제조방법
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
CN100367101C (zh) * 2004-07-26 2008-02-06 广辉电子股份有限公司 液晶显示装置
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101446341B1 (ko) * 2005-12-30 2014-10-02 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP4952425B2 (ja) * 2006-08-21 2012-06-13 ソニー株式会社 液晶装置および電子機器
JP4565572B2 (ja) * 2006-09-05 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
US7656493B2 (en) * 2007-07-31 2010-02-02 Arthur Alan R Pixel well electrodes
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP5505757B2 (ja) 2008-03-25 2014-05-28 Ｎｌｔテクノロジー株式会社 液晶表示装置の製造方法および液晶表示装置
KR101243824B1 (ko) * 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP6501514B2 (ja) 2014-12-24 2019-04-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR102340409B1 (ko) * 2015-05-12 2021-12-17 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012990A (ko) * 1997-07-31 1999-02-25 구자홍 횡전계방식 액정표시장치 및 그 제조방법
KR20000073730A (ko) * 1999-05-13 2000-12-05 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR20000075031A (ko) * 1999-05-28 2000-12-15 윤종용 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR20020053575A (ko) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 액정표시장치와 그 제조방법
KR20020054918A (ko) * 2000-12-28 2002-07-08 주식회사 현대 디스플레이 테크놀로지 5 마스크공정을 이용한 액정 디스플레이의 제조방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2952075B2 (ja) * 1991-06-12 1999-09-20 キヤノン株式会社 液晶素子の製造法
JPH09127516A (ja) * 1995-11-06 1997-05-16 Sharp Corp 液晶表示素子の製造方法
JP3795589B2 (ja) * 1996-09-30 2006-07-12 シャープ株式会社 液晶表示装置及びその製造方法
JP3087841B2 (ja) 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
JP3788649B2 (ja) * 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
DE69835888T2 (de) * 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
US6493048B1 (en) * 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP4493744B2 (ja) * 1998-12-28 2010-06-30 シャープ株式会社 液晶表示装置用基板及びその製造方法
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000292801A (ja) * 1999-04-06 2000-10-20 Nec Corp 液晶表示装置
JP3391304B2 (ja) * 1999-07-19 2003-03-31 松下電器産業株式会社 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP3564417B2 (ja) * 2000-05-31 2004-09-08 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶表示装置及びその製造方法
GB0105145D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Thin film transistors and method of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990012990A (ko) * 1997-07-31 1999-02-25 구자홍 횡전계방식 액정표시장치 및 그 제조방법
KR20000073730A (ko) * 1999-05-13 2000-12-05 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
KR20000075031A (ko) * 1999-05-28 2000-12-15 윤종용 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR20020053575A (ko) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 액정표시장치와 그 제조방법
KR20020054918A (ko) * 2000-12-28 2002-07-08 주식회사 현대 디스플레이 테크놀로지 5 마스크공정을 이용한 액정 디스플레이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8922871B2 (en) 2012-02-17 2014-12-30 Amazon Technologies, Inc. Electrowetting display device and manufacturing method thereof

Also Published As

Publication number Publication date
US20080124825A1 (en) 2008-05-29
KR20020083143A (ko) 2002-11-01
US7532270B2 (en) 2009-05-12
JP4943589B2 (ja) 2012-05-30
JP2002328395A (ja) 2002-11-15
US20020158994A1 (en) 2002-10-31
TWI316153B (en) 2009-10-21

Similar Documents

Publication Publication Date Title
KR100503681B1 (ko) 액정 표시장치의 제조방법
US7023017B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US8263442B2 (en) Thin film transistor substrate of horizontal electric field type liquid crystal display device and fabricating method thereof
US7511782B2 (en) Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
US20100001278A1 (en) Thin film transistor (tft) array substrate and fabricating method thereof that protect the tft and a pixel electrode without a protective film
US7576822B2 (en) Thin film transistor substrate using horizontal electric field and fabricating method thereof
KR100841379B1 (ko) 전기광학 표시장치 및 그 제조방법
US7428032B2 (en) Horizontal electric field LCD TFT substrate having gate insulating layer of varying thickness and fabricating method thereof
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US20050078259A1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
CN107045237A (zh) 阵列基板及其制造方法
US7132688B2 (en) Thin film transistor substrate using a horizontal electric field and fabricating method thereof
KR101837656B1 (ko) 액정표시장치
KR20070116475A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
US7388226B2 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102084397B1 (ko) 액정표시장치의 제조방법
KR101217665B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101255273B1 (ko) 액정표시장치 및 그 제조방법
KR20040084597A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR20050057944A (ko) 액정표시소자의 제조방법
KR20070025811A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee