KR100500931B1 - 반도체 소자의 측정용 파티클 제조방법 - Google Patents

반도체 소자의 측정용 파티클 제조방법 Download PDF

Info

Publication number
KR100500931B1
KR100500931B1 KR10-2003-0049236A KR20030049236A KR100500931B1 KR 100500931 B1 KR100500931 B1 KR 100500931B1 KR 20030049236 A KR20030049236 A KR 20030049236A KR 100500931 B1 KR100500931 B1 KR 100500931B1
Authority
KR
South Korea
Prior art keywords
silicon film
mps
semiconductor device
measuring
particle manufacturing
Prior art date
Application number
KR10-2003-0049236A
Other languages
English (en)
Other versions
KR20050010225A (ko
Inventor
오훈정
이종민
박종범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0049236A priority Critical patent/KR100500931B1/ko
Publication of KR20050010225A publication Critical patent/KR20050010225A/ko
Application granted granted Critical
Publication of KR100500931B1 publication Critical patent/KR100500931B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 고집적 소자에 대응하는 미세 파티클 제작을 가능케하면서 실제 웨이퍼 상에 존재하는 파티클에 대한 측정 신뢰도를 향상시킬 수 있는 반도체 소자의 측정용 파티클 제조방법을 제공한다.
본 발명은 반도체 기판 상에 실리콘막을 형성하는 단계; 실리콘막을 세정하는 단계; 실리콘막 상부에 MPS 그레인을 형성하는 단계; MPS 그레인을 산화시켜 산화막을 형성하여 MPS 그레인과 실리콘막을 분리시키는 단계; 및 산화막을 제거하여 실리콘막으로부터 MPS 그레인을 완전히 이탈시키는 단계를 포함하는 반도체 소자의 측정용 파티클 제조방법에 의해 달성될 수 있다. 바람직하게, MPS 그레인은 선택적 증착방식이나 저압화학기상증착(LPCVD) 방식으로 형성한다.

Description

반도체 소자의 측정용 파티클 제조방법{METHOD OF MANUFACTURING PARTICLE FOR CALIBRATION IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 측정용 파티클 제조방법에 관한 것으로, 특히 MPS (Meta Stable Silicon)를 적용한 반도체 소자의 측정용 파티클 제조방법에 관한 것이다.
반도체 소자는 미세한 크기 및 소수의 파티클(particle)에 의해서도 동작불량이 발생하여 수율이 저하되므로 파티클을 관리하기 위한 노력이 부단히 진행되고 있다. 특히, 고집적화에 따라 최소 선폭 크기가 100㎚에 이르면서 파티클의 크기도 미세해짐에 따라 파티클 관리에 대한 중요성은 더욱 더 높아지고 있다.
따라서, 일련의 반도체 소자 제조 공정 사이에 파티클 측정장비에 의해 파티클을 웨이퍼 상에 존재하는 파티클의 개수 및 크기를 측정(calibration)하여 선행된 공정의 정상유무를 파악하고 있다.
종래 파티클 측정장비의 측정에 사용되고 있는 파티클 표준 시료는 PSL (Polystyrene Sphere Latex)라는 수지이고, 이 PSL을 크기별로 구분하여 PDS (Particle Deposition System)을 통해 웨이퍼에 도포하고 도포된 PSL농도에 따라 파티클 카운터 응답 커브(particel counter response curve)를 구하여 파티클 측정의 기준을 마련하고 있다.
그러나, PSL 수지로는 100㎚ 이하의 미세 파티클을 제조하기가 어렵기 때문에 100㎚ 이하의 고집적 소자에 대한 파티클 관리가 불가능하다. 또한, PSL 수지는 실제 반도체 소자 제조공정에서 발생하는 파티클과 특성면에서 상이하기 때문에 실제 웨이퍼 상에 존재하는 파티클의 개수 및 크기에 대한 측정 신뢰도가 저하된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 고집적 소자에 대응하는 미세 파티클 제작을 가능케하면서 실제 웨이퍼 상에 존재하는 파티클에 대한 측정 신뢰도를 향상시킬 수 있는 반도체 소자의 측정용 파티클 제조방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 실리콘막을 형성하는 단계; 실리콘막을 세정하는 단계; 실리콘막 상부에 MPS 그레인을 형성하는 단계; MPS 그레인을 산화시켜 산화막을 형성하여 MPS 그레인과 실리콘막을 분리시키는 단계; 및 산화막을 제거하여 실리콘막으로부터 MPS 그레인을 완전히 이탈시키는 단계를 포함하는 반도체 소자의 측정용 파티클 제조방법에 의해 달성될 수 있다.
바람직하게, MPS 그레인은 선택적 증착방식이나 저압화학기상증착(LPCVD) 방식으로 형성한다.
또한, 실리콘막은 50㎚ 이상의 두께로 형성하고, 산화막은 5 내지 30㎚ 정도의 두께로 형성하며, 산화막의 제거는 습식식각으로 수행한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 측정용 파티클 제조방법을 설명하기 위한 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 약 50㎚ 이상의 두께로 실리콘막(11)을 증착한다. 그 다음, 실리콘막(11)을 세정하여 실리콘막(11) 표면에 발생된 자연산화막 및 불순물 등을 제거한다.
도 1b에 도시된 바와 같이, 실리콘막(11) 상부에 구형의 MPS 그레인(12)를 형성한다. 바람직하게, MPS 그레인(12)은 500 내지 670℃의 온도 및 1E-5 이하의 고진공 상태에서 SiH4, Si2H6 또는 DCS(SiH2Cl2 ) 개스를 주입하여 실리콘 시드(seed) 형성한 후 어닐링을 수행하는 선택적(selective) 증착방식으로 형성하거나, 저압화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방식으로 560 내지 580℃의 온도 및 0.2 내지 0.4Torr의 압력하에서 주입기(injector)당 50 내지 200sccm의 SiH4 플로우속도 조건으로 3 내지 20분 동안 증착을 수행하여 형성한다.
더욱 바람직하게, 선택적 증착방식으로 MPS 그레인(12)을 형성할 경우에는 실리콘막(11)으로서 도핑되지 않는 비정질실리콘막이나 P(phosphorous) 이온이 도핑된 비정질실리콘막을 사용하는데, 이때 도핑된 비정질실리콘막의 경우 P 이온의 농도는 1E20 내지 9E20 atoms/cc로 조절한다. 또한, LPCVD 방식으로 MPS 그레인 (12)을 형성할 경우에는 실리콘막(11) 증착 후 수행되는 세정공정을 생략할 수도 있다.
도 1c에 도시된 바와 같이, MPS 그레인(12)이 형성된 기판을 고온의 산화분위기에 노출시켜 MPS 그레인(12)을 산화시켜 5 내지 30㎚ 정도의 두께로 실리콘산화막(SiO2; 13)을 형성한다. 이때, MPS 그레인(12)의 경계부분도 산화되어 실리콘산화막(13)에 의해 실리콘막(11)과 MPS 그레인(12)이 분리된다.
도 1d에 도시된 바와 같이, HF 용액이나 BOE 용액을 사용하는 습식식각에 의해 실리콘산화막(13)을 제거하여, 실리콘막(11)으로부터 MPS 그레인(12)을 완전히 이탈시켜 측정용 파티클로서 작용하도록 한다.
상기 실시예에 의하면, MPS 그레인을 적용함에 따라 지름이 10 내지 100㎚ 정도인 크기로 파티클을 제작할 수 있고, MPS 그레인의 산화정도를 조절하여 그 크기를 더 미세하게 조절할 수 있으므로 100㎚ 이하의 고집적 소자에 대응하는 미세 파티클 제작이 가능해진다. 또한, 종래와 달리 실제 공정 파티클을 사용함에 따라 실제 웨이퍼 상에 존재하는 파티클에 대한 측정 신뢰도가 향상된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 MPS 그레인을 적용하여 파티클을 제조함에 따라 고집적 소자에 대응하는 미세 파티클 제작이 가능할 뿐만 아니라 실제 웨이퍼 상에 존재하는 파티클에 대한 측정 신뢰도를 향상시킬 수 있으므로, 수율 향상 효과를 기대할 수 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 측정용 파티클 제조방법을 설명하기 위한 단면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 실리콘막
12 : MPS 그레인 13 : 산화막

Claims (11)

  1. 반도체 기판 상에 실리콘막을 형성하는 단계;
    상기 실리콘막 상부에 MPS 그레인을 형성하는 단계;
    상기 MPS 그레인을 산화시켜 산화막을 형성하여 상기 MPS 그레인과 실리콘막을 분리시키는 단계; 및
    상기 산화막을 제거하여 상기 실리콘막으로부터 상기 MPS 그레인을 이탈시키는 단계를 포함하는 반도체 소자의 측정용 파티클 제조방법.
  2. 제 1 항에 있어서,
    상기 MPS 그레인을 형성하기 전에 상기 실리콘막을 세정하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  3. 제 2 항에 있어서,
    상기 MPS 그레인은 선택적 증착방식으로 형성하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  4. 제 3 항에 있어서,
    상기 선택적 증착방식은 500 내지 670℃의 온도 및 1E-5 이하의 고진공 상태에서 SiH4, Si2H6 또는 DCS(SiH2Cl2) 개스를 주입하여 실리콘 시드 형성한 후 어닐링을 수행하는 것으로 이루어진 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 실리콘막은 도핑되지 않은 비정질실리콘막이나 도핑된 비정질실리콘막인 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 MPS 그레인은 저압화학기상증착(LPCVD) 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법
  7. 제 6 항에 있어서,
    상기 저압화학기상증착은 560 내지 580℃의 온도 및 0.2 내지 0.4Torr의 압력하에서 주입기당 50 내지 200sccm의 SiH4 플로우속도 조건으로 3 내지 20분 동안 수행하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  8. 제 1 항에 있어서,
    상기 실리콘막은 50㎚ 이상의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  9. 제 1 항에 있어서,
    상기 산화막은 5 내지 30㎚ 정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 산화막의 제거는 습식식각으로 수행하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
  11. 제 10 항에 있어서,
    상기 습식식각은 HF 용액이나 BOE 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 측정용 파티클 제조방법.
KR10-2003-0049236A 2003-07-18 2003-07-18 반도체 소자의 측정용 파티클 제조방법 KR100500931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049236A KR100500931B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 측정용 파티클 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049236A KR100500931B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 측정용 파티클 제조방법

Publications (2)

Publication Number Publication Date
KR20050010225A KR20050010225A (ko) 2005-01-27
KR100500931B1 true KR100500931B1 (ko) 2005-07-14

Family

ID=37222677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0049236A KR100500931B1 (ko) 2003-07-18 2003-07-18 반도체 소자의 측정용 파티클 제조방법

Country Status (1)

Country Link
KR (1) KR100500931B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140809A (ja) * 1997-05-21 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
KR20010004727A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 캐패시터 제조 방법
JP2002170892A (ja) * 2000-11-30 2002-06-14 Univ Nagoya 積層型ゲート酸化膜構造の製造方法
KR20030052760A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 전하저장전극 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140809A (ja) * 1997-05-21 1999-02-12 Toshiba Corp 半導体装置およびその製造方法
KR20010004727A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 캐패시터 제조 방법
JP2002170892A (ja) * 2000-11-30 2002-06-14 Univ Nagoya 積層型ゲート酸化膜構造の製造方法
KR20030052760A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 전하저장전극 형성 방법

Also Published As

Publication number Publication date
KR20050010225A (ko) 2005-01-27

Similar Documents

Publication Publication Date Title
Park et al. Defect reduction of selective Ge epitaxy in trenches on Si (001) substrates using aspect ratio trapping
US7449413B1 (en) Method for effectively removing polysilicon nodule defects
US7067435B2 (en) Method for etch-stop layer etching during damascene dielectric etching with low polymerization
CN108321079A (zh) 半导体结构及其形成方法
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US4585515A (en) Formation of conductive lines
US6964902B2 (en) Method for removing nanoclusters from selected regions
US7569464B2 (en) Method for manufacturing a semiconductor device having improved across chip implant uniformity
KR100500931B1 (ko) 반도체 소자의 측정용 파티클 제조방법
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
JPH08195384A (ja) 半導体装置の製造方法
KR20050060982A (ko) 에스오아이 웨이퍼의 제조 방법
WO2009090520A1 (en) High aspect ratio holes or trenches
CN114843177A (zh) 一种沟槽肖特基结构制作方法
JP5336070B2 (ja) 選択エピタキシャル成長プロセスの改良方法
CN109300781B (zh) Ono膜层的制造方法
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
US20220246626A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
JPH1168061A (ja) 粗面化導電性膜の形成方法及び半導体装置
KR100369338B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP4943172B2 (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
US10490451B2 (en) Process for fabricating a transistor structure including a plugging step
US8685826B2 (en) Method for manufacturing nano-crystalline silicon material from chloride chemistries for the semiconductor integrated circuits
KR20080002600A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee