CN114843177A - 一种沟槽肖特基结构制作方法 - Google Patents
一种沟槽肖特基结构制作方法 Download PDFInfo
- Publication number
- CN114843177A CN114843177A CN202210394894.1A CN202210394894A CN114843177A CN 114843177 A CN114843177 A CN 114843177A CN 202210394894 A CN202210394894 A CN 202210394894A CN 114843177 A CN114843177 A CN 114843177A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- epitaxial layer
- contact hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000001259 photo etching Methods 0.000 claims abstract description 20
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 36
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种沟槽肖特基结构制作方法，涉及半导体工艺技术领域。首先利用图像化光刻板层在外延层上刻蚀沟槽，再基于沟槽的内壁生长介质层，然后沿外延层的表面沉积多晶硅，其中，多晶硅位于外延层的表面与沟槽内，再将位于外延层表面的多晶硅氧化，以形成氧化层，然后基于氧化层刻蚀接触孔，并露出沟槽，最后基于接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。本申请提供的沟槽肖特基结构制作方法具有制作了工艺、节省了制作成本的优点。
Description
技术领域
本申请涉及半导体工艺技术领域，具体而言，涉及一种沟槽肖特基结构制作方法。
背景技术
在半导体器件的生产过程中，特别是沟槽肖特基器件制造中，通常需要将外延层表面的多晶硅去除，并保留沟槽内的多晶硅，以实现后续的工艺。
目前常规的制作工艺为在进行多晶硅填充后，采用多晶硅平坦化的方式，将外延层表面的多晶硅去除。
然而，由于目前多晶硅平坦化一般采用干法刻蚀工艺，需要用到干法刻蚀设备，因此其工艺成本相对较高，同时其工艺流程也相对复杂。
综上，现有技术中在去除多晶硅时，存在成本高，工艺复杂的问题。
发明内容
本申请的目的在于提供一种沟槽肖特基结构制作方法，以解决现有技术中在去除多晶硅时存在的成本高、工艺复杂的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例提供了一种沟槽肖特基结构制作方法，所述沟槽肖特基结构制作方法包括：
利用图像化光刻板层在外延层上刻蚀沟槽；
基于所述沟槽的内壁生长介质层；
沿所述外延层的表面沉积多晶硅，其中，所述多晶硅位于所述外延层的表面与所述沟槽内；
将位于所述外延层表面的多晶硅氧化，以形成氧化层；
基于所述氧化层刻蚀接触孔，并露出沟槽；
基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。
可选地，将位于所述外延层表面的多晶硅氧化包括：
将外延层表面的所有多晶硅氧化，且沟槽内的多晶硅不氧化；或
将外延层表面的所有多晶硅与沟槽内预设深度的多晶硅氧化。
可选地，当所述光刻板层为SiO2层时，所述基于所述氧化层刻蚀接触孔的步骤包括：
在预设区域同步刻蚀氧化层与光刻板层，以形成接触孔。
可选地，当所述光刻板层为非SiO2层时，所述基于所述氧化层刻蚀接触孔的步骤包括：
在预设区域先刻蚀氧化层，再刻蚀光刻板层，以形成接触孔。
可选地，基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构的步骤包括：
基于所述接触孔沉积势垒金属；
对所述势垒金属进行刻蚀，以刻蚀出预设图形。
可选地，基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构的步骤包括：
基于所述势垒金属的表面沉积正面金属；
对所述正面金属进行刻蚀，以刻蚀出预设图形。
可选地，基于所述势垒金属的表面沉积正面金属的步骤包括：
基于所述势垒金属的表面沉积Al、Ti、Ni以及Ag中一种或多种金属。
可选地，基于所述沟槽的内壁生长介质层的步骤包括：
基于所述沟槽的内壁生长SiO2层。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种沟槽肖特基结构制作方法，首先利用图像化光刻板层在外延层上刻蚀沟槽，再基于沟槽的内壁生长介质层，然后沿外延层的表面沉积多晶硅，其中，多晶硅位于外延层的表面与沟槽内，再将位于外延层表面的多晶硅氧化，以形成氧化层，然后基于氧化层刻蚀接触孔，并露出沟槽，最后基于接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。由于本申请在沉积多晶硅后，将位于外延层表面的多晶硅氧化，使得可以将外延层表面的多晶硅转变为氧化层使用，无须沉积额外的氧化层，简化了制作工艺，同时节省了制作成本。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为现有技术中制作沟槽肖特基结构的第一步骤对应的剖面示意图。
图2为现有技术中制作沟槽肖特基结构的第二步骤对应的剖面示意图。
图3为现有技术中制作沟槽肖特基结构的第三步骤对应的剖面示意图。
图4为现有技术中制作沟槽肖特基结构的第四步骤对应的剖面示意图。
图5为现有技术中制作沟槽肖特基结构的第五步骤对应的剖面示意图。
图6为现有技术中制作沟槽肖特基结构的第六步骤对应的剖面示意图。
图7为现有技术中制作沟槽肖特基结构的第七步骤对应的剖面示意图。
图8为现有技术中制作沟槽肖特基结构的第八步骤对应的剖面示意图。
图9为现有技术中制作沟槽肖特基结构的第九步骤对应的剖面示意图。
图10为本申请实施例提供的示例性流程示意图。
图11为本申请实施例提供的沟槽肖特基结构制作方法中S104对应的剖面示意图。
图12为本申请实施例提供的沟槽肖特基结构制作方法中S106对应的剖面示意图。
图13为本申请实施例提供的沟槽肖特基结构制作方法中S108对应的剖面示意图。
图14为本申请实施例提供的沟槽肖特基结构制作方法中S110对应的剖面示意图。
图15为本申请实施例提供的沟槽肖特基结构制作方法中沉积势垒金属时对应的剖面示意图。
图16为本申请实施例提供的沟槽肖特基结构制作方法中沉积正面金属时对应的剖面示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，现有技术中，在进行多晶刻蚀时，存在成本高，工艺复杂的问题。
例如，图1-图9示出了现有技术中制作沟槽肖特基产品过程中的剖面示意图。如图1所示，在衬底上生长外延层后，针对沟槽肖特基产品，需要在外延层上刻蚀出沟槽。在实际的刻蚀过程中，先沉积掩膜层，再在掩膜层上制作刻蚀孔，并利用刻蚀工艺基于掩膜层在的外延层上刻蚀出沟槽。
如图2所示，沟槽刻蚀完成后，需要去除外延层上的掩膜层，此时形成带有沟槽的外延层。其中，图中所示的外延层上设置有两个沟槽，但在实际应用中，并不对沟槽的数量进行限定，例如，沟槽的数量可以为6个或者8个。现有技术中，在去除掩膜层时，容易产生水印，影响制作的沟槽肖特基产品的性能。
请继续参阅图3，在制作带有沟槽的外延层后，继续在外延层的表面生长场板氧化层，其中，场板氧化层此时位于沟槽内壁以及外延层的表面。如图4所示，继续生长多晶硅，其中，多晶硅采用沉积方式进行生长，且多晶硅位于沟槽内与外延层的表面。需要说明的是，为了保证沟槽内填充满多晶硅，在生长多晶硅时，其厚度可以相对较厚。
请参阅图5，在生长多晶硅后，需要将外延层表面的多晶去除，即采用多晶平坦化的工艺去除外延层表面的多晶硅。一般地，现有技术中，多晶平坦化可以采用CMP(chemicalmechanical polish，化学机械研磨)工艺，也可以采用干法刻蚀工艺，其中，CMP工艺是集成电路制造过程中实现晶圆表面平坦化的关键工艺。与传统的纯机械或纯化学的抛光方法不同，CMP工艺是通过表面化学作用和机械研磨的技术结合来实现晶圆表面微米/纳米级不同材料的去除，从而达到晶圆表面纳米级平坦化。CMP的主要工作原理是在一定压力下及抛光液的存在下，被抛光的晶圆对抛光垫做相对运动，借助纳米磨料的机械研磨作用与各类化学试剂的化学作用之间的高度有机结合，使被抛光的晶圆表面达到高度平坦化、低表面粗糙度和低缺陷的要求。
而干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。
然而，采用CMP工艺需要用到专门的研磨设备，而采用干法刻蚀工艺则需要用到干法刻蚀设备的，无论是研磨设备还算干法刻蚀设备，其价格均相对昂贵，因此沟槽肖特基产品的生产成本较高。
请参阅图6，继续在外延层的表面沉积介质层，该介质层可以为SiO2层，也可以为氮化物层，在此不做限定。
继续参阅图7，需要刻蚀介质层，以形成接触孔，当然地，外延层表面的场板氧化层也随着介质层一并刻蚀掉。
继续参阅图8与图9，为了实现肖特基接触，继续沿外延层与介质层的表面沉积的势垒金属。势垒金属与外延层之间形成肖特基接触。同时，为了在封装使引出引脚，在势垒金属的表面继续生长正面金属，然后继续后续常规制造步骤，例如制作钝化层等步骤，形成沟槽肖特基产品，在此不再赘述。
常规的沟槽肖特基产品制作工艺相对成熟，且介质层厚度可以随意调整。然而，对于整个工艺而言，整个工艺相对复杂，沟槽刻蚀后去除hardmask容易产生水印，需要多晶干法刻蚀设备，需要介质层淀积设备，导致沟槽肖特基产品的生产成本较高。
有鉴于此，为了解决上述技术问题，本申请提供了一种沟槽肖特基结构制作方法，通过将外延层表面的多晶硅氧化再去除的方式，达到简化工艺，且降低生产成本的效果。
下面对本申请提供的沟槽肖特基结构制作方法进行示例性说明：
作为一种可选的实现方式，请参阅图10，该沟槽肖特基结构制作方法包括：
S102，利用图像化光刻板层在外延层上刻蚀沟槽。
S104，基于沟槽的内壁生长介质层。
S106，沿外延层的表面沉积多晶硅，其中，多晶硅位于外延层的表面与沟槽内。
S108，将位于外延层表面的多晶硅氧化，以形成氧化层。
S110，基于氧化层刻蚀接触孔，并露出沟槽。
S112，基于接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。
其中，与现有技术相似，在沉积多晶硅时，也经过沟槽刻蚀、介质层生长以及多晶填充的工艺，在此不做赘述。与现有技术不同的是，本申请中在刻蚀沟槽后，无须去除光刻板层，而是直接沉积多晶硅，并在后续工艺中再去除光刻板层。现有技术中，去除光刻板一般采用湿法腐蚀的工艺，因此，与现有技术相比，本申请此时减少一步湿法腐蚀工艺，进而减少了缺陷产生可能性。需要说明的是，本申请提供的介质层可以为氧化物层，也可以为氮化物。
当介质层为氧化物层时，其可以为SiO2层。并且，在制作介质层时，实际先沿外延层的表面沉积介质层，然后对介质层进行刻蚀。以形成与沟槽的内壁相连的介质层，且该介质层的厚度较薄。
请参阅图11，在制作介质层后，此时沟槽内壁连接有介质层，同时外延层的表面连接有光刻板层。
此时沿外延层的表面沉积多晶硅，形成如图12所示的结构，此时，多晶位于沟槽内及外延层的表面。并且，外延层的表面还连接有光刻板层。
如图13所示，将外延层表面的多晶硅氧化，并形成氧化层，使得在后续工艺中，无须沉积额外的氧化层，简化了制作工艺，同时无须氧化层沉积设备，达到了减小生产成本的效果。
需要说明的是，在氧化过程中，需要控制多晶硅的氧化深度。作为一种实现方式，可以将外延层表面的所有多晶硅氧化，且沟槽内的多晶硅不氧化。作为另一种实现方式，将外延层表面的所有多晶硅与沟槽内预设深度的多晶硅氧化。例如，在氧化过程中，可以将沟槽与外延层持平的表面的500～600埃深度的多晶硅同时氧化，可根据实际需求调节。
换言之，本申请为了防止外延层表面的多晶硅未被氧化完全，影响后续刻蚀工艺，需要保证氧化深度大于或等于外延层表面的多晶硅厚度。同时，在去除外延层表面的多晶硅时，也可直接通过去除氧化层的方式去除，提高了多晶去除的均匀性和多晶去除深度的精确控制。
请参阅图14，继续基于氧化层刻蚀接触孔，并露出沟槽。此时只需对氧化层进行去除，无须用到现有技术中去除多晶硅的设备，因此工艺更加简单，成本更低。
需要说明的是，当光刻板层为SiO2层时，由于多晶硅氧化形成的氧化物也为SiO2，因此基于氧化层刻蚀接触孔的步骤包括：
在预设区域同步刻蚀氧化层与光刻板层，以形成接触孔。
而当光刻板层为非SiO2层时，此时基于氧化层刻蚀接触孔的步骤包括：
在预设区域先刻蚀氧化层，再刻蚀光刻板层，以形成接触孔。
即若氧化层与光刻板层的材料相同，则在刻蚀接触孔时，可以将氧化层与光刻板层一并去除。而若氧化层与光刻板层的材料不同，则在刻蚀接触孔时，可以先刻蚀氧化层，在刻蚀光刻板层。
如图15与图16所示，可以基于接触孔先后沉积势垒金属与正面金属，其中，势垒金属用于肖特基基础，正面金属用于作为封装走线。
可选地，实际工艺中，S112包括：
基于接触孔沉积势垒金属；
对势垒金属进行刻蚀，以刻蚀出预设图形。
然后基于势垒金属的表面沉积正面金属；
对正面金属进行刻蚀，以刻蚀出预设图形。
并且，正面金属可以为Al、Ti、Ni以及Ag中一种或多种金属。
可以理解地，本申请提供的沟槽肖特基结构制作方法至少具有以下有益效果：
第一，由于在利用光刻板层刻蚀沟槽后，并不直接去除光刻板层，因此减少了一次湿法腐蚀工艺。
第二，多晶硅采用氧化工艺可以有效控制多晶保留深度和均匀性。
第三，多晶硅使用氧化工艺可以减少多晶表面损伤。
第四，多晶使用氧化工艺可以减少一次多晶硅刻蚀和介质层淀积，进而减少设备投资和生产成本，同时使制作工艺得以简化。
综上所述，本申请提供了一种沟槽肖特基结构制作方法，首先利用图像化光刻板层在外延层上刻蚀沟槽，再基于沟槽的内壁生长介质层，然后沿外延层的表面沉积多晶硅，其中，多晶硅位于外延层的表面与沟槽内，再将位于外延层表面的多晶硅氧化，以形成氧化层，然后基于氧化层刻蚀接触孔，并露出沟槽，最后基于接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。由于本申请在沉积多晶硅后，将位于外延层表面的多晶硅氧化，使得可以将外延层表面的多晶硅转变为氧化层使用，无须沉积额外的氧化层，简化了制作工艺，同时节省了制作成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (8)
1.一种沟槽肖特基结构制作方法，其特征在于，所述沟槽肖特基结构制作方法包括：
利用图像化光刻板层在外延层上刻蚀沟槽；
基于所述沟槽的内壁生长介质层；
沿所述外延层的表面沉积多晶硅，其中，所述多晶硅位于所述外延层的表面与所述沟槽内；
将位于所述外延层表面的多晶硅氧化，以形成氧化层；
基于所述氧化层刻蚀接触孔，并露出沟槽；
基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构。
2.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，将位于所述外延层表面的多晶硅氧化包括：
将外延层表面的所有多晶硅氧化，且沟槽内的多晶硅不氧化；或
将外延层表面的所有多晶硅与沟槽内预设深度的多晶硅氧化。
3.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，当所述光刻板层为SiO2层时，所述基于所述氧化层刻蚀接触孔的步骤包括：
在预设区域同步刻蚀氧化层与光刻板层，以形成接触孔。
4.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，当所述光刻板层为非SiO2层时，所述基于所述氧化层刻蚀接触孔的步骤包括：
在预设区域先刻蚀氧化层，再刻蚀光刻板层，以形成接触孔。
5.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构的步骤包括：
基于所述接触孔沉积势垒金属；
对所述势垒金属进行刻蚀，以刻蚀出预设图形。
6.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，基于所述接触孔沉积势垒金属与正面金属，以形成沟槽肖特基结构的步骤包括：
基于所述势垒金属的表面沉积正面金属；
对所述正面金属进行刻蚀，以刻蚀出预设图形。
7.如权利要求6所述的沟槽肖特基结构制作方法，其特征在于，基于所述势垒金属的表面沉积正面金属的步骤包括：
基于所述势垒金属的表面沉积Al、Ti、Ni以及Ag中一种或多种金属。
8.如权利要求1所述的沟槽肖特基结构制作方法，其特征在于，基于所述沟槽的内壁生长介质层的步骤包括：
基于所述沟槽的内壁生长SiO2层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210394894.1A CN114843177A (zh) | 2022-04-14 | 2022-04-14 | 一种沟槽肖特基结构制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210394894.1A CN114843177A (zh) | 2022-04-14 | 2022-04-14 | 一种沟槽肖特基结构制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114843177A true CN114843177A (zh) | 2022-08-02 |
Family
ID=82565798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210394894.1A Pending CN114843177A (zh) | 2022-04-14 | 2022-04-14 | 一种沟槽肖特基结构制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114843177A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863413A (zh) * | 2023-03-01 | 2023-03-28 | 通威微电子有限公司 | 一种沟槽氧化层制作方法与半导体器件 |
-
2022
- 2022-04-14 CN CN202210394894.1A patent/CN114843177A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115863413A (zh) * | 2023-03-01 | 2023-03-28 | 通威微电子有限公司 | 一种沟槽氧化层制作方法与半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926720A (en) | Consistent alignment mark profiles on semiconductor wafers using PVD shadowing | |
| CN110246762B (zh) | 金属侧壁的制备方法及器件结构 | |
| CN114843177A (zh) | 一种沟槽肖特基结构制作方法 | |
| CN104078329B (zh) | 自对准多重图形的形成方法 | |
| WO2007116515A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| US5548154A (en) | Isoplanar isolated active regions | |
| US6372602B1 (en) | Method of forming a shallow trench isolation structure in a semiconductor device | |
| CN110148584A (zh) | 形成空气间隙的方法 | |
| US20080044980A1 (en) | Method of forming a semiconductor device | |
| TWI240360B (en) | Forming method of trench isolation region | |
| CN115346912B (zh) | 浅沟槽隔离结构的制备方法 | |
| US6960496B2 (en) | Method of damascene process flow | |
| CN117080168A (zh) | 半导体结构的形成方法 | |
| CN116995032A (zh) | 半导体结构的形成方法 | |
| KR100338937B1 (ko) | 반도체 장치의 분리구조 제조방법 | |
| KR100334390B1 (ko) | 이중 게이트산화막 형성방법 | |
| KR100935251B1 (ko) | 반도체 소자의 나노 스페이스 제조 방법 | |
| KR100342392B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| CN117423610A (zh) | 一种半导体制程中的刻蚀方法 | |
| KR100335122B1 (ko) | 반도체 소자의 격리 방법 | |
| CN113921470A (zh) | 一种半导体结构及其制造方法 | |
| KR100895230B1 (ko) | 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법 | |
| CN117133711A (zh) | 半导体元件 | |
| TW492105B (en) | Monitor method for bipolar transistor emitter opening etching process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |