KR100496883B1

KR100496883B1 - 전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이앰프

Info

Publication number: KR100496883B1
Application number: KR10-2003-0006875A
Authority: KR
Inventors: 이종행; 이정인
Original assignee: 삼성전자주식회사
Priority date: 2003-02-04
Filing date: 2003-02-04
Publication date: 2005-06-23
Also published as: US7151404B2; US20060077005A1; US6998894B2; US20040201407A1; FR2851700B1; KR20040070695A; FR2851700A1

Abstract

전류 제어 PWM 회로 및 이를 포함하는 클래스 D 앰프가 개시된다. 본 발명의 전류 제어 PWM 회로는 입력부, 제1 및 제2 전류 변환 제어부, 그리고 제1 및 제2 슈미터 트리거를 포함한다. 제1 전류 변환 제어부는 입력 신호와 입력부의 출력에 응답하여 발생되는 소정의 제1 전류에 의해 소정의 전압 레벨을 발생한다, 제1 슈미터 트리거는 제1 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨로 발생시킨다. 제2 전류 변환 제어부는 입력 신호와 제1 슈미터 트리거의 출력에 응답하여 발생되는 소정의 제2 전류에 의해 소정의 전압 레벨을 발생한다. 제2 슈미터 트리거는 제2 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨을 갖고 제1 및 제2 전류 변환 제어부의 제1 및 제2 전류에 의해 그 주파수가 가변되는 PWM 출력 신호를 발생한다. 따라서, 본 발명에 의하면, 전류 제어 PWM 회로를 통하여 입력 오디오 신호 크기에 따라 PWM 출력 신호의 듀티와 주파수를 조정할 수 있다.

Description

전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이 앰프{Current controlled PWM circuit and class D amplifier involving the same}

본 발명은 반도체 집적 회로에 관한 것으로, 특히 전류 제어 펄스 너비 모듈레이션(Pulse Width Modulation: PWM) 회로 및 이를 포함하는 클래스 D 앰프에 관한 것이다.

펄스 너비 모듈레이션(Pulse Width Modulation: 이하 "PWM"이라 칭한다)은 주기적인 신호의 펄스 너비를 변화시킴으로써 정보를 나르는(carring) 일반적인 회로 기술이다. PWM 신호 발생을 위한 전형적인 회로는 스위칭 레귤레이터(switching regulator)를 사용한다. PWM 제어 레귤레이터를 사용하여, 각 펄스의 너비는 고정적인 주파수와 가변적인 듀티 사이클 동작을 위하여 가변된다. PWM 회로의 출력은 매우 작은 내부 저항을 갖는 패스 트랜지스터들의 스위칭을 위하여 사용된다.

도 1은 종래의 PWM 회로를 나타내는 도면이다. 이를 참조하면, PWM 회로(100)는 삼각파 발생부(110), 제1 비교기(120), 저역 필터(Low Pass Filter:LPF, 130), 그리고 제2 비교기(140)를 포함한다. 삼각파 발생부(110)는 톱니 모양의 삼각파를 발생시켜 제1 비교기(120)로 전달한다. 제1 비교기(120)는 삼각파 발생부(110) 출력과 제2 비교기(140) 출력을 비교하여 PWM 출력 신호를 발생한다. 제2 비교기(140)는 PWM 출력 신호를 입력하는 저역 필터(130)의 출력과 오디오 신호를 비교하여 그 출력을 제1 비교기(120)로 전달한다.

이러한 PWM 회로(100)는 PWM 출력 신호가 저역 필터(130)를 통해 피이드백되는 구조(scheme)를 갖는 데, PWM 출력 신호가 저역 필터(130)를 통과하면서 감쇄되거나 저역 필터(130)에서 생기는 잡음이 추가되는 현상이 발생한다. 이에 따라 PWM 출력 신호가 노이즈에 묻혀 발생되지 않거나, 노이즈가 단펄스(short pulse) 형태로 PWM 출력 신호에 실리는 문제점이 생긴다. 그리고 PWM 회로(100)는 삼각파 발생부(110)의 출력을 기초로하여 PWM 출력 신호가 발생되기 때문에, PWM 출력 신호의 주파수가 일정하게 고정되는 데, 이는 고주파수가 사용되는 시스템 응용에는 부적당하다.

그러므로, 노이즈를 억제하고 가변적인 주파수를 갖는 PWM 출력 신호를 발생하는 PWM 회로가 필요하다.

본 발명의 목적은 PWM 입력 신호 크기에 따라 PWM 출력 신호의 듀티와 주파수를 조정할 수 있는 전류 제어 PWM 회로를 제공하는 데 있다.

본 발명의 다른 목적은 상기 전류 제어 PWM 회로를 포함하는 클래스 D 앰프를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 전류 제어 PWM 회로는 PWM 출력 신호를 입력하는 입력부와, 입력 신호와 입력부의 출력에 응답하여 발생되는 소정의 제1 전류에 의해 소정의 전압 레벨을 발생하는 제1 전류 변환 제어부와, 제1 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨로 발생시키는 제1 슈미터 트리거와, 입력 신호와 제1 슈미터 트리거의 출력에 응답하여 발생되는 소정의 제2 전류에 의해 소정의 전압 레벨을 발생하는 제2 전류 변환 제어부와, 그리고 제2 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨을 갖고 제1 및 제2 전류 변환 제어부의 제1 및 제2 전류에 의해 그 주파수가 가변되는 PWM 출력 신호를 발생하는 제2 슈미터 트리거를 포함한다.

바람직하기로, 제1 전류 변환 제어부는 전원 전압에 연결되고 입력 신호의 전압 레벨에 따라 제1 전류를 발생시키는 전류 변환부와, 전류 변환부와 접지 전압 사이에 연결되고 입력부의 출력에 응답하는 트랜지스터와, 그리고 전류 변환부와 접지 전압 사이에 연결되고 제1 전류에 따라 충전되고 트랜지스터에 의해 방전되는 커패시터를 포함한다. 제2 전류 변환 제어부는 전원 전압에 연결되고 반전된 입력 신호의 전압 레벨에 따라 제2 전류를 발생시키는 전류 변환부와, 전류 변환부와 접지 전압 사이에 연결되고 제1 레벨 쉬프터의 출력에 응답하는 트랜지스터와, 그리고 전류 변환부와 접지 전압 사이에 연결되고 제2 전류에 따라 충전되고 트랜지스터를 통해 방전되는 커패시터를 포함한다. 전류 변환부 각각은 입력 신호 또는 반전된 입력 신호에 게이팅되는 피모스 트랜지스터인 것이 적합하다. 제1 및 제2 슈미터 트리거 각각은 인에이블 신호에 의해 활성화되고, 제1 및 제2 전류 제어 변환부의 출력이 상승하여 제1 트리거 레벨이 되면 로직 하이레벨을, 그리고 제1 및 제2 전류 제어 변환부의 출력이 하강하여 제2 트리거 레벨이 되면 로직 로우레벨을 출력한다.

상기 다른 목적을 달성하기 위하여, 본 발명은 오디오 입력 신호를 수신하고 증폭하여 오디오 출력 신호를 발생하는 클래스 D 앰프는 오디오 입력 신호와 이득 증폭부의 출력 신호 사이의 전압 차에 의해 발생되는 소정의 전류에 의해 PWM 출력 신호를 발생하는 전류 제어 PWM 회로와, PWM 출력 신호에 응답하여 그 출력을 스피커로 전달하는 피모스 트랜지스터와 엔모스 트랜지스터와, 피모스 트랜지스터와 엔모스 트랜지스터의 출력을 복조하여 이득 제어부로 전달하는 루프 필터와, 루프 필터의 출력을 증폭시키는 이득 증폭부와, 그리고 피모스 트랜지스터와 엔모스 트랜지스터의 출력과 연결되는 인덕터와, 인덕터와 접지 전압 사이에 연결되는 커패시터를 포함하여 오디오 출력 신호를 발생하는 스피커를 포함한다.

루프 필터는 인덕터의 출력에 그 일단이 연결되는 제1 저항과, 제1 저항과 이득 증폭부 사이에 연결되고 제1 저항 출력을 입력하는 OP 앰프와, 제1 저항과 이득 증폭부 사이에 연결되는 제2 저항과, 그리고 제1 저항과 이득 증폭부 사이에 연결되는 커패시터를 포함한다.

따라서, 본 발명에 의하면, 전류 제어 PWM 회로를 통하여 입력 오디오 신호 크기에 따라 PWM 출력 신호의 듀티와 주파수를 조정할 수 있다. 그리고 전류 제어 PWM 회로를 갖는 클래스 D 앰프에서는 입력 오디오 신호 크기에 무관하게 일정한 S/N 비를 얻는다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 참조번호들 및 부호들로 나타내고 있음은 명백하다.

도 2는 본 발명의 일실시예에 따른 전류 제어 PWM 회로를 나타내는 도면이다. 이를 참조하면, 전류 제어 PWM 회로(200)는 입력부(210), 제1 전류 변환 제어부(220), 제1 슈미트 트리거(230), 제2 전류 변환 제어부(240), 그리고 제2 슈미트 트리거(250)를 포함한다. 입력부(210)는 PWM 출력 신호(PWMOUT)를 입력하는 인버터로 구성된다. 제1 전류 변환 제어부(220)는 오디오 입력 신호(IN)에 제어되는 제1 전류 변환기(222)와, 제1 전류 변환기(222)와 접지 전압(VSS) 사이에 연결되고 입력부(210) 출력에 응답하는 제1 엔모스 트랜지스터(224)와, 그리고 제1 전류 변환기(222)와 제1 엔모스 트랜지스터(224) 사이의 노드 B와 접지 전압(VSS) 사이에 연결되는 제1 커패시터(226)를 포함한다. 제1 슈미트 트리거(230)는 노드 B의 전압 레벨이 소정의 전압 레벨 이상이 되면 트리거시켜 로직 레벨로 발생시킨다. 제2 전류 변환 제어부(240)는 오디오 입력 신호(IN)의 반전 신호에 제어되는 제2 전류 변환기(242)와, 제2 전류 변환기(242)와 접지 전압(VSS) 사이에 연결되고 제1 슈미터 트리거(230) 출력에 응답하는 제2 엔모스 트랜지스터(244)와, 그리고 제2 전류 변환기(242)와 제2 엔모스 트랜지스터(244) 사이의 노드 D와 접지 전압(VSS) 사이에 연결되는 제2 커패시터(246)를 포함한다. 제2 슈미트 트리거(250)는 노드 D의 전압 레벨이 소정의 전압 레벨 이상이 되면 트리거시켜 PWM 출력 신호(PWMOUT)를 발생시킨다.

여기에서, 제1 전류 변환기(222)와 제2 전류 변환기(242)는 오디오 입력 신호(IN)의 전압 레벨(Vi)에 따라 그 출력이 전류(Io)로 변환되는 특성을 갖는 것으로, 다양한 회로 소자들로 구성될 수 있으나, 본 실시예에서는 구체적으로 오디오 입력 신호(IN)와 그 반전 신호에 게이팅되는 피모스 트랜지스터들(221, 241)로 구성되는 예에 대하여 기술된다. 도 3은 제1 및 제2 전류 변환기(222, 242)의 출력 특성을 나타내는 도면이다. 이를 참조하면, 제1 및 제2 전류 변환기(222, 242)는 오디오 입력 신호(IN)의 전압 레벨(Vi)에 대하여 선형적인 특성을 갖는 구간에서 동작되도록 설정된다.

도 4는 제1 및 제2 슈미트 트리거(230, 250)를 대표적으로 나타내는 도면이다. 이를 참조하면, 제1 및 제2 슈미트 트리거(230, 250)는 인에이블 신호(EN)에 제어되고 입력 신호, 즉 노드 B 또는 노드 D, 전압 레벨에 따라 노드 C 또는 PWM 출력 신호(PWMOUT)를 로직 레벨로 발생한다. 제1 및 제2 슈미트 트리거(230, 250)는 로직 하이레벨로 인식하는 제1 트리거 레벨과 로직 로우레벨로 인식하는 제2 트리거 레벨을 서로 다르게 설정하여 스위칭 속도를 향상시킨다.

도 2의 전류 제어 PWM 회로(200) 동작은 도 5의 동작 타이밍도를 참조하여 설명된다. 도 5를 참조하면, 초기 제1 구간에서, 인에이블 신호(EN, 도 4)의 로직 로우레벨에 응답하여 PWM 출력 신호(PWMOUT)는 로직 하이레벨로 설정된다. 이에 따라 노드 A는 로직 로우레벨이 된다. 로직 로우레벨의 노드 A에 응답하여 제1 엔모스 트랜지스터(224)가 턴오프된 상태에서 제1 전류 변환기(222)를 통해 공급되는 전류(I1)가 제1 커패시터(226)를 충전시켜 노드 B의 전압 레벨이 상승한다.

제2 구간에서, 노드 B의 전압 레벨이 소정의 전압 레벨, 즉 제1 슈미트 트리거(230)의 제1 트리거 레벨 이상이 되면, 노드 C는 로직 하이레벨이 된다. 로직 하이레벨의 노드 C는 제2 엔모스 트랜지스터(244)를 턴온시키고 노드 D는 로직 로우레벨이 된다. 이 때, PWM 출력 신호(PWMOUT)는 로직 로우레벨로 출력된다. 로직 로우레벨의 PWM 출력 신호(PWMOUT)에 응답하여 노드 A는 로직 하이레벨이 된다. 로직 하이레벨의 노드 A에 응답하여 제1 엔모스 트랜지스터(224)가 턴온되어 노드 B는 로직 로우레벨이, 그리고 노드 C도 로직 로우레벨이 된다. 로직 로우레벨의 노드 C에 응답하여 제2 엔모스 트랜지스터(244)가 턴오프되고 제2 전류 변환기(242)를 통해 공급되는 전류(I2)가 제2 커패시터(246)를 충전시켜 노드 D의 전압 레벨이 상승한다.

제3 구간에서, 노드 D의 전압 레벨이 제2 슈미트 트리거(250)의 제1 트리거 레벨 이상이 되면, PWM 출력 신호(PWMOUT)는 로직 하이레벨로 출력된다. 이 후의 동작은 이미 설명한 제1 구간과 제2 구간의 반복이므로, 설명의 중복을 피하기 위하여 구체적인 설명은 생략된다.

이상에서, PWM 출력 신호(PWMOUT)의 출력 파형을 살펴보면, 로직 하이레벨 구간은 제1 커패시터(226)의 충전 시간(T1)에 의해 결정되고 로직 로우레벨 구간은 제2 커패시터(242)의 충전 시간(T2)에 의해 결정된다. 충전 시간 T1과 T2는

로 나타낸다. 여기에서, C는 제1 및 제2 커패시터(226, 246)의 커패시턴스를, △V는 제1 및 제2 슈미트 트리거(230, 250)의 제1 트리거 전압을, △I1은 제1 전류 변환기(222) 전류를, 그리고 △I2는 제2 전류 변환기(242) 전류를 나타낸다.

이에 따라, PWM 출력 신호(PWMOUT)의 주파수(Freq)는

로 나타낸다.

그러므로, PWM 출력 신호(PWMOUT)는 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2)의 변화에 의해 그 주파수가 가변된다. 이는 도 6에 도시되어 있다.

도 6을 참조하면, 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2)가 같을 때 PWM 출력 신호(PWMOUT)의 듀티 사이클은 50:50으로 설정된다. 이를 기준으로, 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2) 비를 1/2:3/2로 변화시키면 듀티 사이클 비는 1:3의 비율로, 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2) 비를 1/3:5/3로 변화시키면 듀티 사이클 비는 1:5의 비율로, 그리고 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2) 비를 1/4:7/4로 변화시키면 듀티 사이클 비는 1:7의 비율로 변화된다. 그리고 제1 전류 변환기 전류(I1)와 제2 전류 변환기 전류(I2) 비 변화에 따라 주파수도 가변된다. 이에 따라 PWM 출력 신호(PWMOUT)의 듀티 사이클도 변하게 된다.

도 7은 본 발명의 전류 제어 PWM 회로(200)를 적용한 클래스 D 앰프를 나타내는 도면이다. 이를 참조하면, 클래스 D 앰프(700)는 전류 제어 PWM 회로(710), 피모스 트랜지스터(720), 엔모스 트랜지스터(730), 루프 필터(740), 이득 증폭부(750), 인덕터(760), 커패시터(770) 그리고 스피커(760)를 포함한다. 클래스 D 앰프(700)는 오디오 앰프의 일종으로 오디오 신호를 입력한 후 증폭하여 그 출력을 스피커(760)로 내 보낸다. 전류 제어 PWM 회로(710)는 오디오 신호와 이득 증폭부(750) 출력 사이의 전압 차를 전류로 변환시키는 전류 변환기(712)와 PWM 회로(714)로 구성된다. 전류 변환기(712)와 PWM 회로(714)는 앞서 설명한 도 2의 PWM 회로(200)와 거의 동일하므로, 설명의 중복을 피하기 위하여 구체적인 설명은 생략된다. 간단히, 전류 제어 PWM 회로(710)는 오디오 신호가 작으면 PWM 출력 신호의 주파수가 높아지고 오디오 신호가 커지면 PWM 출력 신호의 주파수는 낮아진다.

피모스 트랜지스터(720)와 엔모스 트랜지스터(730)는 전류 제어 PWM 회로(710)의 출력에 응답하여 그 출력을 인덕터(760) 및 커패시터(770)와 연결되는 스피커(780)로 전달한다. 그리고 피모스 트랜지스터(720)와 엔모스 트랜지스터(730)의 출력은 루프 필터(740)를 통하여 이득 증폭부(750)로 피이드백된다. 루프 필터(740)는 인덕터(760)의 출력에 그 일단이 연결되는 제1 저항(R1)과, 제1 저항(R1)과 이득 증폭부(750) 사이에 연결되고 제1 저항(R1) 출력을 입력하는 OP 앰프(742)와, 제1 저항(R1)과 이득 증폭부(750) 사이에 연결되는 제2 저항(R2)과 커패시터(C)를 포함한다. 루프 필터(740)는 선택도가 높은 LC 필터 대신에 RC 필터를 사용하여 신호 대 잡음비를 일정하게 유지하고, 인덕터를 사용하지 않기 때문에 소형화가 가능하다. 전류 제어 PWM 회로(720)의 출력은 루프 필터(740)에 의해 복조되고 이득 증폭부(750)는 복조된 신호를 입력 오디오 신호 레벨과 거의 같아지도록 증폭시킨다.

이러한 클래스 D 앰프의 동작 특성을 그래프로 나타내면 도 8 및 도 9와 같다. 도 8을 참조하면, 입력 오디오 신호와 이득 증폭부(750, 도 7) 출력 신호 사이의 전압 차(△Vi)에 대한 전류 제어 PWM 회로(710, 도 7) 출력 즉, PWM 출력 신호의 주파수 특성은 전압 차(△Vi)가 0일 때 최대 주파수를 갖는다.

도 9는 인덕터(760, 도 7) 출력, 즉 복조된 신호(OUT)와 PWM 출력 신호(PWMOUT) 사이의 S/N 비를 설명하는 도면이다. 이를 참조하면, PWM 출력 신호(PWMOUT)의 주파수가 가변되는 본 발명에 따라, 복조된 출력 신호(OUT) 레벨이 작으면(A 구간), 노이즈 레벨이 작게 발생되고 PWM 출력 신호(PWMOUT)는 고주파수로 발생되어 복조된 출력 신호(OUT) 레벨의 감쇄폭이 작아진다. 그리고, 복조된 출력 신호(OUT) 레벨이 크면(B 구간), 노이즈 레벨이 크게 발생되고 PWM 출력 신호(PWMOUT)는 저주파수로 발생되어 복조된 출력 신호(OUT) 레벨의 감쇄폭이 커진다. 이는 복조된 출력 신호(OUT) 레벨이 작거나 큰것에 상관없이 일정한 S/N 비를 갖는다는 것을 의미한다. 이에 반하여, PWM 출력 신호(PWMOUT) 주파수가 불변이면 복조된 출력 신호(OUT) 레벨 크기에 따라 서로 다른 S/N 비를 갖게 된다.

따라서, 본 실시예의 클래스 D 앰프에 의하면, 입력 오디오 신호의 크기에 따라 PWM 출력 신호의 주파수와 듀티를 조절하여, 복조된 출력 신호의 크기에 상관없이 일정한 S/N 비를 얻을 수 있다.

이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 그러므로, 본 발명의 기술적 사상 및 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상술한 본 발명에 의하면, 전류 제어 PWM 회로를 통하여 입력 오디오 신호 크기에 따라 PWM 출력 신호의 듀티와 주파수를 조정할 수 있다. 그리고 전류 제어 PWM 회로를 갖는 클래스 D 앰프에서는 입력 오디오 신호 크기에 무관하게 일정한 S/N 비를 얻는다.

도 1은 종래의 PWM 회로를 나타내는 도면이다.

도 2는 본 발명의 일실시예에 따른 PWM 회로를 나타내는 도면이다.

도 3은 도 2의 전류 변환기의 동작 특성 그래프를 나타내는 도면이다.

도 4는 도 2의 슈미터 트리거를 나타내는 도면이다.

도 5는 도 2의 PWM 회로의 동작을 나타내는 타이밍 다이어그램이다.

도 6은 PWM 출력 신호의 주파수 변화를 나타내는 도면이다.

도 7은 도 2의 PWM 회로를 사용하는 클래스 D 앰프를 나타내는 도면이다.

도 8은 도 7의 클래스 D 앰프의 동작 특성을 나타내는 도면이다.

도 9는 도 7의 복조된 인덕터 출력 신호와 PWM 출력 신호 사이의 S/N 비를 설명하는 도면이다.

Claims

PWM 출력 신호를 입력하는 입력부;

입력 신호와 상기 입력부의 출력에 응답하여 발생되는 소정의 제1 전류에 의해 소정의 전압 레벨을 발생하는 제1 전류 변환 제어부;

상기 제1 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨로 발생시키는 제1 슈미터 트리거;

상기 입력 신호와 상기 제1 슈미터 트리거의 출력에 응답하여 발생되는 소정의 제2 전류에 의해 소정의 전압 레벨을 발생하는 제2 전류 변환 제어부; 및

상기 제2 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨을 갖고, 상기 제1 및 제2 전류 변환 제어부의 전류에 의해 그 주파수가 가변되는 상기 PWM 출력 신호를 발생하는 제2 슈미터 트리거를 구비하는 것을 특징으로 하는 PWM 회로.
제1항에 있어서, 상기 제1 전류 변환 제어부는

전원 전압에 연결되고 상기 입력 신호의 전압 레벨에 따라 상기 제1 전류를 발생시키는 전류 변환부;

상기 전류 변환부와 접지 전압 사이에 연결되고 상기 입력부의 출력에 응답하는 트랜지스터; 및

상기 전류 변환부와 상기 접지 전압 사이에 연결되고 상기 제1 전류에 따라 충전되고 상기 트랜지스터에 의해 방전되는 커패시터를 구비하는 것을 특징으로 하는 전류 제어 PWM 회로.
제1항에 있어서, 상기 제2 전류 변환 제어부는

전원 전압에 연결되고 반전된 상기 입력 신호의 전압 레벨에 따라 상기 제2 전류를 발생시키는 전류 변환부;

상기 전류 변환부와 접지 전압 사이에 연결되고 상기 제1 레벨 쉬프터의 출력에 응답하는 트랜지스터; 및

상기 전류 변환부와 상기 접지 전압 사이에 연결되고 상기 제2 전류에 따라 충전되고 상기 트랜지스터를 통해 방전되는 커패시터를 구비하는 것을 특징으로 하는 전류 제어 PWM 회로.
제2항 또는 제3항에 있어서, 상기 전류 변환부 각각은

상기 입력 신호 또는 상기 반전된 입력 신호에 게이팅되는 피모스 트랜지스터인것을 특징으로 하는 전류 제어 PWM 회로.
제1항에 있어서, 상기 제1 및 제2 슈미터 트리거 각각은

인에이블 신호에 의해 활성화되고, 상기 제1 및 제2 전류 제어 변환부의 출력이 상승하여 제1 트리거 레벨이 되면 로직 하이레벨을, 그리고 상기 제1 및 제2 전류 제어 변환부의 출력이 하강하여 제2 트리거 레벨이 되면 로직 로우레벨을 출력하는 것을 특징으로 하는 전류 제어 PWM 회로.
오디오 입력 신호를 수신하고 증폭하여 오디오 출력 신호를 발생하는 클래스 D 앰프에 있어서, 상기 클래스 D 앰프는

상기 오디오 입력 신호와 이득 증폭부의 출력 신호 사이의 전압 차에 의해 발생되는 소정의 전류에 의해 PWM 출력 신호를 발생하는 전류 제어 PWM 회로;

상기 PWM 출력 신호에 응답하여 그 출력을 스피커로 전달하는 피모스 트랜지스터와 엔모스 트랜지스터;

상기 피모스 트랜지스터와 상기 엔모스 트랜지스터의 출력을 복조하여 상기 이득 제어부로 전달하는 루프 필터;

상기 루프 필터의 출력을 증폭시키는 상기 이득 증폭부; 및

상기 피모스 트랜지스터와 상기 엔모스 트랜지스터의 출력과 연결되는 인덕터와 상기 인덕터와 접지 전압 사이에 연결되는 커패시터를 포함하여 상기 오디오 출력 신호를 발생하는 스피커를 구비하는 것을 특징으로 하는 클래스 D 앰프.
제6항에 있어서, 상기 전류 제어 PWM 회로는

PWM 출력 신호를 입력하는 입력부;

상기 오디오 입력 신호와 상기 입력부의 출력에 응답하여 발생되는 소정의 제1 전류에 의해 소정의 전압 레벨을 발생하는 제1 전류 변환 제어부;

상기 제1 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨로 발생시키는 제1 슈미터 트리거;

상기 오디오 입력 신호와 상기 제1 슈미터 트리거의 출력에 응답하여 발생되는 소정의 제2 전류에 의해 소정의 전압 레벨을 발생하는 제2 전류 변환 제어부; 및

상기 제2 전류 변환 제어부의 출력이 소정의 전압 레벨이 되면 트리거시켜 일정 로직 레벨을 갖고, 상기 제1 및 제2 전류 변환 제어부의 전류에 의해 그 주파수가 가변되는 상기 PWM 출력 신호를 발생하는 제2 슈미터 트리거를 구비하는 것을 특징으로 하는 클래스 D 앰프.
제6항에 있어서, 상기 제1 전류 변환 제어부는

전원 전압에 연결되고 상기 오디오 입력 신호의 전압 레벨에 따라 상기 제1 전류를 발생시키는 전류 변환부;

상기 전류 변환부와 접지 전압 사이에 연결되고 상기 입력부의 출력에 응답하는 트랜지스터; 및

상기 전류 변환부와 상기 접지 전압 사이에 연결되고 상기 제1 전류에 따라 충전되고 상기 트랜지스터에 의해 방전되는 커패시터를 구비하는 것을 특징으로 하는 클래스 D 앰프.
제6항에 있어서, 상기 제2 전류 변환 제어부는

전원 전압에 연결되고 반전된 상기 오디오 입력 신호의 전압 레벨에 따라 상기 제2 전류를 발생시키는 전류 변환부;

상기 전류 변환부와 접지 전압 사이에 연결되고 상기 제1 레벨 쉬프터의 출력에 응답하는 트랜지스터; 및

상기 전류 변환부와 상기 접지 전압 사이에 연결되고 상기 제2 전류에 따라 충전되고 상기 트랜지스터를 통해 방전되는 커패시터를 구비하는 것을 특징으로 하는 클래스 D 앰프.
제8항 또는 제9항에 있어서, 상기 전류 변환부 각각은

상기 오디오 입력 신호 또는 상기 반전된 오디오 입력 신호에 게이팅되는 피모스 트랜지스터인 것을 특징으로 하는 클래스 D 앰프.
제6항에 있어서, 상기 제1 및 제2 슈미터 트리거 각각은

인에이블 신호에 의해 활성화되고, 상기 제1 및 제2 전류 제어 변환부의 출력이 상승하여 제1 트리거 레벨이 되면 로직 하이레벨을, 그리고 상기 제1 및 제2 전류 제어 변환부의 출력이 하강하여 제2 트리거 레벨이 되면 로직 로우레벨을 출력하는 것을 특징으로 하는 클래스 D 앰프.
제6항에 있어서, 상기 루프 필터는

상기 인덕터의 출력에 그 일단이 연결되는 제1 저항;

상기 제1 저항과 상기 이득 증폭부 사이에 연결되고 상기 제1 저항 출력을 입력하는 OP 앰프;

상기 제1 저항과 상기 이득 증폭부 사이에 연결되는 제2 저항; 및

상기 제1 저항과 상기 이득 증폭부 사이에 연결되는 커패시터를 구비하는 것을 특징으로 하는 클래스 D 앰프.