JPS5967719A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPS5967719A JPS5967719A JP57177989A JP17798982A JPS5967719A JP S5967719 A JPS5967719 A JP S5967719A JP 57177989 A JP57177989 A JP 57177989A JP 17798982 A JP17798982 A JP 17798982A JP S5967719 A JPS5967719 A JP S5967719A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- circuit
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、外部からキャリア信号を供給する必要がな
い自励式のパルス幅変調回路に関するもので、特に簡単
な回路構成で低歪率が得られるようにしたパルス幅変1
iLt1回路に関する。
い自励式のパルス幅変調回路に関するもので、特に簡単
な回路構成で低歪率が得られるようにしたパルス幅変1
iLt1回路に関する。
従来、この種の自励式のパルス幅変調回路と[、。
ては、例えば第1図に示すようなダイレクト帰還方式の
ものが知られている。この第1図に示すパルス幅変調回
路は、非反転入力端子に増幅すべき信号(入力信号I
V、 が供給され、反転入力端子が抵抗1(値R,J
を介して接地され、かつ同反転入力端子と出力端子と
の間に積分用のコンデンサ2 (値C)が介挿された演
算増幅器3と、抵抗4 (値R1)、抵抗5 (値R2
)および演算増幅器6からなり前記演算増幅器3の出力
電圧v1 を入力とするヒステリシスコンパレータ7
と、このヒステリシスコンパレータ7の出力端子と前記
演算増幅53の反転入力端子との間に介挿された帰涙用
の抵抗8 (値R,) とを各々有してなるもので、
前記ヒステリシスコンパレータ7の出力端子から出力信
号■ を得るようにしたものである。
ものが知られている。この第1図に示すパルス幅変調回
路は、非反転入力端子に増幅すべき信号(入力信号I
V、 が供給され、反転入力端子が抵抗1(値R,J
を介して接地され、かつ同反転入力端子と出力端子と
の間に積分用のコンデンサ2 (値C)が介挿された演
算増幅器3と、抵抗4 (値R1)、抵抗5 (値R2
)および演算増幅器6からなり前記演算増幅器3の出力
電圧v1 を入力とするヒステリシスコンパレータ7
と、このヒステリシスコンパレータ7の出力端子と前記
演算増幅53の反転入力端子との間に介挿された帰涙用
の抵抗8 (値R,) とを各々有してなるもので、
前記ヒステリシスコンパレータ7の出力端子から出力信
号■ を得るようにしたものである。
この構成によれば、信号V が第2図(イ)に示すよう
にハイ状態に、すなわち−トEに4Cると、コンデンサ
2Vi なる電流で充電されるため、電圧v1 は第2図←)に
示すように一定傾斜一に1 で下降し、この電圧すなわ
ち−Eに反転する。次に、この信号V。が−Eになると
、コンデンサ2の電荷は、なる電流で放電されるので、
[EVlは一定傾斜で上記動作が繰り返される。
にハイ状態に、すなわち−トEに4Cると、コンデンサ
2Vi なる電流で充電されるため、電圧v1 は第2図←)に
示すように一定傾斜一に1 で下降し、この電圧すなわ
ち−Eに反転する。次に、この信号V。が−Eになると
、コンデンサ2の電荷は、なる電流で放電されるので、
[EVlは一定傾斜で上記動作が繰り返される。
しかして、この第1図の回路によれば、入力信号■、の
電圧に応じて前記傾斜−に□、に2 が変化し、これ
によって出力信号V。のデユーティ−比りが入力信号v
i の電圧に応じてリニアに変化し、また出力信号V
。の周波数Fは入力信号■。
電圧に応じて前記傾斜−に□、に2 が変化し、これ
によって出力信号V。のデユーティ−比りが入力信号v
i の電圧に応じてリニアに変化し、また出力信号V
。の周波数Fは入力信号■。
の電圧の絶対値が増加するに従って2乗特性に従って減
少するようになシ、オーディオ用の増幅器に適用して好
適である。
少するようになシ、オーディオ用の増幅器に適用して好
適である。
しかしながら、上記パルス幅変調回路は、自励発振をす
る条件を得るためにヒステリシスコンバレータフによる
ヒステリシス幅性を利用しているため、前記演算増幅器
3の出力電圧V1としては、このヒヌテリシヌコンバレ
ータ7の正負両しきい値を越えるだけの振幅を持つ電圧
が必要である。このことは、前記演算増幅器3において
、前記両しきい値開の市、圧(ヒスプリシス幅)に相当
する分だけ利得(演算増幅器3の出力電圧)が無駄に使
用きれていることを意味する Cヒステリシスコンパ1
ノータフはそのヒステリシス幅だけ不感帯をもっている
と8’F−にられる)。したがってとのパルス幅変;i
l1回路においては、本来有している裸利得が前記利得
の損失分だけ減少し、負帰還による歪低減効果もそれだ
け小さくなっていることになる。
る条件を得るためにヒステリシスコンバレータフによる
ヒステリシス幅性を利用しているため、前記演算増幅器
3の出力電圧V1としては、このヒヌテリシヌコンバレ
ータ7の正負両しきい値を越えるだけの振幅を持つ電圧
が必要である。このことは、前記演算増幅器3において
、前記両しきい値開の市、圧(ヒスプリシス幅)に相当
する分だけ利得(演算増幅器3の出力電圧)が無駄に使
用きれていることを意味する Cヒステリシスコンパ1
ノータフはそのヒステリシス幅だけ不感帯をもっている
と8’F−にられる)。したがってとのパルス幅変;i
l1回路においては、本来有している裸利得が前記利得
の損失分だけ減少し、負帰還による歪低減効果もそれだ
け小さくなっていることになる。
まだ、ヒスプリシス幅は自励発振の条件を規定している
のて、これだけを独立して、小ζな値とすることもでき
ない。
のて、これだけを独立して、小ζな値とすることもでき
ない。
この発明は、以上の事情に鑑みてな′されたもので、そ
の目的とするところは、裸利得を大きくすることがでへ
、シたがって負帰還による歪低減効果が大きく、か一つ
回路構成が簡単であって安価に実現することがで六る自
励式のパルス幅変調回路を提供することにある。そして
この発明の特徴は、増幅すべき信号を入力とすると共に
反転入力端子と出力端子との間にコンデンサが介挿され
た増幅器と、この増幅器の出力信号をパルス信号に変換
するパルス変換回路と、このパルス変換回路の出力信号
を所定の遅延時間を持って増幅するパルス増幅回路と、
このパルス増幅回路の出力端子と前記増幅器の反転入力
端子との間に介挿されたインピーダンス素子とを設けて
構成し、発振条件を前記遅延時間によって設定し得るよ
うにしたことにある。
の目的とするところは、裸利得を大きくすることがでへ
、シたがって負帰還による歪低減効果が大きく、か一つ
回路構成が簡単であって安価に実現することがで六る自
励式のパルス幅変調回路を提供することにある。そして
この発明の特徴は、増幅すべき信号を入力とすると共に
反転入力端子と出力端子との間にコンデンサが介挿され
た増幅器と、この増幅器の出力信号をパルス信号に変換
するパルス変換回路と、このパルス変換回路の出力信号
を所定の遅延時間を持って増幅するパルス増幅回路と、
このパルス増幅回路の出力端子と前記増幅器の反転入力
端子との間に介挿されたインピーダンス素子とを設けて
構成し、発振条件を前記遅延時間によって設定し得るよ
うにしたことにある。
以下、この発明の実施例を図面を参照しながら詳細に説
明する。
明する。
第3図は、この発明によるパルス幅変調回路の一実施例
の構成を示す回路図である。この図にかいて、符号10
aは増幅ずべき信号(人力信号)■、が供給される信号
入力端子であり、符号10bは同信号入力端子10aと
対をなす接地端子である。前記信号入力端子10aは演
算増幅器3 (この発明にかける増幅器)の非反転入力
端子にMj!続されでいる。この演算増幅器3の出力端
子と反転入力端子との間には積分用のコンデンサ2 C
値C)が介挿され、同反転入力咽子は抵抗1 (値R1
を介して接地端子jobに接続され、同出力端子ば比較
器11の■入力端子に接続されている。次に、比較器1
1は、この発明におkするパルス変換回路となるもので
、そのO入力端子は接地端子10bに接続され、また出
力端子は移相器12の入力端子12aに接続されている
。この(sL JtJ 器12は、前記比較器11の出
力信号を時Illφだけ遅延させて出力するように構成
されたもので、その出力端子12bはバッファアンプ1
30入力瑞子に接続されている。このバンファアンフ1
3の正負側電源端子には電源亀′1圧+EおよびwlL
源亀圧−Eが各々供給され、またこのバッファアンプ1
3の出力端子は信号出力端子14aに接続されると共に
、帰還用の抵抗8 (値R1)、 この発明における
インピーダンス素子)を介して前記演算増幅器3の反転
入力節子に接続されている。この場合、mlF!e移相
器】2とバッファアンプ13とからなる部分は、この発
明におけるパルス増幅回路】5を構成してい右。なお、
前記信号出力端子14aに対しては、接地端子14bが
設けられている。
の構成を示す回路図である。この図にかいて、符号10
aは増幅ずべき信号(人力信号)■、が供給される信号
入力端子であり、符号10bは同信号入力端子10aと
対をなす接地端子である。前記信号入力端子10aは演
算増幅器3 (この発明にかける増幅器)の非反転入力
端子にMj!続されでいる。この演算増幅器3の出力端
子と反転入力端子との間には積分用のコンデンサ2 C
値C)が介挿され、同反転入力咽子は抵抗1 (値R1
を介して接地端子jobに接続され、同出力端子ば比較
器11の■入力端子に接続されている。次に、比較器1
1は、この発明におkするパルス変換回路となるもので
、そのO入力端子は接地端子10bに接続され、また出
力端子は移相器12の入力端子12aに接続されている
。この(sL JtJ 器12は、前記比較器11の出
力信号を時Illφだけ遅延させて出力するように構成
されたもので、その出力端子12bはバッファアンプ1
30入力瑞子に接続されている。このバンファアンフ1
3の正負側電源端子には電源亀′1圧+EおよびwlL
源亀圧−Eが各々供給され、またこのバッファアンプ1
3の出力端子は信号出力端子14aに接続されると共に
、帰還用の抵抗8 (値R1)、 この発明における
インピーダンス素子)を介して前記演算増幅器3の反転
入力節子に接続されている。この場合、mlF!e移相
器】2とバッファアンプ13とからなる部分は、この発
明におけるパルス増幅回路】5を構成してい右。なお、
前記信号出力端子14aに対しては、接地端子14bが
設けられている。
次に、以上の構成におけるとの実施例の動作について説
明する。
明する。
最初に、この実施例の発振条件を説明する。まず演算増
幅器30反転入力端子の電位は、帰還が施された演算増
幅器の性質から、常に入力信号v1の電圧に等しい。こ
こで、バッファアンプ13の出力端子に、結果として、
第4図(イ)に示すような矩形波の出力信号V。が得ら
れたとする。この場合、信号V が71イレベル、すな
わち電圧子Eであれば、コンデンサ2には第3図に矢印
で示す方向に、 なる電流が流れ、演算増幅器3の出力端子の電圧V は
、第4図(o)に示すように一定傾斜一に1 で下降す
る。まだ、信号V がローレベル、すなわち電圧−Eで
あれば、コンデンサ2には第3図の矢印とは逆方向に、 なる電流が流れ、電圧v1 は第4図仲)に示すように
一定傾斜に2 で上昇する。したがって、電圧V1は第
4図仲)に示すような連続した三角波となる。
幅器30反転入力端子の電位は、帰還が施された演算増
幅器の性質から、常に入力信号v1の電圧に等しい。こ
こで、バッファアンプ13の出力端子に、結果として、
第4図(イ)に示すような矩形波の出力信号V。が得ら
れたとする。この場合、信号V が71イレベル、すな
わち電圧子Eであれば、コンデンサ2には第3図に矢印
で示す方向に、 なる電流が流れ、演算増幅器3の出力端子の電圧V は
、第4図(o)に示すように一定傾斜一に1 で下降す
る。まだ、信号V がローレベル、すなわち電圧−Eで
あれば、コンデンサ2には第3図の矢印とは逆方向に、 なる電流が流れ、電圧v1 は第4図仲)に示すように
一定傾斜に2 で上昇する。したがって、電圧V1は第
4図仲)に示すような連続した三角波となる。
次に、この電圧v1 は比較器11によって接地電位と
比較され、結果として、同比較器11の出力端子には第
4図(ハ)に示すような矩形波の信号V2が得られる。
比較され、結果として、同比較器11の出力端子には第
4図(ハ)に示すような矩形波の信号V2が得られる。
この信号v2 は、前記出力信号V。
とデユーティ比Dot’>よび周波数Fが等しいもので
あるが、その位相がφだけ興なることになる。したがっ
て、この信号V2 を移相器】2を通してφだけ遅延は
せれば、この結果得られる信号v3(@4図に)参照)
は、前記出力信号V と同位相となるから、これによっ
て完全な発振条件が得られることになる。
あるが、その位相がφだけ興なることになる。したがっ
て、この信号V2 を移相器】2を通してφだけ遅延は
せれば、この結果得られる信号v3(@4図に)参照)
は、前記出力信号V と同位相となるから、これによっ
て完全な発振条件が得られることになる。
次に、この実願i例にふへはる出力信号V のデュ〇
一ティー比りについて考察する。
貰ず、発振動作が持続している足常状態を考えているの
であるから、電、圧v1 は連続的に発生でれるべきも
のであり、したがって、コンデンサ2への電荷の流入量
および流出量は等しくなければならない。ここで、出力
信号V。が1a圧十Eの時のコンデンサ2への電荷の流
入量Q+は、第5図に示ずように、電圧V。が電圧子E
となる期間をT1 とすれば、前記(1)式より、と
かり、!!た同様に、出力信号V が電圧−Eの時の電
荷の流出tQ−は、電圧V が電圧−Eとなる期間をT
2 とすれば、前記(2)式より、となる。そして、
これら電荷Q+、Q−は等1〜〈なければならず、寸だ に2 と置1r)るから、 一−−−−−−−−− (51 に、 T、 :に2T2−−−−〜−−−−−−−−(
61が成り立つ。しだがって、デユーティ−叱りにへ■
(2 −Tぐ 、K −−−−−−−−−−(力1 2FJ ■殆 化することが解る。寸たとの(8)式からt」、変調利
ql Gが抵抗値Ra、 i−の比によって決定される
ことが解る。
であるから、電、圧v1 は連続的に発生でれるべきも
のであり、したがって、コンデンサ2への電荷の流入量
および流出量は等しくなければならない。ここで、出力
信号V。が1a圧十Eの時のコンデンサ2への電荷の流
入量Q+は、第5図に示ずように、電圧V。が電圧子E
となる期間をT1 とすれば、前記(1)式より、と
かり、!!た同様に、出力信号V が電圧−Eの時の電
荷の流出tQ−は、電圧V が電圧−Eとなる期間をT
2 とすれば、前記(2)式より、となる。そして、
これら電荷Q+、Q−は等1〜〈なければならず、寸だ に2 と置1r)るから、 一−−−−−−−−− (51 に、 T、 :に2T2−−−−〜−−−−−−−−(
61が成り立つ。しだがって、デユーティ−叱りにへ■
(2 −Tぐ 、K −−−−−−−−−−(力1 2FJ ■殆 化することが解る。寸たとの(8)式からt」、変調利
ql Gが抵抗値Ra、 i−の比によって決定される
ことが解る。
次に、甲力信号V。の周波数F(すなわち発振周波数)
について考察する。
について考察する。
第5図において、電圧V1 の負の頂点P1 の電圧に
注目すると、波形の連続性の要、1?lから、Iss
・φ−に2(”2− φl −−−−−−−−(’J
]なる関係が成り立つ。そして、周波i孜Fは、ir=
−−〜−−−−−−−− I11. +llI2 −D −−−−−−−−−−−−−−−−−−(IQ)2 であるから、この00式に前記(9)式を代入すると、
が得られ、この00式に更に(方式を代入すると、が得
られる。したがって周波数Fは、 2 =F (1−(正”I ’ ) −−−−−−−113
1と、その2乗特性に従って減少するような特性を持つ
ことが解る。
注目すると、波形の連続性の要、1?lから、Iss
・φ−に2(”2− φl −−−−−−−−(’J
]なる関係が成り立つ。そして、周波i孜Fは、ir=
−−〜−−−−−−−− I11. +llI2 −D −−−−−−−−−−−−−−−−−−(IQ)2 であるから、この00式に前記(9)式を代入すると、
が得られ、この00式に更に(方式を代入すると、が得
られる。したがって周波数Fは、 2 =F (1−(正”I ’ ) −−−−−−−113
1と、その2乗特性に従って減少するような特性を持つ
ことが解る。
このように、この売7iIii例によるパルス幅変v1
1回路は、発振東件がf〜r相器12による移相遅れに
よって決定されるようになって〉す、比較器11にはヒ
ステリシス特性を付Jiする必要がないから、演算増幅
器3の利得が無駄に消費されることがなく、シたがって
押利得が極めて大となr1抵抗8を介(7てなされる負
帰還による歪低減効果が極めて犬きくなる。まだこの実
施例によれば、出力信号V。のデユーディー比りが入力
信号vi の電圧に応じてリニアに変化し、しかも、
その周波数Fが同信号V、の絶対値の増加に伴って減少
するようになるから、パルス増幅回路15等の帯域幅を
それ稈広くする必要がなく、オーディオ用の増幅器に適
用して極めて好適で、ろる。
1回路は、発振東件がf〜r相器12による移相遅れに
よって決定されるようになって〉す、比較器11にはヒ
ステリシス特性を付Jiする必要がないから、演算増幅
器3の利得が無駄に消費されることがなく、シたがって
押利得が極めて大となr1抵抗8を介(7てなされる負
帰還による歪低減効果が極めて犬きくなる。まだこの実
施例によれば、出力信号V。のデユーディー比りが入力
信号vi の電圧に応じてリニアに変化し、しかも、
その周波数Fが同信号V、の絶対値の増加に伴って減少
するようになるから、パルス増幅回路15等の帯域幅を
それ稈広くする必要がなく、オーディオ用の増幅器に適
用して極めて好適で、ろる。
ところで、上記実施例においては、パルス増幅回路15
に移相器12を特別に設けているが、通常のパルス増幅
回路は、そのスイッチング制御部の遅延要素、あるいは
スイッチング素子自体のスイッチング遅れによる遅延時
間を有し、ているから、この遅延時間を利用すれば敢え
て移相器を設けなくても一安定した発振菌性を得ること
ができる。
に移相器12を特別に設けているが、通常のパルス増幅
回路は、そのスイッチング制御部の遅延要素、あるいは
スイッチング素子自体のスイッチング遅れによる遅延時
間を有し、ているから、この遅延時間を利用すれば敢え
て移相器を設けなくても一安定した発振菌性を得ること
ができる。
第6図に示す回路は、パルス増幅回路における出力スイ
ッチング素子の休止区間設定回路に移相器としての機能
を持たせて、第3図に示]7た実施例を具体化したもの
である。
ッチング素子の休止区間設定回路に移相器としての機能
を持たせて、第3図に示]7た実施例を具体化したもの
である。
第6図に〉いて、演算増幅器3の反転入力端子と出力端
子との開L・こけ、中点が抵抗】6を介して接地された
コンデンサ2a、2bが介挿されている。この構成は、
演算増幅器3にとっては、2次進み要素による負帰還と
なるので、@算増幅器3およびとれらコンデンサ2f+
、 、 2 b等からなる積分回路の伝達関数をカット
オフ周波数以上の高域周波数にシいて12 dB10C
’l” で命、1!i&に減衰1ノでキャリア信号の
遮断特性を向−七さ杓ることかでき、これによってコン
デンサいく1個である?J、3図の例に比べるとカット
オフ川波を(!を士別させることができ、回路全体とし
ての対オーディオ信号の周波数特性が良好とがる。千1
−千前記演算増幅器3の出力電圧v1 はインバータ1
1aK供給ζ−jする。
子との開L・こけ、中点が抵抗】6を介して接地された
コンデンサ2a、2bが介挿されている。この構成は、
演算増幅器3にとっては、2次進み要素による負帰還と
なるので、@算増幅器3およびとれらコンデンサ2f+
、 、 2 b等からなる積分回路の伝達関数をカット
オフ周波数以上の高域周波数にシいて12 dB10C
’l” で命、1!i&に減衰1ノでキャリア信号の
遮断特性を向−七さ杓ることかでき、これによってコン
デンサいく1個である?J、3図の例に比べるとカット
オフ川波を(!を士別させることができ、回路全体とし
ての対オーディオ信号の周波数特性が良好とがる。千1
−千前記演算増幅器3の出力電圧v1 はインバータ1
1aK供給ζ−jする。
このインバータ] 1 aicOMs (コンプリメン
タリモス)ゲートで構成上れだもので、比較器として動
作するものである。このインバータllaの出力電圧v
2 は、休止区間設定回路17に供給される。この休止
区間設定回路17は、パルス増幅回路7における出力ス
イッチング素子(電力形電界効果トランジスタ118a
、]8hに縦電流が流れるのを防止すると共に、このパ
ルス幅変調回路の発振条件を満足さぜるもので、次のよ
うに動作する。すなわち、第7図(/→〜(ホ)に示す
ように、インバー’) 1 ] a(7)IJj力ff
、圧v2 がハイレベル(jF、 ”rr!、圧)から
ロー17ベル(負電圧)に移行すると、インバータ19
の入力俯にはダイオード2゜を介して即座てローレベル
が供給されるから、同インバータ19の出力画、圧V:
、は即y1ミにローレベルからハイレベルに移行する。
タリモス)ゲートで構成上れだもので、比較器として動
作するものである。このインバータllaの出力電圧v
2 は、休止区間設定回路17に供給される。この休止
区間設定回路17は、パルス増幅回路7における出力ス
イッチング素子(電力形電界効果トランジスタ118a
、]8hに縦電流が流れるのを防止すると共に、このパ
ルス幅変調回路の発振条件を満足さぜるもので、次のよ
うに動作する。すなわち、第7図(/→〜(ホ)に示す
ように、インバー’) 1 ] a(7)IJj力ff
、圧v2 がハイレベル(jF、 ”rr!、圧)から
ロー17ベル(負電圧)に移行すると、インバータ19
の入力俯にはダイオード2゜を介して即座てローレベル
が供給されるから、同インバータ19の出力画、圧V:
、は即y1ミにローレベルからハイレベルに移行する。
一方、この時、インバータ2】の入力レベルは、ダイオ
ード2oがjフされるため、抵抗23とコンデンサ24
との時定数に従ってハイ1ノベルかC)ロー1ノベルニ
除々に移行するから、同・fンバータ21の出力電圧v
4け一定時間(この時間V↓φに設定される)後にロー
l/ベルからハイし・ベルに移行する。寸だ前記電E
V2;6tローレベルからハイレベルに移行しりJA合
は、インバータ21の入力端には即座にハイレベルが供
給されるから爾1圧v4 は即座にハイレベルからロー
レベルに移行し、一方、インバーター9の入力レベルは
、抵抗25とコンデンサ26との時定数に従ってローレ
ベルからハイ1ベルニ徐々に移行するから、電圧V3
は一定時間(この時間はφに設定される)後にハイレベ
ルからローレベルに移行する。そして、電圧V3 のう
ちのローレベル(負電圧)および電圧v4 のうちの・
・イレベル(正電圧)は、ダイオード27.28によっ
てオアされて反転形パルスアンプ29の入力端子に供給
される。したがって、このパルスアンプ290入力端子
の電圧v5 および出力端子の電圧v6 は第7図
(へ)、(ト)に示すようになる。
ード2oがjフされるため、抵抗23とコンデンサ24
との時定数に従ってハイ1ノベルかC)ロー1ノベルニ
除々に移行するから、同・fンバータ21の出力電圧v
4け一定時間(この時間V↓φに設定される)後にロー
l/ベルからハイし・ベルに移行する。寸だ前記電E
V2;6tローレベルからハイレベルに移行しりJA合
は、インバータ21の入力端には即座にハイレベルが供
給されるから爾1圧v4 は即座にハイレベルからロー
レベルに移行し、一方、インバーター9の入力レベルは
、抵抗25とコンデンサ26との時定数に従ってローレ
ベルからハイ1ベルニ徐々に移行するから、電圧V3
は一定時間(この時間はφに設定される)後にハイレベ
ルからローレベルに移行する。そして、電圧V3 のう
ちのローレベル(負電圧)および電圧v4 のうちの・
・イレベル(正電圧)は、ダイオード27.28によっ
てオアされて反転形パルスアンプ29の入力端子に供給
される。したがって、このパルスアンプ290入力端子
の電圧v5 および出力端子の電圧v6 は第7図
(へ)、(ト)に示すようになる。
そして、前記パルスアンプ29の出力電圧v6によって
、相補結合された電力形電界効果トランジスタ18a
、18bが駆動され、この結果、これら電界効果トラン
ジスタ18a、18bの共通ドレインに第7図(イ〕に
示すような出力信号V が得られる。なお前記時間φは
、電界効果トランジスタJRa、18bのゲート蓄積電
荷による遅れ時間に相当するものであるが、第7図にお
いては、この時間φを誇張I7て示しである。また、前
記出力tit、 [(E V。id%ローパスフィルタ
30によってアナログ信号に復調された後、スピーカ3
1に供給きれるようになっている。またこの具体回路〉
よび前記実施例において、利得が1でよい場合は、抵抗
1 (値R)を削除す−ればよい。
、相補結合された電力形電界効果トランジスタ18a
、18bが駆動され、この結果、これら電界効果トラン
ジスタ18a、18bの共通ドレインに第7図(イ〕に
示すような出力信号V が得られる。なお前記時間φは
、電界効果トランジスタJRa、18bのゲート蓄積電
荷による遅れ時間に相当するものであるが、第7図にお
いては、この時間φを誇張I7て示しである。また、前
記出力tit、 [(E V。id%ローパスフィルタ
30によってアナログ信号に復調された後、スピーカ3
1に供給きれるようになっている。またこの具体回路〉
よび前記実施例において、利得が1でよい場合は、抵抗
1 (値R)を削除す−ればよい。
次に、第8図は、第3図に示1−た実施例を反転構成に
した、この発明の他の実施例の構成を示すもので、この
図に卦いて第3図の各部と対応する部分には同一の符号
が付しである。なお、この実施例に〉いては、入力イン
ピーダンスが抵抗値R8によって規定されることになる
。
した、この発明の他の実施例の構成を示すもので、この
図に卦いて第3図の各部と対応する部分には同一の符号
が付しである。なお、この実施例に〉いては、入力イン
ピーダンスが抵抗値R8によって規定されることになる
。
寸だ、第9図は、第3図に示した実施例をCOM、S
ゲートを用いることによりさらに簡略化した、この発
明のさらに他の実施例の構成を示す回路図で、この図に
卦いて第3図の各部と対応する部分には同一の符号が付
しである。この実施例は、CMO8ゲートからなるイン
バータ32で積分回路を構成し同じ(CMOSゲートか
らなるインバータ33で比較器を構成するとともにパル
スアンプ13′として反転形構成のものを用いである。
ゲートを用いることによりさらに簡略化した、この発
明のさらに他の実施例の構成を示す回路図で、この図に
卦いて第3図の各部と対応する部分には同一の符号が付
しである。この実施例は、CMO8ゲートからなるイン
バータ32で積分回路を構成し同じ(CMOSゲートか
らなるインバータ33で比較器を構成するとともにパル
スアンプ13′として反転形構成のものを用いである。
以上の説明から明らかなように、この発明によるパルス
幅変調回路は、増幅すべき信号を入力とすると共に反転
入力端子と出力端子との間にコンデンサが介挿された増
幅器と、この増幅器の出力信号をパルス信号に変換する
パルス変換回路と、このパルス変換回路の出力信号を所
定の遅延時間を持って増幅するパルス増幅回路と、この
パルス増幅回路の出力端子と前記増幅器の反転入力端子
との間に介挿されたインピーダンス素子とを各々設けて
構成したものであるから、発振条件をパルス増幅回路に
おける遅延時間によって設定することができ、これによ
って従来の回路のように利得が無駄に使われることがな
くなるから、裸利得が極めて大となり、これによって負
帰還による否低減効果を高め歪率を大幅に改善すること
ができる。
幅変調回路は、増幅すべき信号を入力とすると共に反転
入力端子と出力端子との間にコンデンサが介挿された増
幅器と、この増幅器の出力信号をパルス信号に変換する
パルス変換回路と、このパルス変換回路の出力信号を所
定の遅延時間を持って増幅するパルス増幅回路と、この
パルス増幅回路の出力端子と前記増幅器の反転入力端子
との間に介挿されたインピーダンス素子とを各々設けて
構成したものであるから、発振条件をパルス増幅回路に
おける遅延時間によって設定することができ、これによ
って従来の回路のように利得が無駄に使われることがな
くなるから、裸利得が極めて大となり、これによって負
帰還による否低減効果を高め歪率を大幅に改善すること
ができる。
寸たこの発明によれば、回路構成も極めて簡単であるか
ら、安価に構成することができ、かつ小型化も容易であ
るという利点も得られる。
ら、安価に構成することができ、かつ小型化も容易であ
るという利点も得られる。
第1図は従来のパルス幅変調回路の一構成例を示す回路
図、第2図(イ)、(ロ)は同回路の動作を説明するだ
めの波形図、@3図eよとの発明の一実施例の構成を示
す回路図、第4図および第5図は同実施例の動作を説明
するだめの波形図、@6図は同実施例の具体回路の一例
を示す回路図、第7図は同具体回路の動作を説明するた
めの波形図、第8図はこの発明の他の実施例の構成を示
す回路図、第9図はこの発明のさらに他の実施例の構成
を示す回路図である。 2・・・・・・コンデンサ、3・・・・・・増幅器(演
算増幅器)、8・・・・・・インピーダンス素子(抵抗
)、l】・・・・・・パルス変換回路(比較器)、15
・・・・・・パルス増幅回路。
図、第2図(イ)、(ロ)は同回路の動作を説明するだ
めの波形図、@3図eよとの発明の一実施例の構成を示
す回路図、第4図および第5図は同実施例の動作を説明
するだめの波形図、@6図は同実施例の具体回路の一例
を示す回路図、第7図は同具体回路の動作を説明するた
めの波形図、第8図はこの発明の他の実施例の構成を示
す回路図、第9図はこの発明のさらに他の実施例の構成
を示す回路図である。 2・・・・・・コンデンサ、3・・・・・・増幅器(演
算増幅器)、8・・・・・・インピーダンス素子(抵抗
)、l】・・・・・・パルス変換回路(比較器)、15
・・・・・・パルス増幅回路。
Claims (1)
- 増幅すべ^信号を入力とすると共に反転入力端子と出力
端子との間にコンデンサが介挿された増幅器と、この増
幅器の出力信号をパルス信号に変換−jるパルス変換2
回路と、このパルス変換回路の出力信号を所定の遅延時
間を持って増幅するパルス増幅回路と、このパルス増幅
回路の出力端子と前記増幅器の反転入力端子との間に介
挿されたインピーダンス素子とを具備してなシ、前記パ
ルス増幅回路の出力端子から出力を暇シ出すようにした
ことを特徴とするパルス幅変調回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177989A JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
US06/536,497 US4531096A (en) | 1982-10-09 | 1983-09-28 | Pulse-width modulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57177989A JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5967719A true JPS5967719A (ja) | 1984-04-17 |
JPH0226811B2 JPH0226811B2 (ja) | 1990-06-13 |
Family
ID=16040589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57177989A Granted JPS5967719A (ja) | 1982-10-09 | 1982-10-09 | パルス幅変調回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4531096A (ja) |
JP (1) | JPS5967719A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457435A (en) * | 1994-03-25 | 1995-10-10 | Caterpillar Inc. | Pulse width modulated driver |
JP2000151299A (ja) * | 1998-11-13 | 2000-05-30 | Stmicroelectronics Srl | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するpwmブリッジ増幅器 |
JP2014127764A (ja) * | 2012-12-25 | 2014-07-07 | Diamond Electric Mfg Co Ltd | Ad変換処理装置 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4628275A (en) * | 1985-07-29 | 1986-12-09 | Rockwell International Corporation | Efficient power amplifier for high capacitive devices |
WO1988000772A1 (en) * | 1986-07-18 | 1988-01-28 | Robert Ponto | Audio amplifier system |
US4723292A (en) * | 1986-08-27 | 1988-02-02 | Reen Corporation | Voice evacuation system |
US4743860A (en) * | 1987-03-10 | 1988-05-10 | Seeburg Phonograph Corporation | Audio power amplifier |
US4914399A (en) * | 1989-03-01 | 1990-04-03 | Minnesota Mining And Manufacturing Company | Induction coil driver |
US5077540A (en) * | 1990-06-14 | 1991-12-31 | University Of Virginia Patents Foundation | Minimum pulse width switching power amplifier |
US5218315A (en) * | 1992-01-06 | 1993-06-08 | Infinity Systems, Inc. | Switching amplifier |
US5160896A (en) * | 1992-02-18 | 1992-11-03 | Harman International Industries, Incorporated | Class D amplifier |
US5352986A (en) * | 1993-01-22 | 1994-10-04 | Digital Fidelity, Inc. | Closed loop power controller |
US5451900A (en) * | 1993-03-17 | 1995-09-19 | Kabushiki Kaisha Toshiba | Pulse width modulation circuit |
GB2314474B (en) * | 1996-06-21 | 2001-03-07 | Univ Bristol | Low power audio device |
ATE255784T1 (de) * | 1996-10-31 | 2003-12-15 | Bang & Olufsen As | Pulsmodulierterkeistungsverstärker mit verbessertem kaskadiertem steuerungsverfahren |
US6788792B1 (en) * | 1998-06-26 | 2004-09-07 | Yamaha Corporation | Device for amplitude adjustment and rectification made with MOS technology |
US6373336B1 (en) * | 1998-07-24 | 2002-04-16 | Texas Instruments, Copenhagen Aps | Method of attenuating zero crossing distortion and noise in an amplifier, an amplifier and uses of the method and the amplifier |
US6297693B1 (en) * | 1999-12-23 | 2001-10-02 | Red Chip Company Limited | Techniques for synchronizing a self oscillating variable frequency modulator to an external clock |
US6441685B1 (en) | 2000-03-17 | 2002-08-27 | Jl Audio, Inc. | Amplifier circuit and method for providing negative feedback thereto |
US6320460B1 (en) * | 2000-05-30 | 2001-11-20 | Ivan Meszlenyi | Class D amplifier |
US6420930B1 (en) | 2000-07-12 | 2002-07-16 | Monolithic Power Systems, Inc. | Class D audio amplifier |
US6476673B2 (en) | 2000-07-12 | 2002-11-05 | Monolithic Power Systems, Inc. | Class D audio amplifier |
US6549081B1 (en) * | 2000-07-27 | 2003-04-15 | Agilent Technologies, Inc. | Integrator/ comparator control of ring oscillator frequency and duty cycle |
FR2812478B1 (fr) * | 2000-07-27 | 2003-01-10 | Rene Lambruschi | Circuit electronique de conversion d'un signal et amplificateur integrant ledit circuit |
EP1184973B1 (en) * | 2000-08-29 | 2007-06-06 | STMicroelectronics S.r.l. | Power amplification equipment |
SE0003342D0 (sv) * | 2000-09-19 | 2000-09-19 | Bang & Olufsen Powerhouse As | Controlled self-oscillation modulator and power conversion system using such a modulator |
US6362702B1 (en) | 2000-09-29 | 2002-03-26 | Bang & Olufsen Powerhouse A/S | Controlled self-oscillation modulator and power conversion system using such a modulator |
US6636124B1 (en) | 2001-11-30 | 2003-10-21 | Analog Technologies, Inc. | Method and apparatus for accurate pulse width modulation |
CN1195353C (zh) * | 2001-12-03 | 2005-03-30 | 方虎堂 | 脉冲面积调制数字功率处理方法及装置 |
SE0104401D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Syncronized controlled oscillation modulator |
KR100496883B1 (ko) * | 2003-02-04 | 2005-06-23 | 삼성전자주식회사 | 전류 제어 피더블유엠 회로 및 이를 포함하는 클래스 디이앰프 |
EP1639702B1 (en) * | 2003-06-27 | 2008-11-19 | The TC Group A/S | Self-oscillating power circuit |
TWI312223B (en) * | 2003-11-14 | 2009-07-11 | Beyond Innovation Tech Co Ltd | A pulse width modulation control circuit and the loading system of its application |
US7170266B1 (en) * | 2004-06-18 | 2007-01-30 | National Semiconductor Corporation | Balanced, floating, spread-spectrum pulse width modulator circuit |
US20060181346A1 (en) * | 2005-02-16 | 2006-08-17 | Nguyen Tranh T | Constant frequency self-oscillating amplifier |
KR100617960B1 (ko) | 2005-02-24 | 2006-08-30 | 삼성전자주식회사 | 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법 |
DE102005045584A1 (de) * | 2005-09-23 | 2007-04-12 | Infineon Technologies Ag | Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators |
US7400191B2 (en) | 2006-04-07 | 2008-07-15 | Manuel De Jesus Rodriguez | Switching power amplifier |
KR20070113434A (ko) * | 2006-05-23 | 2007-11-29 | 삼성전자주식회사 | 입력이득 자동 제어회로 및 그 방법 |
US7705672B1 (en) | 2007-02-12 | 2010-04-27 | Manuel De Jesus Rodriguez | Buck converters as power amplifier |
US8031492B2 (en) * | 2007-06-14 | 2011-10-04 | System General Corp. | PWM controller for compensating a maximum output power of a power converter |
EP2096753B1 (en) * | 2008-02-29 | 2011-11-30 | STMicroelectronics (Grenoble) SAS | Switching amplifier |
KR20100008749A (ko) * | 2008-07-16 | 2010-01-26 | 삼성전자주식회사 | 스위칭 파워 증폭 장치 및 그 제어 방법 |
JP5494108B2 (ja) * | 2010-03-26 | 2014-05-14 | セイコーエプソン株式会社 | 容量性負荷駆動装置、液体噴射装置および印刷装置 |
US8410851B1 (en) | 2011-09-12 | 2013-04-02 | Wen-Hsiung Hsieh | Switching amplifier with an inductor |
US8228118B1 (en) | 2011-09-17 | 2012-07-24 | Wen-Hsiung Hsieh | Switching amplifier using capacitor for transmitting energy |
US8212613B1 (en) | 2011-09-21 | 2012-07-03 | Wen-Hsiung Hsieh | Switching amplifier using flyback transformer |
US8451057B2 (en) | 2011-11-02 | 2013-05-28 | Wen-Hsiung Hsieh | Switching amplifier using inductor current feedback |
US9602067B2 (en) | 2011-11-15 | 2017-03-21 | Wen-Hsiung Hsieh | Switching amplifier with pulsed current supply |
US8416020B1 (en) | 2011-11-20 | 2013-04-09 | Wen-Hsiung Hsieh | Switching amplifier and switching amplifying method |
US8432221B1 (en) | 2011-11-27 | 2013-04-30 | Wen-Hsiung Hsieh | Switching amplifying method and switching amplifier |
US8525587B2 (en) | 2011-12-04 | 2013-09-03 | Wen-Hsiung Hsieh | Switching amplifier with inductance means for transmitting energy |
US8760230B2 (en) | 2012-06-28 | 2014-06-24 | Wen-Hsiung Hsieh | Switching amplifier with pulsed current source and sink |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3537022A (en) * | 1968-01-10 | 1970-10-27 | Hewlett Packard Co | Signal translating circuit |
-
1982
- 1982-10-09 JP JP57177989A patent/JPS5967719A/ja active Granted
-
1983
- 1983-09-28 US US06/536,497 patent/US4531096A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457435A (en) * | 1994-03-25 | 1995-10-10 | Caterpillar Inc. | Pulse width modulated driver |
JP2000151299A (ja) * | 1998-11-13 | 2000-05-30 | Stmicroelectronics Srl | 三角波発生器を必要としないアナログ又はデジタル入力用に形態特定可能な入力回路網を具備するpwmブリッジ増幅器 |
JP2014127764A (ja) * | 2012-12-25 | 2014-07-07 | Diamond Electric Mfg Co Ltd | Ad変換処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US4531096A (en) | 1985-07-23 |
JPH0226811B2 (ja) | 1990-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5967719A (ja) | パルス幅変調回路 | |
TWI385914B (zh) | 轉換放大器電路及其方法 | |
US6952131B2 (en) | Digital PWM input D class amplifier by PWM negative feedback | |
CN100527605C (zh) | 放大器及使用它的高频功率放大器 | |
US7151404B2 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
JPH02177607A (ja) | パルス幅変調増幅回路 | |
JPH07507436A (ja) | 周波数倍増器 | |
US6346852B1 (en) | Class-D amplifier with enhanced bandwidth | |
US6696891B2 (en) | Class D amplifier | |
US4272690A (en) | Clock controlled pulse width modulator | |
US3612901A (en) | Pulse generator having controllable duty cycle | |
ES8703701A1 (es) | Un amplificador de banda ancha y alta tension para abonados de centrales telefonicas | |
EP0600515B1 (en) | Transmission control circuit for use in TDMA communication device | |
JPH0782346B2 (ja) | プッシュプル増幅器を備えた電子トーン・ゼネレータ | |
JPH0767277B2 (ja) | 他励型スィッチング電源の制御回路 | |
US20040032704A1 (en) | Delay circuit | |
JPS56134829A (en) | Pulse width modulating circuit | |
JPS6040728B2 (ja) | パルス幅変調スイツチング増幅トランジスタのベ−ス駆動回路 | |
US4591811A (en) | Generator for generating an amplitude modulated signal corresponding to a carrier signal modulated by an information signal | |
JPS6213114Y2 (ja) | ||
JPS589383Y2 (ja) | パルス増幅回路 | |
JPH0423963B2 (ja) | ||
SU1241372A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
JPH0522960Y2 (ja) | ||
CN111414038A (zh) | 一种数字音频功率放大器及电子设备 |