KR100493022B1 - Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 - Google Patents

Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100493022B1
KR100493022B1 KR10-2002-0040093A KR20020040093A KR100493022B1 KR 100493022 B1 KR100493022 B1 KR 100493022B1 KR 20020040093 A KR20020040093 A KR 20020040093A KR 100493022 B1 KR100493022 B1 KR 100493022B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
film
semiconductor substrate
silicon
oxide film
Prior art date
Application number
KR10-2002-0040093A
Other languages
English (en)
Other versions
KR20040005516A (ko
Inventor
유재윤
박문한
권대진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0040093A priority Critical patent/KR100493022B1/ko
Priority to US10/455,676 priority patent/US6835621B2/en
Priority to JP2003183380A priority patent/JP2005108864A/ja
Publication of KR20040005516A publication Critical patent/KR20040005516A/ko
Application granted granted Critical
Publication of KR100493022B1 publication Critical patent/KR100493022B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 불휘발성 메모리 소자의 제조 방법은 SONOS 구조를 갖는 불휘발성 메모리 소자를 제조하는 방법으로서, 전하 트랩층으로서의 실리콘 질화막과 컨트롤 게이트 전극으로서의 폴리실리콘막이 전기적으로 절연되는 구조를 만드는 방법이다. 먼저 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성한다. 다음에 산소(O2) 가스, 오존(O3) 가스나 또는 아산화질소(N2O) 가스를 수소(H2) 가스와 함께 제공하여 500-1150℃의 온도 및 1-760 torr의 압력에서 산소 래디컬(O*)를 발생시키거나 플라즈마를 이용하여 산소 래디컬을 발생시켜, 산소 래디컬(O*)이 노출된 실리콘 질화막 패턴의 상측 및 측부 표면 및 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 반도체 기판의 노출 표면상에 게이트 절연막을 형성한다. 그리고 실리콘 질화 산화막 및 게이트 절연막 위에 컨트롤 게이트 전극을 형성한다.

Description

ＳＯＮＯＳ 구조를 갖는 불휘발성 메모리 소자의 제조 방법{Method for fabricating nonvolatile memory device having a structure of silicon-oxide-nitride-oxide-silicon}
본 발명은 불휘발성 메모리 소자의 제조 방법에 관한 것으로서, 특히 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 구조를 갖는 불휘발성 메모리 소자의 제조 방법에 관한 것이다.
데이터를 저장하기 위해 사용되는 반도체 메모리 소자들은, 일반적으로, 휘발성(volatile) 또는 불휘발성(non-volatile) 메모리 소자로 구별될 수 있다. 휘발성 메모리 소자들은 전원 공급이 중단됨에 따라 저장된 데이터를 소실하지만, 불휘발성 메모리 소자는 전원 공급이 중단되더라도 저장된 데이터를 유지한다. 따라서 이동 전화 시스템, 음악 및/또는 영상 데이터를 저장하기 위한 메모리 카드 및 그 밖의 다른 응용 장치에서와 같이, 전원을 항상 사용할 수 없거나, 자주 중단되거나, 또는 낮은 파워 사용이 요구되는 상황에서는 불휘발성 메모리 소자들이 폭넓게 사용된다.
일반적으로 불휘발성 메모리 소자의 셀 트랜지스터들은 적층된 게이트(stacked gate) 구조를 갖는다. 적층된 게이트 구조는, 셀 트랜지스터의 채널 영역 위에서 순차적으로 적층되는 게이트 절연막, 플로팅 게이트 전극, 게이트간 절연막 및 컨트롤 게이트 전극을 포함한다. 반면에 SONOS 구조를 갖는 불휘발성 메모리 소자는, 내부에 채널 영역이 형성되는 실리콘막, 터널링층을 형성하는 산화막, 차폐층으로 사용되는 질화막, 및 컨트롤 게이트 전극으로 사용되는 실리콘막을 갖는다.
도 1은 종래의 SONOS 구조를 갖는 불휘발성 메모리 소자의 문제점을 설명하기 위하여 나타내 보인 단면도이다.
도 1을 참조하면, 반도체 기판(100) 위에 ONO막(110)이 배치된다. 반도체 기판(100)은 소스 영역 또는 드레인 영역으로 사용되는 고농도의 불순물 영역들을 갖는다. 상기 ONO막(110)은, 터널링층(tunneling layer)으로서의 제1 실리콘 산화막(112)과, 전하 트랩층(charge trapping layer)으로서의 실리콘 질화막(114)과, 그리고 차폐층(blocking layer)으로서의 제2 실리콘 산화막(114)이 순차적으로 적층된 구조를 갖는다. 인접한 ONO막(110) 사이의 반도체 기판(100) 위에는 게이트 절연막(120)이 배치된다. 그리고 ONO막(110) 및 게이트 절연막(120) 위에는 컨트롤 게이트 전극(130)이 배치된다.
이와 같은 불휘발성 메모리 소자를 프로그램(program)하기 위해서는, 컨트롤 게이트 전극(130)에 양의 바이어스를 인가하고, 불순물 영역(102)에 적절한 바이어스를 인가한다. 그러면, 반도체 기판(100)으로부터의 열 전자들(hot electrons)이 전하 트랩층(114)의 전하 트랩 영역 안으로 트랩되며, 이에 따라 셀의 문턱 전압이 변경된다. 상기 불휘발성 메모리 소자를 소거(erase)하기 위해서는, 컨트롤 게이트 전극(130)에 음의 바이어스를 인가하고, 불순물 영역(102)에 적절한 바이어스를 인가한다. 그러면 반도체 기판(100)으로부터의 홀들(holes)도 전하 트랩층(114)의 전하 트랩 영역으로 트랩되어, 이미 전하 트랩 영역 내에 있는 여분의 전자들과 재결합하며, 이에 따라 셀의 문턱 전압이 변경된다.
종래의 불휘발성 메모리 소자를 제조하기 위해서는, 먼저 반도체 기판(100) 위에 ONO막(110)을 형성한다. 그리고 ONO막(110) 사이의 반도체 기판(100) 위에 게이트 절연막(120)을 형성한다. 다음에 전면에 컨트롤 게이트 전극(130)을 형성한다.
그런데 이와 같은 종래의 방법에 의해 불휘발성 메모리 소자를 제작하게 되면, 전하 트랩층으로서의 실리콘 질화막(114)과 컨트롤 게이트 전극(130)이 접촉되는 부분(도면에서 "A"로 나타낸 부분)이 발생될 수 있다. 실리콘 질화막(114)과 컨트롤 게이트 전극(130)이 접촉되어 전기적인 숏(short)이 발생하면, 프로그램시에 실리콘 질화막(114) 내에 트랩되는 열 전자들이 컨트롤 게이트 전극(130)으로 빠져나갈 수 있으며, 소거시에도 컨트롤 게이트 전극(130)을 통하여 전자들이 실리콘 질화막(114)으로 유입되는 문제가 발생된다.
본 발명이 이루고자 하는 기술적 과제는 컨트롤 게이트 전극과 전하 트랩층 사이를 전기적으로 절연시킬 수 있는 SONOS 구조를 갖는 불휘발성 메모리 소자의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 불휘발성 메모리 소자의 제조 방법은, 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계, 산소(O2) 가스, 오존(O3) 가스나 또는 아산화질소(N2O) 가스를 수소(H2) 가스와 함께 제공하여 500-1150℃의 온도 및 1-760 torr의 압력에서 산소 래디컬(O*)를 발생시키고 상기 산소 래디컬(O*)이 노출된 상기 실리콘 질화막 패턴의 상측 및 측부 표면 및 상기 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 상기 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 상기 반도체 기판의 노출 표면상에 게이트 절연막을 형성하는 단계, 및 상기 실리콘 질화 산화막 및 상기 게이트 절연막 위에 컨트롤 게이트 전극을 형성하는 단계를 포함하여 수행될 수 있다. 또는, 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계, 플라즈마 방법으로 산소 래디컬(O*)를 발생시키고 상기 산소 래디컬(O*)이 노출된 상기 실리콘 질화막 패턴의 상측 및 측부 표면 및 상기 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 상기 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 상기 반도체 기판의 노출 표면상에 게이트 절연막을 형성하는 단계, 및 상기 실리콘 질화 산화막 및 상기 게이트 절연막 위에 컨트롤 게이트 전극을 형성하는 단계를 포함하여 수행될 수 있다.
상기 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계는, 상기 반도체 기판 위에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막 위에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막 위에 포토레지스트막 패턴을 형성하는 단계와, 상기 포토레지스트막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 반도체 기판의 일부 표면이 노출되도록 상기 실리콘 질화막 및 실리콘 산화막을 순차적으로 식각하는 단계, 및 상기 포토레지스트막 패턴을 제거하는 단계를 포함하는 것이 바람직하다.
이 경우 상기 실리콘 산화막은 열 산화 방법을 사용하여 형성하는 이 바람직하다.
그리고 상기 실리콘 질화막은 화학 기상 증착법을 사용하여 형성하는 것이 바람직하다.
또한 상기 실리콘 질화막의 두께는 형성하고자 하는 전하 트랩층의 소망하는 두께보다 더 크게 형성하는 것이 바람직하다.
상기 게이트 절연막의 두께는 상기 실리콘 질화 산화막 두께의 2배가 되도록 하는 것이 바람직하다.
삭제
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 2 내지 도 5는 본 발명에 따른 SONOS 구조를 갖는 불휘발성 메모리 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 2를 참조하면, 반도체 기판(200) 위에 터널링층으로서의 실리콘 산화막(212) 및 전하 트랩층으로서의 실리콘 질화막(214)을 순차적으로 형성한다. 상기 실리콘 산화막(212)은, 반도체 기판(200)을 열 산화시킴으로써 형성할 수 있다. 상기 실리콘 질화막(214)은, 화학 기상 증착(CVD; Chemical Mechanical Deposition)법을 사용하여 형성할 수 있다. 이 경우, 실리콘 질화막(214)의 두께(d)는, 전하 트랩층의 소망하는 두께(d1)와 여분의 두께(d2)의 합이 되도록 한다. 여기서 여분의 두께(d2)는, 후속의 산화 공정에 의해, 전하 트랩층과 컨트롤 게이트 전극 사이에 형성될 차폐층의 일부로 만들어진다.
다음에 도 3을 참조하면, 실리콘 질화막(214) 위에 마스크막 패턴, 예컨대 포토레지스트막 패턴(220)을 형성한다. 상기 포토레지스트막 패턴(220)은 실리콘 질화막(214) 일부 표면을 노출시키는 개구부를 갖는다. 다음에 상기 포토레지스트막 패턴(220)을 식각 마스크로 한 식각 공정을 수행하여, 노출된 실리콘 질화막(214) 및 실리콘 산화막(212)을 순차적으로 제거한다. 그러면 반도체 기판(200)의 일부 표면이 노출되는 동시에, 반도체 기판(200)의 일부 표면 위에는 실리콘 산화막 패턴(213) 및 실리콘 질화막 패턴(215)이 순차적으로 적층된 NO막 패턴(210')이 만들어진다. 상기 식각 공정으로는 건식 식각 공정을 사용할 수 있다. NO막 패턴(210')을 형성한 후에는 상기 포토레지스트막 패턴(220)을 제거한다.
다음에 도 4를 참조하면, 산화 공정을 수행하여 차폐층으로서의 실리콘 질화 산화(SiON)막(219) 및 게이트 절연막으로서의 실리콘 산화막(230)을 형성한다. 이때 실리콘 산화막(230)의 두께는 실리콘 질화 산화막(219)의 2배가 되도록 한다. 상기 실리콘 질화 산화막(219) 및 실리콘 산화막(230)이 만들어지면서, 동시에 전하 트랩층으로서의 소망하고자 하는 두께(d1)를 갖는 실리콘 질화막(215)도 또한 만들어진다. 실리콘 질화 산화막(219)은 실리콘 질화막(215)의 상면 및 측면상에 형성되고, 실리콘 산화막(230)은 반도체 기판(200) 표면에 형성된다. 상기 산화 공정에 의해, 실리콘 산화막(213), 실리콘 질화막(215) 및 실리콘 질화 산화막(219)이 순차적으로 적층된 ONO막(210)이 만들어진다.
상기 산화 공정은 상기 실리콘 질화막(215)을 산화시킬 수 있는 래디컬 산화(radical oxidation) 방법을 사용하여 수행할 수 있다. 즉 NO막(210')이 형성된 반도체 기판(200)을 반응 챔버(reaction chamber)에 로딩시킨 후, 반응 챔버 내에 산소 래디컬(O*)을 발생시킨다. 발생된 산소 래디컬(O*)은 실리콘 질화막(215) 표면에서 반응하여 실리콘 질화막(215) 표면을 산화시킨다. 상기 래디컬 산화 방법을 수행하는데 있어서, 플라즈마(plasma) 방식을 이용해 산소 래디컬(O*)을 발생시킬 수 있고, 또는 고온의 습식 산화 조건에 의해 산소 래디컬(O*)이 발생되도록 할 수 있다.
플라즈마 방식을 이용할 경우, 플라즈마 반응챔버 내에 크립톤(Kr) 가스와 산소(O2) 가스를 포함하는 반응가스를 주입하면서 RF(Redio Frequency) 파워를 인가하면, 산소(O2)가스로부터 산소 래디컬(O*)이 발생된다. 상기 크립톤(Kr) 가스 대신에 헬륨(He) 가스 또는 아르곤(Ar) 가스를 사용할 수 있다. 그리고 상기 산소(O2) 가스 대신에 오존(O3) 가스나 아산화질소(N2O) 가스를 사용할 수 있다.
고온의 습식 산화 조건을 이용할 경우, 고온용 반응 챔버 내의 온도를 대략 500-1150℃로 유지하고 압력을 1-760 torr로 유지시킨 상태에서, 산화용 반응 가스, 예컨대 산소(O2) 가스 및 수소(H2) 가스를 주입하여 산소 래디컬(O*)이 발생되도록 한다. 이때, 상기 산소(O2) 가스 대신에 오존(O3) 가스나 아산화질소(N2O) 가스를 사용할 수 있다.
다음에 도 5를 참조하면, 실리콘 질화 산화막(219) 및 실리콘 산화막(230) 위에 컨트롤 게이트 전극으로서의 폴리실리콘막(240)을 형성한다. 실리콘 질화막(215)의 상부 및 측면에 실리콘 질화 산화막(219)이 형성되어 있으며, 폴리실리콘막(240)은 실리콘 질화 산화막(219)위에 형성되므로, 폴리실리콘막(240)과 실리콘 질화 산화막(219)은 전기적으로 절연된다. 상기 폴리실리콘막(240)은 화학 기상 증착법을 사용하여 형성할 수 있다. 이때 화학 기상 증착시에 사용되는 소스 가스의 대략 10% 체적만큼 포스핀(phosphine) 가스를 혼합하여, 폴리실리콘막(240)이 n형 불순물인 포스포러스(Phosphorus)로 도핑되도록 함으로써 높은 도전성을 갖도록 할 수 있다. 그리고 게이트 라인의 전류 저항을 감소시키기 위하여 컨트롤 게이트 전극(240)상에 금속 실리사이드막(250)을 형성하는 금속 실리사이드 공정을 수행한다.
다음에 통상의 패터닝 공정과, 반도체 기판(200) 내에 소스/드레인 영역을 만들기 위한 불순물 이온 주입 공정을 수행하여 SONOS 구조를 갖는 불휘발성 메모리 소자를 완성한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상의 설명에서와 같이, 본 발명에 따른 SONOS 구조를 갖는 불휘발성 메모리 소자의 제조 방법에 의하면, 전하 트랩층으로서의 실리콘 질화막의 상부 및 측면을 산화시킴으로써 차폐층으로서의 실리콘 질화 산화막을 형성하고, 그 위에 컨트롤 게이트 전극으로서의 폴리실리콘막을 형성함으로써, 전하 트랩층으로서의 실리콘 질화막과 컨트롤 게이트 전극으로서의 폴리실리콘막이 전기적으로 연결되는 현상이 발생되지 않으며, 이에 따라 소자의 프로그램 및 소거 동작이 안정적으로 이루어질 수 있다는 이점을 제공한다.
도 1은 종래의 SONOS 구조를 갖는 불휘발성 메모리 소자의 문제점을 설명하기 위하여 나타내 보인 단면도이다.
도 2 내지 도 5는 본 발명에 따른 SONOS 구조를 갖는 불휘발성 메모리 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.

Claims (10)

  1. 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계;
    산소(O2) 가스, 오존(O3) 가스나 또는 아산화질소(N2O) 가스를 수소(H2) 가스와 함께 제공하여 500-1150℃의 온도 및 1-760 torr의 압력에서 산소 래디컬(O*)를 발생시키고 상기 산소 래디컬(O*)이 노출된 상기 실리콘 질화막 패턴의 상측 및 측부 표면 및 상기 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 상기 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 상기 반도체 기판의 노출 표면상에 게이트 절연막을 형성하는 단계; 및
    상기 실리콘 질화 산화막 및 상기 게이트 절연막 위에 컨트롤 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  2. 제1항에 있어서, 상기 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계는,
    상기 반도체 기판 위에 실리콘 산화막을 형성하는 단계;
    상기 실리콘 산화막 위에 실리콘 질화막을 형성하는 단계;
    상기 실리콘 질화막 위에 포토레지스트막 패턴을 형성하는 단계;
    상기 포토레지스트막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 반도체 기판의 일부 표면이 노출되도록 상기 실리콘 질화막 및 실리콘 산화막을 순차적으로 식각하는 단계; 및
    상기 포토레지스트막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 실리콘 산화막은 열 산화 방법을 사용하여 형성하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  4. 제2항에 있어서,
    상기 실리콘 질화막은 화학 기상 증착법을 사용하여 형성하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  5. 제2항에 있어서,
    상기 실리콘 질화막의 두께는 형성하고자 하는 전하 트랩층의 소망하는 두께보다 더 크게 형성하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  6. 삭제
  7. 반도체 기판상에 터널링층 및 전하 트랩층으로서의 실리콘 산화막-실리콘 질화막 패턴을 형성하는 단계;
    플라즈마 방법으로 산소 래디컬(O*)를 발생시키고 상기 산소 래디컬(O*)이 노출된 상기 실리콘 질화막 패턴의 상측 및 측부 표면 및 상기 반도체 기판의 노출 표면과 반응하도록 하는 래디컬 산화 공정을 수행하여, 상기 실리콘 질화막 패턴의 상부 및 측면상에 차폐층으로서의 실리콘 질화 산화막과, 상기 반도체 기판의 노출 표면상에 게이트 절연막을 형성하는 단계; 및
    상기 실리콘 질화 산화막 및 상기 게이트 절연막 위에 컨트롤 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
KR10-2002-0040093A 2002-07-10 2002-07-10 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 KR100493022B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0040093A KR100493022B1 (ko) 2002-07-10 2002-07-10 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
US10/455,676 US6835621B2 (en) 2002-07-10 2003-06-05 Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
JP2003183380A JP2005108864A (ja) 2002-07-10 2003-06-26 Ｓｏｎｏｓ構造を有する不揮発性メモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0040093A KR100493022B1 (ko) 2002-07-10 2002-07-10 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040005516A KR20040005516A (ko) 2004-01-16
KR100493022B1 true KR100493022B1 (ko) 2005-06-07

Family

ID=30113122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0040093A KR100493022B1 (ko) 2002-07-10 2002-07-10 Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법

Country Status (3)

Country Link
US (1) US6835621B2 (ko)
JP (1) JP2005108864A (ko)
KR (1) KR100493022B1 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
KR100475087B1 (ko) * 2002-08-19 2005-03-10 삼성전자주식회사 국부적 ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의제조 방법
US7183166B2 (en) * 2003-11-25 2007-02-27 Macronix International Co., Ltd. Method for forming oxide on ONO structure
TWI229924B (en) * 2004-02-10 2005-03-21 Powerchip Semiconductor Corp Method of manufacturing non-volatile memory cell
CN1309047C (zh) * 2004-03-26 2007-04-04 力晶半导体股份有限公司 非挥发性存储单元的制造方法
KR100577311B1 (ko) * 2004-06-09 2006-05-10 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 구동방법
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US20080032464A1 (en) * 2006-08-02 2008-02-07 Spansion Llc Memory cell system with nitride charge isolation
KR100819002B1 (ko) * 2006-10-20 2008-04-02 삼성전자주식회사 비휘발성 메모리 소자 제조 방법
KR100786707B1 (ko) * 2006-12-21 2007-12-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8283261B2 (en) * 2007-05-25 2012-10-09 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
JP5205011B2 (ja) * 2007-08-24 2013-06-05 ルネサスエレクトロニクス株式会社 不揮発性半導体装置およびその製造方法
US7772072B2 (en) * 2007-08-28 2010-08-10 Macronix International Co., Ltd. Method for manufacturing non-volatile memory
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7902587B2 (en) * 2008-04-17 2011-03-08 United Microelectronics Corp. Non-volatile memory cell
US8252653B2 (en) 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8404549B2 (en) * 2008-11-06 2013-03-26 Spansion Llc Fabricating method of mirror bit memory device having split ONO film with top oxide film formed by oxidation process
US8221791B1 (en) 2008-12-10 2012-07-17 University Of Central Florida Research Foundation, Inc. Silica-based antibacterial and antifungal nanoformulation
JP2010199194A (ja) * 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
CN102097385B (zh) * 2009-12-15 2014-05-07 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097383B (zh) * 2009-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110658B (zh) * 2009-12-29 2013-07-17 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
US8471328B2 (en) 2010-07-26 2013-06-25 United Microelectronics Corp. Non-volatile memory and manufacturing method thereof
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
CN109870769A (zh) * 2019-03-04 2019-06-11 南京大学 一种干法蚀刻制备二氧化硅光学微盘腔的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199381B1 (ko) * 1996-02-09 1999-06-15 김영환 플래쉬 이이피롬 셀 제조 방법
KR20000018524A (ko) * 1998-09-02 2000-04-06 김영환 비휘발성 메모리 소자 및 그의 제조방법
KR20000031796A (ko) * 1998-11-10 2000-06-05 김영환 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자제조방법
JP2001028404A (ja) * 1999-07-13 2001-01-30 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
JP2001144176A (ja) * 1999-11-12 2001-05-25 Sanyo Electric Co Ltd 半導体装置とその製造方法
WO2002011145A2 (de) * 2000-07-28 2002-02-07 Infineon Technologies Ag Verfahren zur herstellung einer multi-bit-speicherzelle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714412A (en) * 1996-12-02 1998-02-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-level, split-gate, flash memory cell and method of manufacture thereof
JP4104834B2 (ja) * 2001-04-13 2008-06-18 株式会社東芝 Ｍｉｓ型電界効果トランジスタの製造方法
TW503509B (en) * 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199381B1 (ko) * 1996-02-09 1999-06-15 김영환 플래쉬 이이피롬 셀 제조 방법
KR20000018524A (ko) * 1998-09-02 2000-04-06 김영환 비휘발성 메모리 소자 및 그의 제조방법
KR20000031796A (ko) * 1998-11-10 2000-06-05 김영환 터널링 산화막 형성방법 및 그를 이용한 비휘발성 메모리 소자제조방법
JP2001028404A (ja) * 1999-07-13 2001-01-30 Sanyo Electric Co Ltd 不揮発性半導体記憶装置とその製造方法
JP2001144176A (ja) * 1999-11-12 2001-05-25 Sanyo Electric Co Ltd 半導体装置とその製造方法
WO2002011145A2 (de) * 2000-07-28 2002-02-07 Infineon Technologies Ag Verfahren zur herstellung einer multi-bit-speicherzelle

Also Published As

Publication number Publication date
US6835621B2 (en) 2004-12-28
JP2005108864A (ja) 2005-04-21
US20040009642A1 (en) 2004-01-15
KR20040005516A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
KR100493022B1 (ko) Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
KR100829600B1 (ko) 비휘발성 메모리 장치의 제조 방법
JP4885420B2 (ja) Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入
US7169668B2 (en) Method of manufacturing a split-gate flash memory device
WO2004021449A1 (ja) 半導体記憶装置及びその製造方法
KR20060133166A (ko) 불휘발성 메모리 장치의 게이트 형성 방법
JP4287217B2 (ja) 局部的ｓｏｎｏｓ構造を有する不揮発性メモリの製造方法
KR100471165B1 (ko) 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법
JP2007311695A (ja) 半導体装置の製造方法
JP4425588B2 (ja) 側壁ゲートとｓｏｎｏｓセル構造を有する不揮発性メモリ素子の製造方法
US6797567B2 (en) High-K tunneling dielectric for read only memory device and fabrication method thereof
KR20100018531A (ko) 반도체 메모리 장치 및 그 제조 방법
US7582527B2 (en) Method for fabricating semiconductor device
US20100283098A1 (en) Nonvolatile semiconductor memory device and a method of manufacturing the same
US20050101065A1 (en) Method of manufacturing a semiconductor device
JP2004193414A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100665396B1 (ko) 플래쉬 메모리 소자의 제조 방법
US6828201B1 (en) Method of manufacturing a top insulating layer for a sonos-type device
US6627500B1 (en) Method of fabricating nitride read only memory
KR100481869B1 (ko) 소노스 기억 셀 형성방법
KR20070058725A (ko) 불휘발성 메모리 소자의 제조 방법
JP2005129711A (ja) 半導体装置及びその製造方法
KR20060011436A (ko) 로컬 오엔오형 비휘발성 메모리 소자의 제조 방법
KR20070049268A (ko) 터널 산화막 형성 방법
KR20060098101A (ko) 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 15