JP2010199194A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010199194A JP2010199194A JP2009040613A JP2009040613A JP2010199194A JP 2010199194 A JP2010199194 A JP 2010199194A JP 2009040613 A JP2009040613 A JP 2009040613A JP 2009040613 A JP2009040613 A JP 2009040613A JP 2010199194 A JP2010199194 A JP 2010199194A
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- film
- insulating film
- semiconductor
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】メモリセルを微細化しても電荷保持の信頼性が高く、メモリセルの特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体基板11上に電荷蓄積膜15を形成し、半導体基板11の上層部分にメモリストリング方向に延びる複数本の素子分離絶縁膜を形成することにより、電荷蓄積膜15を電極方向に分断すると共に、半導体基板11の上層部分を複数本の半導体部分13に区画する。その後、電荷蓄積膜15をメモリストリング方向に分断する。次に、マトリクス状に分断された電荷蓄積膜15を覆うように、ブロック絶縁膜18を連続膜として形成する。次に、ブロック絶縁膜18上に導電膜を形成し、この導電膜を加工することにより、ワード電極WL及びセレクトゲート電極SGを形成する。
【選択図】図1
【解決手段】半導体基板11上に電荷蓄積膜15を形成し、半導体基板11の上層部分にメモリストリング方向に延びる複数本の素子分離絶縁膜を形成することにより、電荷蓄積膜15を電極方向に分断すると共に、半導体基板11の上層部分を複数本の半導体部分13に区画する。その後、電荷蓄積膜15をメモリストリング方向に分断する。次に、マトリクス状に分断された電荷蓄積膜15を覆うように、ブロック絶縁膜18を連続膜として形成する。次に、ブロック絶縁膜18上に導電膜を形成し、この導電膜を加工することにより、ワード電極WL及びセレクトゲート電極SGを形成する。
【選択図】図1
Description
本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、電荷蓄積膜に電荷を蓄積させることによって情報を記憶する不揮発性半導体記憶装置及びその製造方法に関する。
従来より、不揮発性メモリとしてNAND型フラッシュメモリ及びNOR型フラッシュメモリが広く使われている。また、最近はNAND型フラッシュメモリとNOR型フラッシュメモリの両方の特徴を兼ね備えたフラッシュメモリも提案されている。NAND型フラッシュメモリとしては、従来はフローティングゲートを用いたメモリが主に使われていたが、最近はMONOS(metal-oxide-nitride-oxide-silicon)構造のメモリも開発されている。
MONOS構造のNAND型フラッシュメモリにおいては、電荷蓄積膜は絶縁膜によって構成されており、電荷をこの電荷蓄積膜のトラップサイトに注入したり、トラップサイトに蓄積されている電荷を消去したりすることにより、メモリセルを構成するメモリセルトランジスタの閾値を制御し、情報を記憶している(例えば、特許文献1参照。)。
しかしながら、近年、不揮発性メモリの大容量化・低コスト化に伴い、個々のメモリセルが微細化している。今後、より一層の微細化が進むと、メモリセル間の距離が短くなり、電荷保持の信頼性が低下する可能性がある。また、メモリセルの微細化に伴い、各構成部材を加工する際に導入されたダメージがメモリセルの特性に及ぼす影響が増大する可能性がある。
本発明の目的は、メモリセルを微細化しても電荷保持の信頼性が高く、メモリセルの特性が良好な不揮発性半導体記憶装置及びその製造方法を提供することである。
本発明の一態様によれば、半導体基板と、前記半導体基板の上層部分に形成され、前記上層部分を第1方向に延びる複数本の半導体部分に区画する複数の素子分離領域と、前記半導体部分上に前記第1方向に沿って断続的に設けられた複数の電荷蓄積膜と、前記複数の電荷蓄積膜を覆うように設けられたブロック絶縁膜と、前記ブロック絶縁膜上に、前記第1方向に対して交差する第2方向に沿って配列された複数の前記電荷蓄積膜からなる列ごとに設けられたワード電極と、を備え、前記第1方向及び前記第2方向に沿って配列された複数の前記電荷蓄積膜は相互に離隔しており、前記ブロック絶縁膜は、前記第1方向及び前記第2方向に沿って連続的に形成されていることを特徴とする不揮発性半導体記憶装置が提供される。
本発明の他の一態様によれば、半導体基板上に電荷蓄積膜を形成する工程と、前記電荷蓄積膜及び前記半導体基板の上層部分に第1方向に延びる複数本の素子分離領域を形成することにより、前記電荷蓄積膜を前記第1方向に対して交差する第2方向に分断すると共に、前記上層部分を第1方向に延びる複数本の半導体部分に区画する工程と、前記電荷蓄積膜を前記第1方向に分断する工程と、前記第1方向及び前記第2方向に沿って配列された複数の前記電荷蓄積膜を覆うように、ブロック絶縁膜を前記第1方向及び前記第2方向に沿って連続的に形成する工程と、前記ブロック絶縁膜上に導電膜を形成する工程と、前記導電膜を前記第1方向に分断する工程と、を備えたことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明によれば、メモリセルを微細化しても電荷保持の信頼性が高く、メモリセルの特性が良好な不揮発性半導体記憶装置及びその製造方法を実現することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図2は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図であり、
図3は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視断面図である。
なお、図2は不揮発性半導体記憶装置のメモリ部のみを示し、図3はメモリ部のメモリセル領域のみを示している。また、図2においては、ブロック絶縁膜は図示を省略している。
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図であり、
図2は、本実施形態に係る不揮発性半導体記憶装置を例示する平面図であり、
図3は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視断面図である。
なお、図2は不揮発性半導体記憶装置のメモリ部のみを示し、図3はメモリ部のメモリセル領域のみを示している。また、図2においては、ブロック絶縁膜は図示を省略している。
図1に示すように、本実施形態に係る不揮発性半導体記憶装置1(以下、単に「装置1」ともいう)においては、半導体基板11が設けられている。半導体基板11は、例えば、単結晶のシリコンにより形成されている。半導体基板11の上面に対して垂直な方向(以下、「高さ方向」という)から見て、装置1には、情報を記憶するメモリ部Mと、メモリ部Mを駆動する周辺回路部Cとが設定されている。メモリ部Mには、メモリセルトランジスタが形成されるメモリセル領域Rmcと、セレクトゲートトランジスタが形成されるセレクトゲート領域Rsgとが設定されている。半導体基板11の上面に対して平行な一方向(以下、「メモリストリング方向」という)において、セレクトゲート領域Rsgはメモリセル領域Rmcを挟む位置に配置されている。
図1〜図3に示すように、メモリ部Mにおいては、半導体基板11の上層部分に、メモリストリング方向に延びる素子分離絶縁膜12が埋め込まれている。素子分離絶縁膜12は、メモリセル領域Rmcを挟む一対のセレクトゲート領域Rsgをつなぐように形成されており、半導体基板11の上層部分をメモリストリング方向に延びる複数本の半導体部分13に区画する素子分離領域として機能する。後述するように、半導体部分13は、装置1のアクティブエリアとして機能する。なお、素子分離領域は、素子分離絶縁膜12ではなく、不純物が高濃度に導入された半導体領域によって構成されていてもよい。
メモリ部Mのメモリセル領域Rmcには、メモリストリング方向に延びる半導体部分13の中間部が位置している。半導体部分13の中間部の上面上には、トンネル絶縁膜14がメモリストリング方向に沿って断続的に設けられている。トンネル絶縁膜14は、通常は絶縁性であるが、装置1の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜である。トンネル絶縁膜14は、例えば、単層のシリコン酸化膜又はONO膜(oxide-nitride-oxide膜:酸化物−窒化物−酸化物膜)によって構成されている。
トンネル絶縁膜14の直上域には電荷蓄積膜15が設けられている。電荷蓄積膜15は電荷を保持する能力がある膜であり、例えば、電子のトラップサイトを含む膜であり、例えば、シリコン窒化膜である。半導体基板11の上面に平行な方向のうち、メモリストリング方向に対して直交する方向を「電極方向」とするとき、トンネル絶縁膜14及び電荷蓄積膜15は、メモリストリング方向及び電極方向に沿ってマトリクス状に配列されており、トンネル絶縁膜14及び電荷蓄積膜15からなる積層膜同士は相互に離隔している。高さ方向において、素子分離絶縁膜12の上面は、電荷蓄積膜15の下面と上面の間に位置している。
一方、メモリ部Mのセレクトゲート領域Rsgには、半導体部分13における上述の中間部の両側の部分が配置されている。セレクトゲート領域Rsgにおいて、半導体部分13の直上域にはバリア膜16が設けられている。バリア膜16は、例えばシリコン酸化物により形成されている。バリア膜16上にはトンネル絶縁膜14及び電荷蓄積膜15は設けられていない。すなわち、セレクトゲート領域Rsgには、トンネル絶縁膜14及び電荷蓄積膜15が設けられていない。
そして、半導体基板11上には、素子分離絶縁膜12、半導体部分13、トンネル絶縁膜14、電荷蓄積膜15及びバリア膜16を覆うように、ブロック絶縁膜18が設けられている。ブロック絶縁膜18は、メモリ部M内で分断されておらず、メモリ部Mの全域にわたってメモリストリング方向及び電極方向に沿って連続的に平面状に形成されている。また、メモリセル領域Rmcにおけるトンネル絶縁膜14及び電荷蓄積膜15からなる積層膜の相互間においては、ブロック絶縁膜18は半導体基板11に接している。
ブロック絶縁膜18は、装置1の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜であり、高誘電率材料、例えば、誘電率が電荷蓄積膜15を形成する材料の誘電率よりも高い材料によって形成されており、例えば、アルミナによって形成されている。成膜方法によっても異なるが、電荷蓄積膜15を形成するシリコン窒化物の比誘電率は例えば7であり、ブロック絶縁膜18を形成するアルミナの比誘電率は例えば8.5である。なお、トンネル絶縁膜14を形成するシリコン酸化物の比誘電率は例えば3.8である。
メモリセル領域Rmcにおいては、ブロック絶縁膜18上に、電極方向に延びるワード電極WLが設けられている。ワード電極WLは、下層側から順に、金属層21、ポリシリコン層22及びポリシリコン層23が積層された積層膜により構成されている。また、ワード電極WLは、マトリクス状に配列された複数の電荷蓄積膜15のうち、電極方向に沿って配列された複数の電荷蓄積膜15からなる列ごとに設けられており、例えば、電極方向に沿って配列された複数の電荷蓄積膜15の直上域をつなぐように設けられている。
セレクトゲート領域Rsgにおいては、ブロック絶縁膜18上に、電極方向に延びるセレクトゲート電極SGが設けられている。セレクトゲート電極SGは、電極方向に沿って配列された複数本の半導体部分13の直上域のそれぞれの一部をつなぐように配置されている。セレクトゲート電極SGも、ワード電極WLと同様に、下層側から順に、金属層21、ポリシリコン層22及びポリシリコン層23が積層されて形成されている。なお、図1においては、ブロック絶縁膜18の上面は平坦に描かれているが、図3に示すように、メモリストリング方向における金属層21間の領域の直下域が金属層21の直下域に対して凹んでいてもよい。
一方、図1に示すように、周辺回路部Cにおいては、高電圧用トランジスタ形成領域Rhtと低電圧用トランジスタ形成領域Rltが設定されており、高電圧用トランジスタ形成領域Rhtには高電圧用トランジスタHTが形成されており、低電圧用トランジスタ形成領域Rltには低電圧用トランジスタLTが形成されている。
高電圧用トランジスタ形成領域Rhtにおいては、半導体基板11上に高耐圧用ゲート絶縁膜26が形成されており、その上に、下層側から順にポリシリコン層28及びポリシリコン層23が積層されたゲート電極GEが設けられている。一方、低電圧用トランジスタ形成領域Rltにおいては、半導体基板11上に低耐圧用ゲート絶縁膜27が形成されており、その上に、高電圧用トランジスタHTと同様に、下層側から順にポリシリコン層28及びポリシリコン層23が積層されたゲート電極GEが設けられている。低耐圧用ゲート絶縁膜27の膜厚は、高耐圧用ゲート絶縁膜26の膜厚よりも薄い。なお、図1では、ゲート電極GEは電極方向に延びるように描かれているが、ゲート電極GEはメモリストリング方向に延びていてもよい。
そして、ワード電極WL、セレクトゲート電極SG、ゲート電極GEを覆うように、例えばシリコン酸化物からなる層間絶縁膜(図示せず)が設けられている。また、この層間絶縁膜中にはコンタクトが形成されており、層間絶縁膜上には配線が形成されている。
本実施形態に係る不揮発性半導体記憶装置1においては、高さ方向から見て、メモリストリング方向に延びる半導体部分13と、電極方向に延びるワード電極WLとの交差部分毎に、トンネル絶縁膜14、電荷蓄積膜15、ブロック絶縁膜18からなる積層膜が介在しており、半導体部分13がアクティブエリアとして機能し、ワード電極WLがゲート電極として機能することにより、MANOS(Metal-Alumina-Nitride-Oxide-Silicon)型のメモリセルトランジスタが形成されている。そして、半導体部分13を共有する複数個のメモリセルトランジスタが直列に接続されてメモリストリングが形成されている。なお、図2においては、1本のメモリストリングを構成するメモリセルの数は4個としているが、本実施形態はこれには限定されない。
また、高さ方向から見て、半導体部分13とセレクトゲート電極SGとの交差部分には、バリア膜16及びブロック絶縁膜18からなる積層膜が介在しており、半導体部分13がチャネルとして機能し、バリア膜16及びブロック絶縁膜18からなる積層膜がゲート絶縁膜として機能し、セレクトゲート電極SGがゲート電極として機能することにより、セレクトゲートトランジスタが形成されている。これにより、メモリストリングの両端にセレクトゲートトランジスタが接続されている。
一方、高電圧用トランジスタHT及び低電圧用トランジスタLTは、上述のメモリセルを駆動する周辺回路を構成する。この周辺回路は、半導体部分13、ワード電極WL、セレクトゲート電極SGに対して、所定の駆動電圧を供給する。
次に、本実施形態に係る不揮発性半導体記憶装置1の製造方法について説明する。
図4〜図9は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。なお、図7(a)はメモリストリング方向に平行な断面を示し、(b)は電極方向に平行な断面を示す。
図4〜図9は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図である。なお、図7(a)はメモリストリング方向に平行な断面を示し、(b)は電極方向に平行な断面を示す。
先ず、図4に示すように、半導体基板11を用意する。半導体基板11は、例えば、シリコンウェーハである。そして、半導体基板11の上面に犠牲酸化膜(図示せず)を形成し、メモリ部M及び周辺回路部Cの双方において、所定の領域に所定の不純物を注入することにより、半導体基板11の上層部分にウエル(図示せず)を選択的に形成する。
次に、犠牲酸化膜を除去し、高電圧用トランジスタHTの高耐圧用ゲート絶縁膜26が形成される予定の領域にRIE(reactive ion etching:反応性イオンエッチング)を施し、半導体基板11の上層部分を選択的に除去する。これにより、高電圧用トランジスタ形成領域Rhtにおいて、半導体基板11の上面を落とし込む。
次に、半導体基板11の上面上の全面に、高耐圧用ゲート絶縁膜26を形成する。その後、パターニングを行い、高耐圧用ゲート絶縁膜26をメモリ部M及び低電圧用トランジスタ形成領域Rltから除去すると共に、高電圧用トランジスタ形成領域Rhtに残留させる。次に、半導体基板11の上面のうち、高耐圧用ゲート絶縁膜26が形成されていない領域に、低耐圧用ゲート絶縁膜27を形成する。このとき、低耐圧用ゲート絶縁膜27は高耐圧用ゲート絶縁膜26よりも薄く形成する。その後、全面にポリシリコン層28を形成する。
次に、図5に示すように、ポリシリコン層28及び低耐圧用ゲート絶縁膜27をメモリ部Mから除去する。これにより、高電圧用トランジスタ形成領域Rhtには高耐圧用ゲート絶縁膜26及びポリシリコン層28が残留し、低電圧用トランジスタ形成領域Rltには低耐圧用ゲート絶縁膜27及びポリシリコン層28が残留し、メモリ部Mにおいては半導体基板11が露出する。
次に、例えば熱酸化処理を行い、メモリ部Mにおける半導体基板11の上面に、シリコン酸化物からなるトンネル絶縁膜14を形成する。次に、半導体基板11上の全面に、例えばシリコン窒化物を堆積させることにより電荷蓄積膜15を形成し、例えば、シリコン酸化物、シリコン窒化物又はアモルファスシリコンを堆積させることによりマスク材31を形成する。
次に、図6に示すように、選択的にRIEを施すことにより、マスク材31及び電荷蓄積膜15を周辺回路部Cから除去すると共に、メモリ部Mに残留させる。次に、図7(a)及び(b)に示すように、全面に素子分離形成用のマスク材32を成膜する。次に、リソグラフィ法により、メモリ部Mに残留したマスク材32をパターニングして、素子分離絶縁膜12を形成する予定の領域を開口する。そして、このマスク材32をマスクとしてRIEを施し、電荷蓄積膜15、トンネル絶縁膜14及び半導体基板11の上層部分を選択的に除去し、メモリ部Mにメモリストリング方向に延びる複数本の溝33を形成する。その後、この溝33の内部に例えばシリコン酸化物等の絶縁材料を埋め込み、マスク材32をストッパとしてCMP(chemical mechanical polishing:化学的機械研磨)を施して、上面を平坦化する。
これにより、電荷蓄積膜15、トンネル絶縁膜14及び半導体基板11の上層部分に、メモリストリング方向に延びる複数本の素子分離絶縁膜12が形成される。この結果、電荷蓄積膜15及びトンネル絶縁膜14が電極方向に分断され、メモリストリング方向に延びるストライプ状の形状となる。また、半導体基板11の上層部分が電極方向に分断され、メモリストリング方向に延びる複数本の半導体部分13に区画される。
この段階では、高さ方向における素子分離絶縁膜12の上面の位置は、マスク材32の上面の位置にほぼ等しい。その後、エッチングを行い、素子分離絶縁膜12の上面を落とし込み、電荷蓄積膜15の上面よりも下方であって電荷蓄積膜15とトンネル絶縁膜14との界面よりも上方の位置とする。
次に、図8に示すように、マスク材32(図7参照)を剥離する。そして、マスク材31を所定のマスクパターン(図示せず)に加工し、このマスク材31をマスクとしてRIEを施すことにより、半導体部分13上に残留した電荷蓄積膜15及びトンネル絶縁膜14をメモリストリング方向に一定の間隔をおいて、又はそれぞれ所定の間隔をおいて分断する。これにより、トンネル絶縁膜14及び電荷蓄積膜15からなる積層膜は、電極方向及びメモリストリング方向に分断され、マトリクス状に配列される。その後、マスク材31を剥離する。
次に、図9に示すように、セレクトゲート領域Rsgにおいて、半導体基板11上に例えばシリコン酸化物を堆積させることにより、バリア膜16を形成する。次に、電荷蓄積膜15及びバリア膜16を覆うように、メモリ部Mの全体にブロック絶縁膜18を成膜する。ブロック絶縁膜18は、メモリストリング方向及び電極方向に沿った平面状に連続的に形成する。また、ブロック絶縁膜18は、誘電率が電荷蓄積膜15を形成する材料よりも高い高誘電率材料によって形成し、例えば、アルミナにより形成する。なお、ブロック絶縁膜18の上面は、電荷蓄積膜15及びバリア膜16の直上域が相対的に高く、それ以外の領域が相対的に低い凹凸形状となる場合がある。
次に、全面に金属層21及びポリシリコン層22をこの順に成膜する。その後、メモリ部Mを覆い、周辺回路部Cを露出させるようなマスクパターン(図示せず)を形成し、このマスクパターンをマスクとしてRIEを施すことにより、ポリシリコン層22、金属層21及びブロック絶縁膜18を周辺回路部Cから除去すると共に、メモリ部Mに残留させる。次に、全面に、ポリシリコン層23を成膜する。
次に、図1〜図3に示すように、メモリ部Mにおける電極方向に沿って配列された複数の電荷蓄積膜15からなる列のそれぞれに対応する複数本のストライプ状の領域、及び、これらのストライプ状の領域を挟む一対のストライプ状の領域、並びにメモリ部M以外の領域を覆い、それ以外の領域が開口されたマスクパターン(図示せず)を形成し、このマスクパターンをマスクとしてエッチングを行うことにより、ポリシリコン層23、ポリシリコン層22及び金属層21を選択的に除去して加工する。なお、このとき、ブロック絶縁膜18は加工しない。但し、金属層21は確実に分断しなくてはならないため、金属層21を加工する際に、ブロック絶縁膜18の上層部分が不可避的に加工されることはある。
この加工により、メモリ部Mのメモリセル領域Rmcにおいて、ブロック絶縁膜18上に、金属層21、ポリシリコン層22及びポリシリコン層23の積層膜からなり、電極方向に延び、電極方向に沿って配列された複数の電荷蓄積膜15からなる列に対応するワード電極WLが形成される。また、セレクトゲート領域Rsgにおいて、ブロック絶縁膜18上に、同じ積層膜からなり電極方向に延びるセレクトゲート電極SGが形成される。
また、周辺回路部Cにおける高電圧用トランジスタHT及び低電圧用トランジスタLTのゲート電極GEが形成される予定の領域、並びに周辺回路部C以外の領域を覆い、それ以外の領域が開口されたマスクパターン(図示せず)を形成し、このマスクパターンをマスクとしてエッチングを行うことにより、ポリシリコン層23及びポリシリコン層28を加工する。これにより、周辺回路部Cに、ポリシリコン層28及びポリシリコン層23の積層膜からなるゲート電極GEが形成される。
なお、ゲート電極GEの形成は、ワード電極WL及びセレクトゲート電極SGの形成と同時に行ってもよい。すなわち、ワード電極WL、セレクトゲート電極SG及びゲート電極GEを一括して形成するための共通のマスクパターンを形成し、このマスクパターンを使用してポリシリコン層23、ポリシリコン層22、金属層21及びポリシリコン層28を加工してもよい。ワード電極WL及びセレクトゲート電極SGの層構造とゲート電極GEの層構造との材質の違いは、金属層21である。従って、金属層21と低耐圧用ゲート絶縁膜27及び高耐圧用ゲート絶縁膜28との間でエッチング選択比が取れるような条件でエッチングを行えば、ワード電極WL、セレクトゲート電極SG及びゲート電極GEを同時に形成することができる。これにより、工程数を低減することができる。
その後、ワード電極WL、セレクトゲート電極SG、ゲート電極GEを覆うように、例えばシリコン酸化物を堆積させて、層間絶縁膜(図示せず)を形成する。次に、この層間絶縁膜中にコンタクトを形成し、層間絶縁膜上に配線を形成する。そして、半導体基板11としてシリコンウェーハを用いた場合には、シリコンウェーハをダイシングしてチップごとに切り分ける。これにより、本実施形態に係る不揮発性半導体記憶装置1が製造される。
次に、本実施形態の作用効果について説明する。
図10(a)及び(b)は、本実施形態の効果を例示する模式的断面図であり、(a)は本実施形態を示し、(b)は比較例を示し、
図11は、比較例に係る不揮発性半導体装置を例示する断面図である。
図10(a)及び(b)は、本実施形態の効果を例示する模式的断面図であり、(a)は本実施形態を示し、(b)は比較例を示し、
図11は、比較例に係る不揮発性半導体装置を例示する断面図である。
本実施形態に係る不揮発性半導体記憶装置1においては、電荷蓄積膜15がメモリセルごとに分断されている。そのため、電荷が電荷蓄積膜15内のトラップサイト、及び、トンネル絶縁膜14と電荷蓄積膜15との界面に存在するトラップサイトをホッピング伝導することがない。従って、電荷蓄積膜15に蓄積された電荷が隣接するメモリセルに移動する確率が低い。このため、メモリセルを微細化しても、電荷保持の信頼性を高くすることができる。
また、装置1においては、各電荷蓄積膜15の上面及び側面がブロック絶縁膜18によって覆われている。そして、ブロック絶縁膜18は、電荷蓄積膜15を形成する材料よりも誘電率が高い高誘電率材料によって形成されている。例えば、電荷蓄積膜15はシリコン窒化物により形成されており、ブロック絶縁膜18はアルミナにより形成されている。
このため、図10(a)に示すように、ワード電極WLと半導体部分13との間に形成される電界が、ワード電極WLと電荷蓄積膜15によって挟まれた空間の外部にも拡張するため、電界が電荷蓄積膜15に均一に印加される。これにより、電荷蓄積膜15全体に均一に電荷を注入し消去することができ、電荷蓄積膜15の電荷保持能力を十分に利用することができる。この結果、メモリセルを微細化しても、十分な電荷蓄積量を確保できるようになる。
これに対して、図11に示す比較例のように、ブロック絶縁膜18が電荷蓄積膜15の直上域にしか配置されていないと、図10(b)に示すように、ワード電極WLと半導体部分13との間に形成される電界が、ワード電極WLと電荷蓄積膜15によって挟まれた空間の外部には拡張しにくくなり、電荷蓄積膜15の端部に印加される電界が弱くなる。これは、ブロック絶縁膜18及び電荷蓄積膜15の周囲が例えばシリコン酸化物等の電荷蓄積膜15よりも誘電率が低い材料によって埋め込まれている場合に顕著となる。
電荷蓄積膜15の端部に印加される電界が弱くなると、この端部には十分に電荷が注入されなくなる。電荷蓄積膜15は絶縁膜であり、電荷蓄積膜15内における電荷の流動性が低いため、電荷蓄積膜15内で書込・消去される電荷量が偏っていると、蓄積される電荷量も偏る。このため、電荷蓄積膜15の端部に注入される電荷量が少ないと、この端部に蓄積される電荷量も少なくなり、電荷蓄積膜15全体の実効的な電荷保持能力が低くなる。この結果、書込・消去の動作速度が遅くなったり、実効的なゲート長が短くなる等の不具合が発生する。この不具合は、メモリセルを微細化すると、より一層顕著となる。これに対して、本実施形態によれば、電荷蓄積膜15全体に均一に電界が印加されるため、電荷蓄積膜15の電荷保持能力を有効に使うことができる。
更に、本実施形態においては、セレクトゲート領域Rsgには電荷蓄積膜15が設けられておらず、従って、半導体部分13とセレクトゲート電極SGとの間には電荷蓄積膜15が配置されていない。このため、セレクトゲート領域Rsgにおいては電荷蓄積膜15に電荷が蓄積されることがなく、電荷の蓄積に起因してセレクトゲートトランジスタのしきい値が変動することがない。
更にまた、本実施形態においては、セレクトゲートトランジスタのゲート絶縁膜に、誘電率が高いブロック絶縁膜18を有している。その結果、セレクトゲートトランジスタの動作特性を向上させることができる。
更にまた、本実施形態においては、ポリシリコン膜23、ポリシリコン膜22及び金属膜21を加工してワード電極WL及びセレクトゲート電極SGを加工する際に、ブロック絶縁膜18を加工していない。このため、ブロック絶縁膜18の加工に伴うダメージが電荷蓄積膜15に導入されることがない。また、ブロック絶縁膜18の加工に伴うダメージが半導体基板11に導入されることもない。従って、これらのダメージがメモリセルの特性に影響を及ぼすことがない。例えば、半導体基板11の半導体部分13に導入されたダメージが、半導体部分13を流れるセル電流を低減させることがない。一般にメモリセルを微細化すると、単位体積当たりの加工面の面積が増大するため、加工面に導入されたダメージがメモリセルの特性に及ぼす影響も増大する。このため、本効果は、メモリセルを微細化する場合に特に有効である。
更にまた、仮に、ワード電極WL及びセレクトゲート電極SGの加工時にブロック絶縁膜18及び電荷蓄積膜15も分断すると、電荷蓄積膜15の端面に加工によるダメージが導入されてしまい、電荷保持特性が劣化する。これに対して、本実施形態においては、ワード電極WL及びセレクトゲート電極SGの加工とは別の工程で、電荷蓄積膜15を加工している。このため、電荷蓄積膜15の加工を、電荷蓄積膜15に対する最適な加工条件、例えば、低パワー条件で行うことができ、電荷蓄積膜15に導入されるダメージを低減することができる。その結果、電荷蓄積膜15の信頼性が向上する。
更にまた、一般にアルミナの加工は難易度が高いため、選択比が高く、テーパー角度の制御性が良く、加工面に導入されるダメージが少ない等の要件を全て満たすような加工は困難である。しかしながら、本実施形態においては、ブロック絶縁膜18を加工する必要がないため、ブロック絶縁膜18をアルミナによって形成しても、装置1の製造が容易である。
このように、本実施形態によれば、ブロック絶縁膜18を成膜する前に電荷蓄積膜15をメモリセルごとに分断しておき、その後、電荷蓄積膜15を覆うように高誘電率材料からなるブロック絶縁膜18を成膜し、ワード電極WL等を加工する際にブロック絶縁膜18を加工しないことにより、電荷蓄積膜15間で電荷の移動が生じにくく、ワード電極等の加工に伴うダメージが少なく、電荷蓄積膜15に均一な電界を印加することができる不揮発性半導体記憶装置を容易に製造することができる。この結果、メモリセルを微細化しても電荷保持の信頼性が高く、メモリセルの特性が良好な不揮発性半導体記憶装置を得ることができる。
次に、本発明の第2の実施形態について説明する。
図12は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図である。
図12に示すように、本実施形態に係る不揮発性半導体装置2においては、セレクトゲート領域Rsgにもトンネル絶縁膜14及び電荷蓄積膜15が設けられている。すなわち、電荷蓄積膜15は、半導体部分13とセレクトゲート電極SGとの間にも配置されている。そして、メモリセル領域Rmc及びセレクトゲート領域Rsgの双方に設けられた全ての電荷蓄積膜15は、メモリストリング方向及び電極方向に関して周期的に配列されている。
図12は、本実施形態に係る不揮発性半導体記憶装置を例示する断面図である。
図12に示すように、本実施形態に係る不揮発性半導体装置2においては、セレクトゲート領域Rsgにもトンネル絶縁膜14及び電荷蓄積膜15が設けられている。すなわち、電荷蓄積膜15は、半導体部分13とセレクトゲート電極SGとの間にも配置されている。そして、メモリセル領域Rmc及びセレクトゲート領域Rsgの双方に設けられた全ての電荷蓄積膜15は、メモリストリング方向及び電極方向に関して周期的に配列されている。
セレクトゲート領域Rsgにおいては、半導体部分13上に、それぞれが分離されたトンネル絶縁膜14及び電荷蓄積膜15の積層膜が形成されている。そして、この積層膜を覆うように、ブロック絶縁膜18が形成されている。ここで、ブロック絶縁膜18には、直接半導体部分13と接している第1部分P1と、電荷蓄積膜15の上面と接している第2部分P2が存在する。このブロック絶縁膜18の第1部分P1及び第2部分P2上には、ワード電極WLと同様の電極構造を有するセレクトゲート電極SGが形成されている。
本実施形態においては、メモリセル領域Rmc及びセレクトゲート領域Rsgの双方にわたって電荷蓄積膜15を周期的に形成しているため、電荷蓄積膜15のパターニングが容易になる。
また、本実施形態においては、トンネル絶縁膜14及び電荷蓄積膜15がセレクトゲート電極SGの直下域の一部、すなわち、ブロック絶縁膜18の第2部分P2の直下域にのみ設けられている。これにより、トンネル絶縁膜14及び電荷蓄積膜15がセレクトゲート電極SGの直下域全体に設けられている場合と比較して、ゲート絶縁膜全体の誘電率を高くすることができる。これは、トンネル絶縁膜14及び電荷蓄積膜15の積層膜間に、電荷積層膜15よりも誘電率が高いブロック絶縁膜18が配置されているからである。すなわち、第1部分P1においては、トンネル絶縁膜14及び電荷蓄積膜15からなる積層膜がより誘電率が高いブロック絶縁膜18に置き換わっている分だけ、ゲート絶縁膜の電気的な膜厚が薄くなる。その結果、セレクトゲートトランジスタの動作特性をより一層向上させることができる。本実施形態における上記以外の構成及び作用効果は、前述の第1の実施形態と同様である。
次に、本実施形態の変形例について説明する。
図13は、本変形例に係る不揮発性半導体装置を例示する断面図である。
なお、図13においては、周辺回路部C(図12参照)は図示を省略しているが、周辺回路部Cの構成は、図12に示す構成と同様である。
図13は、本変形例に係る不揮発性半導体装置を例示する断面図である。
なお、図13においては、周辺回路部C(図12参照)は図示を省略しているが、周辺回路部Cの構成は、図12に示す構成と同様である。
図13に示すように、本変形例においては、ブロック絶縁膜18の上面に、トンネル絶縁膜14及び電荷蓄積膜15の配置を反映した凹凸が形成されている。この場合には、セレクトゲートトランジスタのゲート絶縁膜におけるブロック絶縁膜18の第1部分P1に相当する部分は、第2部分P2に相当する部分よりも、トンネル絶縁膜14及び電荷蓄積膜15の積層膜の厚さ分だけ、物理的な膜厚が薄くなる。この効果によっても、セレクトゲートトランジスタの動作特性をより一層向上させることができる。本変形例における上記以外の構成及び作用効果は、前述の第2の実施形態と同様である。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、電荷蓄積膜15は必ずしも半導体部分13の直上域であって且つワード電極WLの直下域である領域のみに配置されていなくてもよく、メモリセルごとに分断されていればよい。すなわち、電荷蓄積膜15はワード電極WLの直下域からはみ出していてもよく、ワード電極WLに対してずれていてもよい。
1、2 不揮発性半導体記憶装置、11 半導体基板、12 素子分離絶縁膜、13 半導体部分、14 トンネル絶縁膜、15 電荷蓄積膜、16 バリア膜、18 ブロック絶縁膜、21 金属層、22、23 ポリシリコン層、26 高耐圧用ゲート絶縁膜、27 低耐圧用ゲート絶縁膜、28 ポリシリコン層、31、32 マスク材、33 溝、C 周辺回路部、GE ゲート電極、HT 高電圧用トランジスタ、LT 低電圧用トランジスタ、M メモリ部、P1 第1部分、P2 第2部分、Rht 高電圧用トランジスタ形成領域、Rlt 低電圧用トランジスタ形成領域、Rmc メモリセル領域、Rsg セレクトゲート領域、SG セレクトゲート電極、WL ワード電極
Claims (5)
- 半導体基板と、
前記半導体基板の上層部分に形成され、前記上層部分を第1方向に延びる複数本の半導体部分に区画する複数の素子分離領域と、
前記半導体部分上に前記第1方向に沿って断続的に設けられた複数の電荷蓄積膜と、
前記複数の電荷蓄積膜を覆うように設けられたブロック絶縁膜と、
前記ブロック絶縁膜上に、前記第1方向に対して交差する第2方向に沿って配列された複数の前記電荷蓄積膜からなる列ごとに設けられたワード電極と、
を備え、
前記第1方向及び前記第2方向に沿って配列された複数の前記電荷蓄積膜は相互に離隔しており、
前記ブロック絶縁膜は、前記第1方向及び前記第2方向に沿って連続的に形成されていることを特徴とする不揮発性半導体記憶装置。 - 前記ブロック絶縁膜を形成する材料の誘電率は、前記電荷蓄積膜を形成する材料の誘電率よりも高いことを特徴とする請求項1記載の不揮発性半導体記憶装置。
- セレクトゲート電極をさらに備え、
前記半導体部分と前記セレクトゲート電極との間には前記電荷蓄積膜が配置されていないことを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。 - セレクトゲート電極をさらに備え、
前記電荷蓄積膜は前記半導体部分と前記セレクトゲート電極との間にも配置されており、全ての前記電荷蓄積膜は、前記第1方向に関して周期的に配列されていることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。 - 半導体基板上に電荷蓄積膜を形成する工程と、
前記電荷蓄積膜及び前記半導体基板の上層部分に第1方向に延びる複数本の素子分離領域を形成することにより、前記電荷蓄積膜を前記第1方向に対して交差する第2方向に分断すると共に、前記上層部分を第1方向に延びる複数本の半導体部分に区画する工程と、
前記電荷蓄積膜を前記第1方向に分断する工程と、
前記第1方向及び前記第2方向に沿って配列された複数の前記電荷蓄積膜を覆うように、ブロック絶縁膜を前記第1方向及び前記第2方向に沿って連続的に形成する工程と、
前記ブロック絶縁膜上に導電膜を形成する工程と、
前記導電膜を前記第1方向に分断する工程と、
を備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009040613A JP2010199194A (ja) | 2009-02-24 | 2009-02-24 | 不揮発性半導体記憶装置及びその製造方法 |
US12/711,512 US8178916B2 (en) | 2009-02-24 | 2010-02-24 | Nonvolatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009040613A JP2010199194A (ja) | 2009-02-24 | 2009-02-24 | 不揮発性半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010199194A true JP2010199194A (ja) | 2010-09-09 |
Family
ID=42736758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009040613A Abandoned JP2010199194A (ja) | 2009-02-24 | 2009-02-24 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8178916B2 (ja) |
JP (1) | JP2010199194A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659953B2 (en) * | 2014-07-07 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | HKMG high voltage CMOS for embedded non-volatile memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100391404B1 (ko) * | 1999-07-13 | 2003-07-12 | 가부시끼가이샤 도시바 | 반도체 메모리 |
JP4346228B2 (ja) | 2000-09-21 | 2009-10-21 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
KR100493022B1 (ko) * | 2002-07-10 | 2005-06-07 | 삼성전자주식회사 | Sonos 구조를 갖는 불휘발성 메모리 소자의 제조 방법 |
JP3987418B2 (ja) * | 2002-11-15 | 2007-10-10 | 株式会社東芝 | 半導体記憶装置 |
KR100504691B1 (ko) * | 2003-01-10 | 2005-08-03 | 삼성전자주식회사 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
-
2009
- 2009-02-24 JP JP2009040613A patent/JP2010199194A/ja not_active Abandoned
-
2010
- 2010-02-24 US US12/711,512 patent/US8178916B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8178916B2 (en) | 2012-05-15 |
US20100237399A1 (en) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6545587B2 (ja) | 半導体装置 | |
KR101117398B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US8735962B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5364336B2 (ja) | 半導体記憶装置 | |
KR101652829B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
WO2009119527A1 (ja) | 半導体メモリ及びその製造方法 | |
JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8212303B2 (en) | Nonvolatile semiconductor memory device | |
JP2011023464A (ja) | 半導体記憶装置 | |
US11101210B2 (en) | Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks | |
US20220044995A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array | |
EP4059052A1 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
US20220130857A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
US20220059569A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
US20080191262A1 (en) | Non-volatile memory and fabricating method thereof | |
US11121144B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
US11177278B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
US11538829B2 (en) | Memory device with first switch and word line switches comprising a common control electrode and manufacturing method for the same | |
US11101280B2 (en) | Memory arrays and methods used in forming a memory array | |
US11075219B2 (en) | Memory arrays and methods used in forming a memory array comprising strings of memory cells | |
JP2010199194A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
KR100660718B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법 | |
US20230320085A1 (en) | Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
US20220310647A1 (en) | Semiconductor memory device | |
US7893519B2 (en) | Integrated circuit with conductive structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120514 |