KR100483384B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100483384B1
KR100483384B1 KR1019970038654A KR19970038654A KR100483384B1 KR 100483384 B1 KR100483384 B1 KR 100483384B1 KR 1019970038654 A KR1019970038654 A KR 1019970038654A KR 19970038654 A KR19970038654 A KR 19970038654A KR 100483384 B1 KR100483384 B1 KR 100483384B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
signal
gate signal
crystal display
Prior art date
Application number
KR1019970038654A
Other languages
English (en)
Other versions
KR19990016183A (ko
Inventor
이규수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970038654A priority Critical patent/KR100483384B1/ko
Publication of KR19990016183A publication Critical patent/KR19990016183A/ko
Application granted granted Critical
Publication of KR100483384B1 publication Critical patent/KR100483384B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 패널 상의 게이트선의 끝단에 각각 다이오드를 연결하고 다이오드의 음극단을 하나의 선으로 연결하였다. 서로 연결된 다이오드의 음극단에 일정 기간동안 다이오드를 턴 온시키는 스위칭 회로를 연결하여, 게이트 신호의 지연으로 인해 증가되는 게이트 신호의 하강 시간을 감소시켰다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
이 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 박막 트랜지스터 액정 표시 장치(thin film transistor-liquid crystal display : TFT-LCD)에 관한 것이다.
평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 적어서 널리 이용되고 있다.
액정 표시 장치에서 화상을 표시하는 액정 패널(panel)의 대형화 및 고해상도가 요구되면서 액정 패널에 화상 신호를 인가하기 위한 신호선의 부하가 증가되어 신호선으로 전달되는 신호의 지연이 증가한다. 특히 액정 패널의 각 화소에 화상 신호가 인가되는 것을 제어하는 게이트 신호(gate pulse)의 지연은 화소의 충전 특성과 균일도를 악화시켜 액정 표시 장치의 표시 품질을 저하시킬 수 있다.
도 1에 종래의 액정 표시 장치의 액정 패널에 대한 등가 회로를 도시하였다. 도 1에서와 같이 종래의 액정 표시 장치에서는 화상 정보를 가진 데이터 신호를 전달하는 데이터선(date line) D1, ... , Dm-1, Dm과 데이터 신호가 각 화소에 인가되는 것을 제어하는 게이트 신호를 전달하는 게이트선(gate line) G1, ... ,Gn-1, Gn이 액정 패널 위에 서로 교차하여 형성되어 있다. 여기서 m과 n은 액정 패널 상의 데이터선과 게이트선의 개수를 의미하며 양의 정수 값을 가진다. 이러한 게이트선과 데이터선에 의해 구분되는 개개의 화소 영역에 TFT가 형성되어, TFT의 게이트 전극이 게이트선과 연결되고 TFT의 소스(source) 전극이 데이터선에 연결되어 있다. TFT의 드레인(drain) 전극에는 화상 신호를 충전하는 화소 전극과 유지 용량 전극이 연결되어 있는데, 도 1에서는 화소 전극은 액정 커패시터(liquid crystal capacitor) Clc로 유지 용량 전극은 유지 커패시터(storage capacitor) Cst로 나타내었다.
이와 같은 액정 패널은 구동 회로에 의해 게이트선을 통해 게이트 신호가 TFT에 인가되면 TFT는 온(on) 상태로 되고, 이 때 데이터선을 통해 TFT의 소스 전극에 인가된 데이터 신호 전압은 드레인 전극에 연결된 액정 커패시터와 유지 커패시터에 충전된다.
게이트 신호는 게이트선의 저항과 배선 자체의 면적에 기인한 기생 용량 때문에 신호 지연이 발생한다. 도 2a 및 도 2b에 게이트 신호와 데이터 신호의 타이밍 관계를 도시하였다. 도 2a는 게이트 신호의 지연이 없을 경우의 게이트 신호와 데이터 신호의 관계를 도시한 것이고, 도2b는 게이트 신호의 지연이 있을 경우의 게이트 신호와 데이터 신호의 관계를 도시한 것이다. 게이트 신호가 지연될 경우 지연으로 인한 게이트 신호의 하강 시간(falling time) Tf 동안은 화소에 충전되었던 전하가 방전된다. 즉 도 2a와 같이 게이트 신호의 지연이 없을 경우에는 게이트 신호의 폭을 수평 주사 시간(horizontal scanning time) Ths만큼 설정하여 화소에 데이터 신호가 충전되는 시간 Tch는 수평 주사 시간 Ths와 같게 할 수 있지만, 도 2b와 같이 게이트 신호가 지연되면 게이트 신호의 하강 시간 Tf가 늘어나서 데이터 신호가 충전되는 시간 Tch는 수평 주사 시간 Ths에서 게이트 신호의 하강 시간 Tf를 뺀 만큼의 시간으로 줄어든다. 이러한 게이트 신호의 하강 시간 Tf는 도 1에서 표시한 바와 같이 액정 패널에서 게이트 신호의 지연이 가장 크게 발생하는 게이트 선의 끝단 부분에서 가장 큰 하강시간(Tfm)을 갖는다.
액정 패널의 대형화와 고해상도화에 따라 수평 주사 시간 Ths는 더욱 감소하는 반면 게이트 신호의 지연은 증가되기 때문에 충전 시간 Tch는 더욱 감소된다. 이러한 충전 시간의 감소는 화소의 충전 특성을 악화시켜 액정 표시 장치의 표시 품질을 저하시킬 수 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 고해상도의 액정 표시 장치에서 게이트 신호의 하강 시간을 최소화하여 화소의 충전 특성을 증가시킴으로써 액정 표시 장치의 표시 품질을 향상시키는 것이다.
이러한 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치에서는 액정 패널 상의 게이트선의 끝단에 각각 연결된 다수의 다이오드와 이를 제어하는 스위칭 회로를 포함한다.
상기한 다이오드는 양극단이 각 게이트선의 끝단에 연결되고 음극단은 하나의 선으로 서로 연결되며, 이 다이오드를 연결한 선에 일정 기간동안 다이오드를 턴 온시키는 스위칭 회로가 접속된다.
액정 패널의 구동과 제어에 필요한 각종 제어 신호를 발생하는 구동 제어 회로가 게이트 신호의 하강 시점부터 일정 기간동안 스위칭 회로를 도통시키는 스위칭 제어 신호와 게이트 신호의 오프 전압을 생성하여 상기한 스위칭 회로에 입력한다. 스위칭 회로는 스위칭 제어 신호에 따라 게이트 신호의 오프 전압을 다이오드의 음극단에 주기적으로 인가한다. 스위칭 제어 신호에 의해 스위칭 회로가 도통되어 다이오드의 음극단에 게이트 오프 전압이 인가되면, 게이트선의 기생 용량 등에 충전된 게이트 신호가 급속하게 방전된다. 따라서 게이트 신호의 하강 시간이 감소되기 때문에 게이트 신호의 지연을 줄일 수 있다.
다음으로 이 발명의 바람직한 실시예를 기재한다. 그러나 아래에 기재한 실시예는 이 발명의 바람직한 하나의 실시예일 뿐, 이 발명이 아래에 기재한 실시예에 한정되는 것은 아니다.
이 발명의 실시예에 따른 액정 표시 장치의 액정 패널에 대한 등가 회로를 도 3에 도시하였다. 도 3에서와 같이 본 발명에 따른 액정 표시 장치는 화상 정보를 가진 화상 신호원으로부터 화상 정보를 가진 데이터 신호를 전달하는 데이터선(D1, ... , Dm-1, Dm)과 데이터 신호가 각 화소에 인가되는 것을 제어하는 게이트 신호를 전달하는 게이트선(G1, ... ,Gn-1, Gn)이 액정 패널 위에 서로 교차하여 형성되어 있다. 상기한 게이트 신호는 액정 패널을 구동에 필요한 각종 제어 신호와 구동 전압을 발생하는 구동 제어 회로(도시하지 않음)에서 만든다. 여기서 m과 n은 액정 패널 상의 데이터선과 게이트선의 개수를 의미하며 양의 정수 값을 가진다. 이러한 게이트선과 데이터선에 의해 구분되는 개개의 화소 영역에 TFT가 형성되어, TFT의 게이트 전극이 게이트선과 연결되고 TFT의 소스 전극이 데이터선에 연결되어 있다. TFT의 드레인 전극에는 화상 신호를 충전하는 화소 전극과 유지 용량 전극이 연결되어 있는데, 도 3에서는 화소 전극은 액정 커패시터 (Clc)로 유지 용량 전극은 유지 커패시터(Cst)로 나타내었다.
게이트선의 끝단부에는 다이오드(10)가 각각 연결되어 있고 다이오드의 음극단은 모두 하나의 선으로 연결된다. 다이오드(10)의 음극단이 서로 연결된 선은 다이오드의 음극단에 게이트 오프 전압을 공급하는 스위칭 회로(20)에 연결된다. 스위칭 회로(20)는 상기한 구동 제어 회로에서 스위칭 제어 신호에 따라 게이트 신호의 오프 전압(Voff)을 다이오드(10)에 공급한다. 이 때 게이트 신호의 하강 시점부터 일정 시간 동안만 상기 다이오드를 턴 온시킬 수 있는 스위칭 제어 신호(Vdis)를 구동 제어 회로로부터 입력받아 상기 다이오드의 턴 온 동작을 제어한다. 즉, 게이트 신호의 온 전압(Von)을 인가받은 게이트선에 연결된 다이오드만이 턴 온되고, 다른 n-1개의 다이오드는 턴 오프 상태를 유지한다.
도 4는 종래의 액정 표시 장치에서의 게이트 신호와 본 발명에 따른 액정 표시 장치의 게이트 신호를 비교한 타이밍도이며, 도 3의 스위칭 회로(20)에 인가되는 스위칭 제어 신호(Vdis)도 함께 도시하였다. 도 4에서와 같이 게이트선의 입력단에 정방형 펄스 형태의 게이트 신호가 입력되면 게이트 선의 끝단에서는 게이트 신호가 지연되어 나타난다. 이러한 지연으로 인해 게이트 신호는 소정의 하강 시간을 갖게 되는데 그 길이는 본 발명의 경우가 종래의 경우에 비해 훨씬 짧다. 본 발명의 경우 각 게이트선의 중간 지점에서의 지연에 의한 게이트 신호의 하강 시간(Tfi)이 가장 길게 나타나는데 이때에도 종래의 경우보다는 짧게 나타난다. 이것은 도 3의 다이오드가 스위칭 제어 신호(Vdis)에 의해 매 게이트 신호의 하강 시점에 턴 온되어 게이트선의 저항과 기생 용량에 충전된 전압을 급속히 방전시키기 때문이다.
상기한 바와 같이, 본 발명에 따른 액정 표시 장치에서는 게이트 신호의 하강 시간을 줄임으로써 게이트 신호의 지연을 감소시킬 수 있다. 따라서 게이트 신호의 폭을 증가시켜 액정 패널의 구동에 사용할 수 있다. 게이트 신호의 폭이 증가되면 데이터 신호가 화소에 충전되는 시간을 증가시킬 수 있으므로 대형, 고해상도의 액정 표시 장치의 표시 품질을 향상할 수 있다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상술한 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 종래의 액정 표시 장치의 액정 패널에 대한 등가 회로도이고,
도 2는 게이트 신호와 데이터 신호의 관계를 도시한 타이밍도이고,
도 3은 본 발명의 실시예에 따른 액정 표시 장치의 액정 패널에 대한 등가 회로도이고,
도 4는 종래의 액정 표시 장치에서의 게이트 신호와 본 발명에 따른 액정 표시 장치의 게이트 신호를 비교한 타이밍도이다.

Claims (3)

  1. 화상 정보를 가진 데이터 신호를 입력받아 화상을 표시하는 복수의 화소 전극,
    상기 화소 전극에 상기 데이터 신호가 인가되는 것을 제어하는 복수의 박막 트랜지스터,
    상기 박막 트랜지스터에 상기 데이터 신호를 전달하는 복수의 데이터선,
    상기 박막 트랜지스터의 게이트 전극에 인가되어 상기 데이터 신호가 상기 화소 전극에 인가되도록 하는 게이트 신호를 생성하는 구동 제어 회로,
    상기 박막 트랜지스터에 상기 게이트 신호를 전달하는 복수의 게이트선,
    상기 게이트선의 끝단부에 양극단이 각각 연결되고 음극단은 상호 연결된 복수의 다이오드, 그리고
    상기 다이오드의 음극단에 연결되어 있으며, 스위칭 제어 신호에 따라 소정 전압을 주기적으로 상기 다이오드의 음극단에 공급하는 스위칭 회로
    를 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 스위칭 회로는 상기 스위칭 제어 신호에 따라 상기 게이트 신호의 하강 시점마다 일정 기간 도통되는 액정 표시 장치.
  3. 제2항에 있어서,
    상기 소정 전압은 상기 게이트 신호의 오프 전압인 액정 표시 장치.
KR1019970038654A 1997-08-13 1997-08-13 액정표시장치 KR100483384B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038654A KR100483384B1 (ko) 1997-08-13 1997-08-13 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038654A KR100483384B1 (ko) 1997-08-13 1997-08-13 액정표시장치

Publications (2)

Publication Number Publication Date
KR19990016183A KR19990016183A (ko) 1999-03-05
KR100483384B1 true KR100483384B1 (ko) 2005-08-29

Family

ID=37304272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038654A KR100483384B1 (ko) 1997-08-13 1997-08-13 액정표시장치

Country Status (1)

Country Link
KR (1) KR100483384B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081075B2 (en) 2018-03-14 2021-08-03 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483527B1 (ko) * 1997-12-26 2005-08-24 삼성전자주식회사 액정표시장치의데이터전압인가방법
KR100796787B1 (ko) * 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
KR100940567B1 (ko) * 2003-04-23 2010-02-03 삼성전자주식회사 액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214817A (ja) * 1989-02-16 1990-08-27 Hitachi Ltd 液晶表示装置およびその駆動方法
JPH02312371A (ja) * 1989-05-26 1990-12-27 Sony Corp 液晶ディスプレイ装置
JPH0713526A (ja) * 1993-06-29 1995-01-17 Asahi Glass Co Ltd 液晶表示装置およびその駆動方法
JPH0756531A (ja) * 1993-08-09 1995-03-03 Seiko Epson Corp アクティブマトリクス型の液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214817A (ja) * 1989-02-16 1990-08-27 Hitachi Ltd 液晶表示装置およびその駆動方法
JPH02312371A (ja) * 1989-05-26 1990-12-27 Sony Corp 液晶ディスプレイ装置
JPH0713526A (ja) * 1993-06-29 1995-01-17 Asahi Glass Co Ltd 液晶表示装置およびその駆動方法
JPH0756531A (ja) * 1993-08-09 1995-03-03 Seiko Epson Corp アクティブマトリクス型の液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081075B2 (en) 2018-03-14 2021-08-03 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR19990016183A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US6052426A (en) Shift register using M.I.S. transistors of like polarity
US5798746A (en) Liquid crystal display device
US6961042B2 (en) Liquid crystal display
US20010052606A1 (en) Display device
US7999776B2 (en) Liquid crystal display having compensation circuit for reducing gate delay
EP0759605A1 (en) Improvements in the connections of data drivers in an active matrix liquid crystal display device
US6844874B2 (en) Device for controlling a matrix display cell
US6919874B1 (en) Shift register using M.I.S. transistors and supplementary column
US7414601B2 (en) Driving circuit for liquid crystal display device and method of driving the same
US20080122875A1 (en) Liquid crystal display device and driving circuit and driving method of the same
KR20040023569A (ko) 표시 구동 방법, 표시 소자, 및 표시 장치
US5521611A (en) Driving circuit for a display apparatus
KR100483384B1 (ko) 액정표시장치
JP3866788B2 (ja) データ・ライン駆動回路
KR20030033012A (ko) 액티브 매트릭스 디스플레이 디바이스
TWI754523B (zh) 驅動電路
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR100706222B1 (ko) 부분 표시 모드를 갖는 액정 표시 장치 및 그 구동 방법
JP2849034B2 (ja) 表示駆動装置
US7245296B2 (en) Active matrix display device
US20030112211A1 (en) Active matrix liquid crystal display devices
JP2718835B2 (ja) 液晶表示装置
US6219018B1 (en) Active matrix type display device
JP2000035560A (ja) アクティブマトリクス型表示装置
JP2844957B2 (ja) 薄膜el発光装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee