JP2849034B2 - 表示駆動装置 - Google Patents
表示駆動装置Info
- Publication number
- JP2849034B2 JP2849034B2 JP28258093A JP28258093A JP2849034B2 JP 2849034 B2 JP2849034 B2 JP 2849034B2 JP 28258093 A JP28258093 A JP 28258093A JP 28258093 A JP28258093 A JP 28258093A JP 2849034 B2 JP2849034 B2 JP 2849034B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- common electrode
- circuit
- rectangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、平面型表示装置、特に
マトリクス型液晶表示装置などに用いられる表示駆動装
置に関する。
マトリクス型液晶表示装置などに用いられる表示駆動装
置に関する。
【０００２】
【従来の技術】従来の平面型表示装置のうち、特にアク
ティブマトリクス型液晶表示装置について説明する。
ティブマトリクス型液晶表示装置について説明する。
【０００３】図４は従来のアクティブマトリクス型液晶
表示装置の構成を模式的に示すブロック図である。図４
において、対向して配設された２枚の基板１００，１０
１の間に表示媒体である液晶が封入され、一方の基板１
００の液晶側表面にはマトリクス状に配列された絵素電
極１０２を駆動するためのスイッチング素子としてＴＦ
Ｔ（Thin Film Transistor）１０３、このＴＦＴ１０３
を介して絵素電極１０２に電圧を印加するための信号配
線（データ配線）１０４、さらにＴＦＴ１０３を駆動す
るための走査配線（ゲート配線）１０５などが複数配設
され、また、他方の基板１０１の液晶側表面には共通電
極が設けられ、この共通電極に接続される電極端子１０
６が形成されている。この共通電極と絵素電極１０２と
の間で、表示に寄与する液晶容量を構成する。また、デ
ジタルソースドライバ２００は信号配線１０４に接続さ
れ、ゲートドライバ３００は走査配線１０５に接続され
ている。さらに、階調電圧発生回路４００はデジタルソ
ースドライバ２００に接続され、デジタルソースドライ
バ２００に対して階調電圧を発生させる。さらに、共通
電極駆動回路５００は共通電極の電極端子１０６に接続
され、共通電極に電圧ＶCOMを出力する。これらデジタ
ルソースドライバ２００、ゲートドライバ３００、階調
電圧発生回路４００および共通電極駆動回路５００はコ
ントロール回路６００に接続され、コントロール回路６
００によりこれらを制御する。
表示装置の構成を模式的に示すブロック図である。図４
において、対向して配設された２枚の基板１００，１０
１の間に表示媒体である液晶が封入され、一方の基板１
００の液晶側表面にはマトリクス状に配列された絵素電
極１０２を駆動するためのスイッチング素子としてＴＦ
Ｔ（Thin Film Transistor）１０３、このＴＦＴ１０３
を介して絵素電極１０２に電圧を印加するための信号配
線（データ配線）１０４、さらにＴＦＴ１０３を駆動す
るための走査配線（ゲート配線）１０５などが複数配設
され、また、他方の基板１０１の液晶側表面には共通電
極が設けられ、この共通電極に接続される電極端子１０
６が形成されている。この共通電極と絵素電極１０２と
の間で、表示に寄与する液晶容量を構成する。また、デ
ジタルソースドライバ２００は信号配線１０４に接続さ
れ、ゲートドライバ３００は走査配線１０５に接続され
ている。さらに、階調電圧発生回路４００はデジタルソ
ースドライバ２００に接続され、デジタルソースドライ
バ２００に対して階調電圧を発生させる。さらに、共通
電極駆動回路５００は共通電極の電極端子１０６に接続
され、共通電極に電圧ＶCOMを出力する。これらデジタ
ルソースドライバ２００、ゲートドライバ３００、階調
電圧発生回路４００および共通電極駆動回路５００はコ
ントロール回路６００に接続され、コントロール回路６
００によりこれらを制御する。
【０００４】このデジタルソースドライバ２００は信号
配線１０４に電圧を供給するものであるが、ここでは、
映像信号がデジタルで与えられるデジタルソースドライ
バ２００について説明する。このデジタルソースドライ
バ２００としては、図５に示すような回路構成が用いら
れる。ここでは簡単のため、映像信号データは２ビット
で構成されているものとする。即ち、映像信号データ
は、０〜３の４つの値を持ち、それぞれの値に対応し
て、階調電圧発生回路４００から供給される階調用電圧
Ｖ0〜Ｖ3が選択されて出力される。
配線１０４に電圧を供給するものであるが、ここでは、
映像信号がデジタルで与えられるデジタルソースドライ
バ２００について説明する。このデジタルソースドライ
バ２００としては、図５に示すような回路構成が用いら
れる。ここでは簡単のため、映像信号データは２ビット
で構成されているものとする。即ち、映像信号データ
は、０〜３の４つの値を持ち、それぞれの値に対応し
て、階調電圧発生回路４００から供給される階調用電圧
Ｖ0〜Ｖ3が選択されて出力される。
【０００５】図６は、図５のデジタルソースドライバ２
００における第ｉ番目の出力に対応した構成部分を示
す。図６において、映像信号データの各ビット（Ｄ0，
Ｄ1）毎に設けられた第１段目のＤフリップフロップ
（サンプリングフリップフロップ）ＭＳＭＰ、第２段目
のＤフリップフロップ（ホールドフリップフロップ）Ｍ
Ｈ、１個のデコーダＤＥＣ、さらに、４種類の階調電圧
Ｖ0〜Ｖ3とＳi番目の信号配線１０４との間に各々設け
られたアナログスイッチＡＳＷ0〜ＡＳＷ3により構成さ
れる。なお、デジタル映像信号データ（Ｄ0，Ｄ1）のサ
ンプリングは、Ｄフリップフロップ以外にも種々のもの
を用いることができる。
００における第ｉ番目の出力に対応した構成部分を示
す。図６において、映像信号データの各ビット（Ｄ0，
Ｄ1）毎に設けられた第１段目のＤフリップフロップ
（サンプリングフリップフロップ）ＭＳＭＰ、第２段目
のＤフリップフロップ（ホールドフリップフロップ）Ｍ
Ｈ、１個のデコーダＤＥＣ、さらに、４種類の階調電圧
Ｖ0〜Ｖ3とＳi番目の信号配線１０４との間に各々設け
られたアナログスイッチＡＳＷ0〜ＡＳＷ3により構成さ
れる。なお、デジタル映像信号データ（Ｄ0，Ｄ1）のサ
ンプリングは、Ｄフリップフロップ以外にも種々のもの
を用いることができる。
【０００６】このデジタルソースドライバ２００は次の
ように動作する。まず、映像信号データ（Ｄ0，Ｄ1）は
第ｉ番目の信号配線１０４に対応するサンプリングパル
スＴＳＭＰiの立ち上がり時点でサンプリングフリップ
フロップＭＳＭＰに取り込まれ、そこで保持される。そ
して、１水平期間のサンプリングが終了した時点で出力
パルスＯＥがホールドフリップフロップＭＨに与えら
れ、サンプリングフリップフロップＭＳＭＰに保持され
ていた映像信号データ（Ｄ0，Ｄ1）はホールドフリップ
フロップＭＨに取り込まれるとともにデコーダＤＥＣに
出力される。このデコーダＤＥＣでは、この２ビットの
映像信号データ（Ｄ0，Ｄ1）がデコードされ、その値
（０〜３）に応じてアナログスイッチＡＳＷ0〜ＡＳＷ3
のいずれか１個を貫通として、４種の階調電圧Ｖ0〜Ｖ3
のいずれかをＳi番目の信号配線１０４に出力する。
ように動作する。まず、映像信号データ（Ｄ0，Ｄ1）は
第ｉ番目の信号配線１０４に対応するサンプリングパル
スＴＳＭＰiの立ち上がり時点でサンプリングフリップ
フロップＭＳＭＰに取り込まれ、そこで保持される。そ
して、１水平期間のサンプリングが終了した時点で出力
パルスＯＥがホールドフリップフロップＭＨに与えら
れ、サンプリングフリップフロップＭＳＭＰに保持され
ていた映像信号データ（Ｄ0，Ｄ1）はホールドフリップ
フロップＭＨに取り込まれるとともにデコーダＤＥＣに
出力される。このデコーダＤＥＣでは、この２ビットの
映像信号データ（Ｄ0，Ｄ1）がデコードされ、その値
（０〜３）に応じてアナログスイッチＡＳＷ0〜ＡＳＷ3
のいずれか１個を貫通として、４種の階調電圧Ｖ0〜Ｖ3
のいずれかをＳi番目の信号配線１０４に出力する。
【０００７】図７は階調電圧Ｖ0〜Ｖ3および、共通電極
の電極端子１０６に加えられる共通電極電圧Ｖcomの電
圧波形例を示している。ここでは、階調電圧はＶ0〜Ｖ3
の順で絵素電極１０２に印加される電圧が高くなるもの
とする。即ち、｜Ｖ0−Ｖcom｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ
2−Ｖcom｜＜｜Ｖ3−Ｖcom｜であり、この関係は逆であ
っても良い。図７に示すように、各電圧Ｖ0〜Ｖ3および
Ｖcomは、１出力期間Ｈ毎に反転する、コントロール回
路６００からのＰＯＬ信号と同期して電圧レベルが変化
している。
の電極端子１０６に加えられる共通電極電圧Ｖcomの電
圧波形例を示している。ここでは、階調電圧はＶ0〜Ｖ3
の順で絵素電極１０２に印加される電圧が高くなるもの
とする。即ち、｜Ｖ0−Ｖcom｜＜｜Ｖ1−Ｖcom｜＜｜Ｖ
2−Ｖcom｜＜｜Ｖ3−Ｖcom｜であり、この関係は逆であ
っても良い。図７に示すように、各電圧Ｖ0〜Ｖ3および
Ｖcomは、１出力期間Ｈ毎に反転する、コントロール回
路６００からのＰＯＬ信号と同期して電圧レベルが変化
している。
【０００８】図８に電圧Ｖcomが印加される共通電極か
ら見た階調電圧Ｖ0〜Ｖ3を示している。ある絵素を考え
ると、その絵素が走査配線１０５を介したゲートドライ
バ３００によって選択されている場合、図８の各電圧で
その絵素電極１０２が充電されることになる。
ら見た階調電圧Ｖ0〜Ｖ3を示している。ある絵素を考え
ると、その絵素が走査配線１０５を介したゲートドライ
バ３００によって選択されている場合、図８の各電圧で
その絵素電極１０２が充電されることになる。
【０００９】このように、共通電極を交流駆動すること
により、絵素電極１０３と共通電極との間に所定の電圧
を得るための信号配線１０４に印加する電圧の振幅を小
さくでき、デジタルソースドライバ２００の動作電圧を
下げることができる。
により、絵素電極１０３と共通電極との間に所定の電圧
を得るための信号配線１０４に印加する電圧の振幅を小
さくでき、デジタルソースドライバ２００の動作電圧を
下げることができる。
【００１０】図９に示すように、共通電極駆動回路５０
０には、演算増幅器ＯＰ2と相補回路ＢＵＦとが設けら
れている。この演算増幅器ＯＰ2には一定電圧とＰＯＬ
信号が各入力端子に入力され、演算増幅器ＯＰ2の出力
端は相補回路ＢＵＦに接続されている。また、演算増幅
器ＯＰ2は相補回路ＢＵＦの出力Ｖoutをその−入力端子
にフィードバックすることにより反転増幅動作を行って
いる。
０には、演算増幅器ＯＰ2と相補回路ＢＵＦとが設けら
れている。この演算増幅器ＯＰ2には一定電圧とＰＯＬ
信号が各入力端子に入力され、演算増幅器ＯＰ2の出力
端は相補回路ＢＵＦに接続されている。また、演算増幅
器ＯＰ2は相補回路ＢＵＦの出力Ｖoutをその−入力端子
にフィードバックすることにより反転増幅動作を行って
いる。
【００１１】ここで、図９の回路を共通電極駆動回路５
００として使う場合と図４の階調電圧発生回路４００の
各階調電圧発生回路として使う場合との違いは本質的に
はないが、階調電圧発生回路５００の場合は、それぞれ
データに対応した振幅および中心電圧になることと、Ｐ
ＯＬ信号に対する位相が、同相の場合と逆相の場合があ
ることだけである。
００として使う場合と図４の階調電圧発生回路４００の
各階調電圧発生回路として使う場合との違いは本質的に
はないが、階調電圧発生回路５００の場合は、それぞれ
データに対応した振幅および中心電圧になることと、Ｐ
ＯＬ信号に対する位相が、同相の場合と逆相の場合があ
ることだけである。
【００１２】図１０は、図９の共通電極駆動回路５００
の出力波形を示したものである。図１０において、１水
平周期Ｈ毎に電圧の極性を反転する、ライン反転駆動の
場合の波形が示されている。ＰＯＬ信号は高低２レベル
で切り替わる信号であり、ＰＯＬ信号が高レベルのと
き、共通電極駆動回路５００は低い電圧を出力し、また
はＰＯＬ信号が低レベルのとき、共通電極駆動回路は高
い電圧を出力する。したがって、ＰＯＬ信号が高レベル
のときには、絵素電極１０３が正に充電されることとな
り、ＰＯＬ信号が低レベルのときには、絵素電極１０３
が負に充電されることになる。
の出力波形を示したものである。図１０において、１水
平周期Ｈ毎に電圧の極性を反転する、ライン反転駆動の
場合の波形が示されている。ＰＯＬ信号は高低２レベル
で切り替わる信号であり、ＰＯＬ信号が高レベルのと
き、共通電極駆動回路５００は低い電圧を出力し、また
はＰＯＬ信号が低レベルのとき、共通電極駆動回路は高
い電圧を出力する。したがって、ＰＯＬ信号が高レベル
のときには、絵素電極１０３が正に充電されることとな
り、ＰＯＬ信号が低レベルのときには、絵素電極１０３
が負に充電されることになる。
【００１３】
【発明が解決しようとする課題】上記従来の構成では、
電極端子１０６に接続される共通電極には信号配線１０
４との寄生容量などの容量性負荷が存在し、この共通電
極の印加電圧が変化するとこれらの容量性負荷に充放電
電流が流れるが、特に、図１０の駆動波形ではその極性
の切り替わり部分でラッシュ電流が流れ、しかもそのピ
ーク電流は数百ｍＡから数Ａとなる。
電極端子１０６に接続される共通電極には信号配線１０
４との寄生容量などの容量性負荷が存在し、この共通電
極の印加電圧が変化するとこれらの容量性負荷に充放電
電流が流れるが、特に、図１０の駆動波形ではその極性
の切り替わり部分でラッシュ電流が流れ、しかもそのピ
ーク電流は数百ｍＡから数Ａとなる。
【００１４】従来、共通電極駆動回路５００は、このよ
うなラッシュ電流を基本的に充足可能な能力を備える必
要があったため、例えば図９の回路においては演算増幅
器ＯＰ２にはできるだけ高速かつ電流容量の大きなもの
を使用し、さらにその後段のトランジスタの相補回路Ｂ
ＵＦによる電流増幅器でかかる要求を満たすように回路
を構成していた。しかしこれは価格の上昇を招き、さら
に、本来表示体の駆動に不必要な消費電力の増加を招い
ていた。また、回路構成などによっては、このラッシュ
電流が流れることにより図１０の駆動波形が歪み、表示
品位の低下を招く場合もあった。
うなラッシュ電流を基本的に充足可能な能力を備える必
要があったため、例えば図９の回路においては演算増幅
器ＯＰ２にはできるだけ高速かつ電流容量の大きなもの
を使用し、さらにその後段のトランジスタの相補回路Ｂ
ＵＦによる電流増幅器でかかる要求を満たすように回路
を構成していた。しかしこれは価格の上昇を招き、さら
に、本来表示体の駆動に不必要な消費電力の増加を招い
ていた。また、回路構成などによっては、このラッシュ
電流が流れることにより図１０の駆動波形が歪み、表示
品位の低下を招く場合もあった。
【００１５】本発明は、上記従来の問題を解決するもの
で、極性が切り替わる部分でのラッシュ電流を補って駆
動回路の負荷を軽くすることができ、また、ラッシュ電
流による駆動波形の歪みを小さくして高表示品位で低消
費電力の表示駆動装置を提供することを目的とする。
で、極性が切り替わる部分でのラッシュ電流を補って駆
動回路の負荷を軽くすることができ、また、ラッシュ電
流による駆動波形の歪みを小さくして高表示品位で低消
費電力の表示駆動装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の表示駆動装置
は、表示媒体を挟んで設けられた２枚の基板のうち一方
の基板に絵素電極を形成し、他方の基板に該絵素電極と
の間で容量が形成される共通電極を形成し、該共通電極
に対して、レベルの異なる２種類の電圧からなる矩形波
を出力する共通電極駆動部と、該矩形波の電圧レベル間
の任意の電圧レベルを発生する電圧発生部と、該駆動部
出力から電圧発生部出力に該矩形波の電圧レベル切り替
え時の所定期間切り替えるスイッチ部とを備えたもので
あり、そのことにより上記目的が達成される。
は、表示媒体を挟んで設けられた２枚の基板のうち一方
の基板に絵素電極を形成し、他方の基板に該絵素電極と
の間で容量が形成される共通電極を形成し、該共通電極
に対して、レベルの異なる２種類の電圧からなる矩形波
を出力する共通電極駆動部と、該矩形波の電圧レベル間
の任意の電圧レベルを発生する電圧発生部と、該駆動部
出力から電圧発生部出力に該矩形波の電圧レベル切り替
え時の所定期間切り替えるスイッチ部とを備えたもので
あり、そのことにより上記目的が達成される。
【００１７】また、本発明の表示駆動装置は、レベルの
異なる２種類の電圧を周期的に切り換えてなる矩形波を
発生する階調電圧駆動部と、該矩形波の電圧レベル間の
任意の電圧レベルを発生する電圧発生部と、該階調電圧
駆動部出力から電圧発生部出力に該矩形波の電圧レベル
切り替え時の所定期間切り替えるスイッチ部とを備えた
電圧発生回路を有するものであり、そのことにより上記
目的が達成される。
異なる２種類の電圧を周期的に切り換えてなる矩形波を
発生する階調電圧駆動部と、該矩形波の電圧レベル間の
任意の電圧レベルを発生する電圧発生部と、該階調電圧
駆動部出力から電圧発生部出力に該矩形波の電圧レベル
切り替え時の所定期間切り替えるスイッチ部とを備えた
電圧発生回路を有するものであり、そのことにより上記
目的が達成される。
【００１８】
【００１９】
【作用】上記構成により、レベルの異なる２つの電圧を
交互に切り替える駆動部において、その極性が切り替わ
る部分で、その駆動部とその出力に接続された負荷をス
イッチ部で切り離して、駆動部出力の電圧レベル間の電
圧を発生する電圧発生部と負荷を接続するので、極性の
切り替わり時に流れるラッシュ電流の一部を電圧発生部
に負担させることで、駆動回路の負担が軽くなり、ま
た、ラッシュ電流による駆動波形の歪みも小さくなって
高表示品位で低消費電力となる。
交互に切り替える駆動部において、その極性が切り替わ
る部分で、その駆動部とその出力に接続された負荷をス
イッチ部で切り離して、駆動部出力の電圧レベル間の電
圧を発生する電圧発生部と負荷を接続するので、極性の
切り替わり時に流れるラッシュ電流の一部を電圧発生部
に負担させることで、駆動回路の負担が軽くなり、ま
た、ラッシュ電流による駆動波形の歪みも小さくなって
高表示品位で低消費電力となる。
【００２０】
【実施例】本発明を実施例について以下に説明する。
【００２１】（実施例１）まず、本発明の第１の実施例
について説明する。図１において、駆動回路１はスイッ
チＳＷ1を介して出力端Ｖoutに接続され、電源部２はス
イッチＳＷ2を介して出力端Ｖoutに接続されている。こ
の駆動回路１には極性反転信号であるＰＯＬ信号が与え
られる。また、スイッチＳＷ2には制御信号ＤＩＳが与
えられ、スイッチＳＷ1には制御信号ＤＩＳがインバー
タＩＮＶを介して与えられる。即ち、スイッチＳＷ1が
オンの時はスイッチＳＷ2がオフとなり、スイッチＳＷ1
がオフの時はスイッチＳＷ2がオンとなるように制御さ
れる。これらのスイッチＳＷ1，ＳＷ2は、可能な限りオ
ン抵抗が低く、オフ抵抗が高い素子を用いることが好ま
しい。以上により電圧発生回路３が構成される。
について説明する。図１において、駆動回路１はスイッ
チＳＷ1を介して出力端Ｖoutに接続され、電源部２はス
イッチＳＷ2を介して出力端Ｖoutに接続されている。こ
の駆動回路１には極性反転信号であるＰＯＬ信号が与え
られる。また、スイッチＳＷ2には制御信号ＤＩＳが与
えられ、スイッチＳＷ1には制御信号ＤＩＳがインバー
タＩＮＶを介して与えられる。即ち、スイッチＳＷ1が
オンの時はスイッチＳＷ2がオフとなり、スイッチＳＷ1
がオフの時はスイッチＳＷ2がオンとなるように制御さ
れる。これらのスイッチＳＷ1，ＳＷ2は、可能な限りオ
ン抵抗が低く、オフ抵抗が高い素子を用いることが好ま
しい。以上により電圧発生回路３が構成される。
【００２２】図２に図１の電圧発生回路の各要部におけ
るタイミング波形図を示す。この電圧発生回路３の動作
を、このタイミング波形図に基づいて説明する。
るタイミング波形図を示す。この電圧発生回路３の動作
を、このタイミング波形図に基づいて説明する。
【００２３】図２に示すように、極性反転信号であるＰ
ＯＬ信号は、ライン反転駆動では１水平時間毎に反転す
る信号であり、ＰＯＬ信号がハイレベルの時は、絵素を
正電圧に充電する時限（タイミング）であり、駆動回路
１は電圧レベルＶａ1を出力し、また、ＰＯＬ信号がロ
ーレベルの時は、絵素を負電圧に充電する時限であり、
駆動回路１は電圧レベルＶａ2を出力する。したがっ
て、駆動回路１からの出力電圧Ｖａは電圧レベルＶａ1
およびＶａ2の矩形波である。また、制御信号ＤＩＳ
は、ＰＯＬ信号がハイレベルからローレベルへ、ローレ
ベルからハイレベルへ切り替わるタイミング、即ち極性
が切り替わるタイミングで一定期間ハイレベルになる信
号である。さらに、電源部２は、駆動回路１からの出力
電圧レベルＶａ1，Ｖａ2間の任意の電圧レベルとしての
電源電圧Ｖｇを出力する。駆動回路１はＰＯＬ信号によ
り制御される矩形波発生回路であり、ＰＯＬ信号がハイ
レベルのときローレベルの出力電圧Ｖａ2を出力し、Ｐ
ＯＬ信号がローレベルのときハイレベルの出力電圧レベ
ルＶａ1を出力する。
ＯＬ信号は、ライン反転駆動では１水平時間毎に反転す
る信号であり、ＰＯＬ信号がハイレベルの時は、絵素を
正電圧に充電する時限（タイミング）であり、駆動回路
１は電圧レベルＶａ1を出力し、また、ＰＯＬ信号がロ
ーレベルの時は、絵素を負電圧に充電する時限であり、
駆動回路１は電圧レベルＶａ2を出力する。したがっ
て、駆動回路１からの出力電圧Ｖａは電圧レベルＶａ1
およびＶａ2の矩形波である。また、制御信号ＤＩＳ
は、ＰＯＬ信号がハイレベルからローレベルへ、ローレ
ベルからハイレベルへ切り替わるタイミング、即ち極性
が切り替わるタイミングで一定期間ハイレベルになる信
号である。さらに、電源部２は、駆動回路１からの出力
電圧レベルＶａ1，Ｖａ2間の任意の電圧レベルとしての
電源電圧Ｖｇを出力する。駆動回路１はＰＯＬ信号によ
り制御される矩形波発生回路であり、ＰＯＬ信号がハイ
レベルのときローレベルの出力電圧Ｖａ2を出力し、Ｐ
ＯＬ信号がローレベルのときハイレベルの出力電圧レベ
ルＶａ1を出力する。
【００２４】したがって、この電圧発生回路の場合に
は、極性が切り替わる部分ではスイッチＳＷ1により駆
動回路１と出力端Ｖoutは切り離されて、電源部２と出
力端Ｖoutが接続される。このことにより、極性が切り
替わる部分で流れるラッシュ電流は電源部２から供給さ
れ、駆動回路１の負担は軽くなり、また、電源部２から
は駆動回路１から出力される電圧レベル間の電圧Ｖｇを
発生することで駆動回路１のラッシュ電流を低減させる
ことができる。
は、極性が切り替わる部分ではスイッチＳＷ1により駆
動回路１と出力端Ｖoutは切り離されて、電源部２と出
力端Ｖoutが接続される。このことにより、極性が切り
替わる部分で流れるラッシュ電流は電源部２から供給さ
れ、駆動回路１の負担は軽くなり、また、電源部２から
は駆動回路１から出力される電圧レベル間の電圧Ｖｇを
発生することで駆動回路１のラッシュ電流を低減させる
ことができる。
【００２５】（実施例２）次に、本発明の第２の実施例
について説明する。本実施例では、第１実施例の駆動回
路１を、演算増幅器ＯＰ1を用いて実現させている。ま
た、本実施例においては、スイッチＳＷ1，ＳＷ2には電
解効果トランジスタＦＥＴを用いて実現させている。こ
れらＦＥＴは双方向性であり、かつ、オン抵抗がきわめ
て小さいので、本発明のスイッチ回路として用いるのに
適している。また、論理レベルで与えられるＤＩＳ信号
および、インバータＩＮＶを介したその反転信号をレベ
ル変換回路４によりＦＥＴの制御に適したレベルに変換
しているが、このレベル変換回路４は使用するＦＥＴの
特性によっては不要である。
について説明する。本実施例では、第１実施例の駆動回
路１を、演算増幅器ＯＰ1を用いて実現させている。ま
た、本実施例においては、スイッチＳＷ1，ＳＷ2には電
解効果トランジスタＦＥＴを用いて実現させている。こ
れらＦＥＴは双方向性であり、かつ、オン抵抗がきわめ
て小さいので、本発明のスイッチ回路として用いるのに
適している。また、論理レベルで与えられるＤＩＳ信号
および、インバータＩＮＶを介したその反転信号をレベ
ル変換回路４によりＦＥＴの制御に適したレベルに変換
しているが、このレベル変換回路４は使用するＦＥＴの
特性によっては不要である。
【００２６】上記構成により、極性を切り替わる部分
で、スイッチＳＷ1により演算増幅器ＯＰ1の出力電圧Ｖ
ａは駆動回路の出力端Ｖｏｕｔと切り離され、その代わ
りに出力端ＶｏｕｔはスイッチＳＷ２によりＧＮＤに接
地される。演算増幅器ＯＰ1からの出力電圧Ｖａが極性
の違う時限で正電圧と負電圧になる場合、第１の実施例
における図１の電源部２の代わりにＧＮＤと接続させる
ことによって、駆動回路全体の省電力化を実現すること
ができる。これは、第１実施例の場合、駆動回路１から
のラッシュ電流を低減する代わりに電源部２がラッシュ
電流を供給することになるが、電源部２の代わりにＧＮ
Ｄに接続させることにより、極性の切り替わる部分で流
れるラッシュ電流は、スイッチＳＷ2にて接地されたＧ
ＮＤより供給されるからである。
で、スイッチＳＷ1により演算増幅器ＯＰ1の出力電圧Ｖ
ａは駆動回路の出力端Ｖｏｕｔと切り離され、その代わ
りに出力端ＶｏｕｔはスイッチＳＷ２によりＧＮＤに接
地される。演算増幅器ＯＰ1からの出力電圧Ｖａが極性
の違う時限で正電圧と負電圧になる場合、第１の実施例
における図１の電源部２の代わりにＧＮＤと接続させる
ことによって、駆動回路全体の省電力化を実現すること
ができる。これは、第１実施例の場合、駆動回路１から
のラッシュ電流を低減する代わりに電源部２がラッシュ
電流を供給することになるが、電源部２の代わりにＧＮ
Ｄに接続させることにより、極性の切り替わる部分で流
れるラッシュ電流は、スイッチＳＷ2にて接地されたＧ
ＮＤより供給されるからである。
【００２７】ここで、スイッチＳＷ1とスイッチＳＷ2と
が同時にオンすることはないので演算増幅器ＯＰ1の出
力電流がスイッチＳＷ1，ＳＷ2介してＧＮＤに流れ込む
ことはない。
が同時にオンすることはないので演算増幅器ＯＰ1の出
力電流がスイッチＳＷ1，ＳＷ2介してＧＮＤに流れ込む
ことはない。
【００２８】（実施例３）実施例１，２ではスイッチＳ
Ｗ1，ＳＷ2が同時にオンすることはないが、ＭＯＳ型ア
ナログスイッチなどの過渡応答の大きいスイッチを使用
するような場合には、オンからオフ或は、オフからオン
の過渡的な領域で貫通電流が流れる場合がある。この場
合、スイッチＳＷ1，ＳＷ2の切り替わるタイミングで共
にオフする期間を設けるように各スイッチを制御すれ
ば、貫通電流は流れない。この場合、オフする期間は、
スイッチＳＷ１，ＳＷ２を構成する素子の過渡期なスイ
ッチング時間よりも大きく設定する。
Ｗ1，ＳＷ2が同時にオンすることはないが、ＭＯＳ型ア
ナログスイッチなどの過渡応答の大きいスイッチを使用
するような場合には、オンからオフ或は、オフからオン
の過渡的な領域で貫通電流が流れる場合がある。この場
合、スイッチＳＷ1，ＳＷ2の切り替わるタイミングで共
にオフする期間を設けるように各スイッチを制御すれ
ば、貫通電流は流れない。この場合、オフする期間は、
スイッチＳＷ１，ＳＷ２を構成する素子の過渡期なスイ
ッチング時間よりも大きく設定する。
【００２９】なお、第１〜第３の実施例においては、共
通電極駆動回路について説明してきたが、外部から与え
られた階調用電圧をそのまま選択して出力するか、又は
該階調用電圧の組合せによって作られる補間電圧を出力
する階調電圧駆動回路においても同様の構成で同様の効
果を得ることができる。また、上記実施例においては、
ライン反転駆動方式における１水平時間毎のタイミング
で説明したが、これに限定されるものではなく、駆動方
式によっては他のタイミングでもよい。さらに、第２の
実施例におけるスイッチ回路はＦＥＴで説明したが、こ
れに限定されるものではなく、他の種類のスイッチ手段
を使用することもできる。
通電極駆動回路について説明してきたが、外部から与え
られた階調用電圧をそのまま選択して出力するか、又は
該階調用電圧の組合せによって作られる補間電圧を出力
する階調電圧駆動回路においても同様の構成で同様の効
果を得ることができる。また、上記実施例においては、
ライン反転駆動方式における１水平時間毎のタイミング
で説明したが、これに限定されるものではなく、駆動方
式によっては他のタイミングでもよい。さらに、第２の
実施例におけるスイッチ回路はＦＥＴで説明したが、こ
れに限定されるものではなく、他の種類のスイッチ手段
を使用することもできる。
【００３０】
【発明の効果】以上のように本発明によれば、極性の切
り替わる部分で流れるラッシュ電流を駆動部自体で負担
させることを防止し、かつ駆動部からのラッシュ電流を
大幅に小さくすることができて、低消費電力の表示駆動
装置を実現することができる。また、従来のようにラッ
シュ電流で電圧波形の歪みによる表示品位の低下を防止
することができる。さらに、従来のようなトランジスタ
などで構成する電流増幅のための相補回路が必要なくな
ってコストの削減を図ることができ、また、従来のよう
にトランジスタで消費されていた電力も不要になり、そ
の分、電力削減をすることができる。さらに、駆動部の
低消費電力化、即ち駆動部自体が省電力回路となるの
で、回路構成素子が従来のものと比べて小型化が可能と
なり、駆動部の基板の小型化、省スペース化を図ること
ができ、表示装置の薄型化を実現させることができる。
り替わる部分で流れるラッシュ電流を駆動部自体で負担
させることを防止し、かつ駆動部からのラッシュ電流を
大幅に小さくすることができて、低消費電力の表示駆動
装置を実現することができる。また、従来のようにラッ
シュ電流で電圧波形の歪みによる表示品位の低下を防止
することができる。さらに、従来のようなトランジスタ
などで構成する電流増幅のための相補回路が必要なくな
ってコストの削減を図ることができ、また、従来のよう
にトランジスタで消費されていた電力も不要になり、そ
の分、電力削減をすることができる。さらに、駆動部の
低消費電力化、即ち駆動部自体が省電力回路となるの
で、回路構成素子が従来のものと比べて小型化が可能と
なり、駆動部の基板の小型化、省スペース化を図ること
ができ、表示装置の薄型化を実現させることができる。
【図１】本発明の第１の実施例における表示駆動装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１の表示駆動装置における各要部の信号タイ
ミングを示す波形図である。
ミングを示す波形図である。
【図３】本発明の第２の実施例における表示駆動装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】従来のアクティブマトリクス型液晶表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】図４のデジタルソースドライバ２００の構成を
示すブロック図である。
示すブロック図である。
【図６】図５のデジタルソースドライバ２００における
Ｓｉ番目の１構成単位を示すブロック図である。
Ｓｉ番目の１構成単位を示すブロック図である。
【図７】図５のデジタルソースドライバ２００からの各
階調電圧と図４の共通電極駆動回路５００からの共通電
極電圧を示す波形図である。
階調電圧と図４の共通電極駆動回路５００からの共通電
極電圧を示す波形図である。
【図８】共通電極から見た図７の各階調電圧の各電圧レ
ベルを示す電圧レベル比較図である。
ベルを示す電圧レベル比較図である。
【図９】図４の共通電極駆動回路５００の構成を示すブ
ロック図である。
ロック図である。
【図１０】図９の共通電極駆動回路５００に対する入出
力のタイミングを示す波形図である。
力のタイミングを示す波形図である。
１ 駆動回路 ２ 電源部 ３ 電圧発生回路 ４ レベル変換回路 １００，１０１ 基板 １０２ 絵素電極 １０４ 信号配線 ２００ デジタルソースドライバ ４００ 階調電圧発生回路 ５００ 共通電極駆動回路 ＳＷ1，ＳＷ2 スイッチ ＯＰ1 演算増幅器 ＩＮＶ インバータ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ａ (56)参考文献 特開 平４−194896（ＪＰ，Ａ) 特開 平２−204718（ＪＰ，Ａ) 特開 平１−217497（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/36 G02F 1/133
Claims (2)
- 【請求項１】 表示媒体を挟んで設けられた２枚の基板
のうち一方の基板に絵素電極を形成し、他方の基板に該
絵素電極との間で容量が形成される共通電極を形成し、
該共通電極に対して、レベルの異なる２種類の電圧から
なる矩形波を出力する共通電極駆動部と、該矩形波の電
圧レベル間の任意の電圧レベルを発生する電圧発生部
と、該駆動部出力から電圧発生部出力に該矩形波の電圧
レベル切り替え時の所定期間切り替えるスイッチ部とを
備えた表示駆動装置。 - 【請求項２】 レベルの異なる２種類の電圧を周期的に
切り換えてなる矩形波を発生する階調電圧駆動部と、該
矩形波の電圧レベル間の任意の電圧レベルを発生する電
圧発生部と、該階調電圧駆動部出力から電圧発生部出力
に該矩形波の電圧レベル切り替え時の所定期間切り替え
るスイッチ部とを備えた電圧発生回路を有する表示駆動
装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28258093A JP2849034B2 (ja) | 1993-11-11 | 1993-11-11 | 表示駆動装置 |
| KR1019940002371A KR0140041B1 (ko) | 1993-02-09 | 1994-02-08 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| US08/194,151 US5929847A (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| EP94300941A EP0611144B1 (en) | 1993-02-09 | 1994-02-09 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
| DE69434493T DE69434493T2 (de) | 1993-02-09 | 1994-02-09 | Spannungserzeugungsschaltung, Steuerungsschaltung für gemeinsame Elektrode, Steuerungsschaltung für Signalleitung und Grauskala-Spannungserzeugungsschaltung für Anzeigevorrichtungen |
| KR97065767A KR0139970B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray scale voltage gnerating circuit for display devices |
| KR1019970065766A KR0175230B1 (en) | 1993-02-09 | 1997-11-29 | Voltage generating circuit and common electrode drive circuit signal line drive circuit and gray-scale yoltage gen... |
| US09/234,446 US6310616B1 (en) | 1993-02-09 | 1999-01-21 | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device |
| US09/916,343 US6509895B2 (en) | 1993-02-09 | 2001-07-30 | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28258093A JP2849034B2 (ja) | 1993-11-11 | 1993-11-11 | 表示駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134573A JPH07134573A (ja) | 1995-05-23 |
| JP2849034B2 true JP2849034B2 (ja) | 1999-01-20 |
Family
ID=17654349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28258093A Expired - Fee Related JP2849034B2 (ja) | 1993-02-09 | 1993-11-11 | 表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849034B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007058235A (ja) * | 1996-03-26 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の駆動方法 |
| JP2001312257A (ja) | 2000-05-02 | 2001-11-09 | Sharp Corp | 容量性表示装置の駆動方法 |
| US6630921B2 (en) * | 2001-03-20 | 2003-10-07 | Koninklijke Philips Electronics N.V. | Column driving circuit and method for driving pixels in a column row matrix |
| JP3722812B2 (ja) | 2003-07-08 | 2005-11-30 | シャープ株式会社 | 容量性負荷の駆動回路および駆動方法 |
-
1993
- 1993-11-11 JP JP28258093A patent/JP2849034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07134573A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929847A (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
| US8102345B2 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
| US7643000B2 (en) | Output buffer and power switch for a liquid crystal display and method of driving thereof | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JP4172472B2 (ja) | 駆動回路、電気光学装置、電子機器及び駆動方法 | |
| KR100292405B1 (ko) | 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버 | |
| EP0767449B1 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
| JP3568615B2 (ja) | 液晶駆動装置，その制御方法及び液晶表示装置 | |
| KR20050006363A (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| US6084580A (en) | Voltage generating circuit and liquid crystal display device incorporating the voltage generating circuit | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| US6297793B1 (en) | Liquid-crystal display device | |
| JP3642343B2 (ja) | 表示装置の駆動回路 | |
| JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| JP2965822B2 (ja) | 電源回路 | |
| JP2909357B2 (ja) | 電源回路 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP3059050B2 (ja) | 電源回路 | |
| JP3261271B2 (ja) | マトリックス型液晶表示パネルの駆動回路 | |
| JPH07199157A (ja) | 液晶表示装置 | |
| KR100366315B1 (ko) | 액정표시장치의 저전력 소스 구동회로 및 구동방법 | |
| KR20010060834A (ko) | 박막트랜지스터 액정표시 장치의2레벨 전압 공유 방법 및그 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081106 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091106 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101106 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111106 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |