KR100480898B1 - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- KR100480898B1 KR100480898B1 KR10-2003-0045951A KR20030045951A KR100480898B1 KR 100480898 B1 KR100480898 B1 KR 100480898B1 KR 20030045951 A KR20030045951 A KR 20030045951A KR 100480898 B1 KR100480898 B1 KR 100480898B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- tungsten nitride
- cobalt
- nitride film
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 63
- 239000010941 cobalt Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 43
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 35
- 239000010937 tungsten Substances 0.000 claims abstract description 35
- -1 tungsten nitride Chemical class 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000012159 carrier gas Substances 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 claims description 2
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 claims description 2
- 230000002776 aggregation Effects 0.000 abstract description 6
- 238000005054 agglomeration Methods 0.000 abstract description 3
- 230000003311 flocculating effect Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000004220 aggregation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- AEVRNKXPLOTCBW-UHFFFAOYSA-N carbon monoxide;cobalt;cyclopenta-1,3-diene Chemical compound [Co].[O+]#[C-].[O+]#[C-].C=1C=C[CH-]C=1 AEVRNKXPLOTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
본 발명은 코발트 실리사이드막 형성시의 응집(agglomeration) 현상을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판 상에 스페이서를 구비한 폴리실리콘 게이트를 형성하는 단계와, 상기 폴리실리콘 게이트 양측의 기판 표면에 소오스/드레인 영역을 형성하는 단계와, 상기 폴리실리콘 게이트 및 소오스/드레인 영역을 포함한 기판의 전 영역 상에 텅스텐질화막(WN)을 증착하는 단계와, 상기 텅스텐질화막 내의 질소 성분이 텅스텐질화막과 폴리실리콘막 사이에 모여지도록 상기 텅스텐질화막을 고온으로 어닐링하는 단계와, 상기 어닐링된 텅스텐질화막 상에 반응성 CVD 공정으로 코발트막을 증착하는 것을 통해 폴리실리콘 게이트 및 소오스/드레인 영역 표면에 코발트실리사이드막을 형성하는 단계와, 상기 기판 결과물로부터 미반응한 코발트막 및 텅스텐질화막을 제거하는 단계를 포함한다. 본 발명에 따르면, 코발트와 실리콘간의 반응속도가 늦춰지도록 함으로써 폴리실리콘막과 코발트실리사이드막 사이에 스무스(smooth)한 계면이 얻어지도록 할 수 있으며, 그래서, 코발트실리사이드막의 응집 현상을 방지할 수 있는 바, 소자 특성을 확보할 수 있다. The present invention discloses a method for manufacturing a semiconductor device capable of preventing the agglomeration phenomenon when forming a cobalt silicide film. The disclosed method comprises forming a polysilicon gate with a spacer on a silicon substrate, forming a source / drain region on the substrate surface on either side of the polysilicon gate, and the polysilicon gate and source / Depositing a tungsten nitride film (WN) over the entire region of the substrate including the drain region, and annealing the tungsten nitride film at a high temperature so that nitrogen components in the tungsten nitride film are collected between the tungsten nitride film and the polysilicon film; Forming a cobalt silicide film on the surface of the polysilicon gate and the source / drain region by depositing a cobalt film on the annealed tungsten nitride film by a reactive CVD process, and removing the unreacted cobalt film and tungsten nitride film from the substrate resultant. It includes. According to the present invention, it is possible to obtain a smooth interface between the polysilicon film and the cobalt silicide film by slowing the reaction rate between the cobalt and silicon, and thus to prevent the cobalt silicide film from flocculating. The device characteristics can be secured.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 코발트 실리사이드막 형성시의 응집(agglomeration) 현상을 방지하기 위한 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for preventing agglomeration during formation of a cobalt silicide film.
주지된 바와 같이, 반도체 소자의 고집적화에 따른 콘택 저항의 감소를 위해 폴리실리콘 배선 및 기판 접촉부, 즉, 폴리실리콘 게이트 및 소오스/드레인 영역 표면에 선택적으로 금속 실리사이드막을 형성하는 기술에 제안되었고, 이를 위해, 반도체 소자 제조시 폴리실리콘 게이트 및 소오스/드레인 영역의 표면에만 선택적으로 실리사이드막을 형성해주는 살리사이드(Salicide) 공정이 수행되고 있다. As is well known, a technique for selectively forming a metal silicide film on the surface of polysilicon wiring and substrate contacts, that is, polysilicon gate and source / drain regions, for reducing contact resistance due to high integration of semiconductor devices has been proposed. In the manufacture of semiconductor devices, a salicide process is performed to selectively form a silicide layer only on surfaces of polysilicon gates and source / drain regions.
여기서, 상기 금속 실리사이드막으로서는 티타늄 실리사이드막(TiSi2), 코발트 실리사이드막(CoSi2) 및 텅스텐 실리사이드막(WSi2) 등이 적용 가능하며, 이하에서는 코발트 실리사이드막 형성방법을 간략하게 설명하도록 한다. Here, as the metal silicide film, a titanium silicide film (TiSi2), a cobalt silicide film (CoSi2), a tungsten silicide film (WSi2), or the like may be used. Hereinafter, a method of forming a cobalt silicide film will be briefly described.
먼저, 소자분리막이 구비된 실리콘 기판 상에 공지의 공정에 따라 폴리실리콘 게이트 및 소오스/드레인 영역을 형성한 후, 상기 폴리실리콘 게이트의 양측벽에 질화막 재질의 스페이서를 형성한다. 그런다음, 상기 기판 상에 코발트막과 티타늄막(Ti)을 차례로 형성한다. 여기서, 상기 티타늄막은 캡핑층(capping layer)으로서 형성한 것이며, 그 대신에 티타늄질화막(TiN)을 형성하는 것도 가능하다. First, a polysilicon gate and a source / drain region are formed on a silicon substrate having a device isolation film according to a known process, and then spacers of a nitride film material are formed on both sidewalls of the polysilicon gate. Then, a cobalt film and a titanium film (Ti) are sequentially formed on the substrate. Here, the titanium film is formed as a capping layer, and instead, a titanium nitride film (TiN) may be formed.
다음으로, 상기 기판 결과물을 400∼600℃의 온도에서 1차로 열처리하여 기판 및 폴리실리콘 게이트에서의 실리콘과 코발트간의 반응이 일어나도록 하고, 이를 통해, 폴리실리콘 게이트 및 소오스/드레인 영역의 표면에 모노(mono) 코발트 실리사이드(CoSi)를 형성한다. 이때, 스페이서는 질화막 재질로 이루어져 있으므로, 이러한 스페이서 상에는 모노 코발트 실리사이드가 형성되지 않는다. Subsequently, the substrate resultant is first thermally treated at a temperature of 400 to 600 ° C. to allow reaction between silicon and cobalt in the substrate and the polysilicon gate, thereby allowing mono to be applied to the surface of the polysilicon gate and the source / drain regions. (mono) forms cobalt silicide (CoSi). At this time, since the spacer is made of a nitride film material, mono cobalt silicide is not formed on the spacer.
계속해서, 상기 1차 열처리시에 반응하지 않은 코발트막과 티타늄막을 제거하고, 다시 기판 결과물에 대해 고온에서 2차 열처리를 행하여 최종적으로 폴리실리콘 게이트 및 소오스/드레인 영역 상에 선택적으로 코발트 실리사이드막(CoSi2)을 형성한다. Subsequently, the cobalt film and the titanium film which did not react during the first heat treatment are removed, and the second substrate is heat treated at a high temperature with respect to the substrate resultant, and finally the cobalt silicide film (on the polysilicon gate and the source / drain regions is selectively CoSi2).
그러나, 종래 기술에 따라 형성된 코발트 실리사이드막은 후속 열공정 동안에 폴리실리콘 상에서 응집(agglomeration)이 일어나 게이트 콘택 저항 및 액티브 콘택 저항을 저하시키게 된다. 이것은 미세 그레인 싸이즈를 갖는 폴리실리콘막 상에 코발트 실리사이드막이 형성될 때 코발트와 실리콘간의 반응이 매우 빠르기 때문에 코발트 실리사이드막과 폴리실리콘 사이에서 러프(rough)한 계면이 존재하고, 이것이 후속 열공정에 의해 쉽게 응집이 일어나는 것으로 알려져 있다. 이때, 콘택 저항의 저하 정도는 폴리실리콘 구조에 의해서도 영향을 받는 것으로 알려져 있다. However, the cobalt silicide film formed according to the prior art causes agglomeration on polysilicon during subsequent thermal processes to lower the gate contact resistance and the active contact resistance. This is because when the cobalt silicide film is formed on the polysilicon film having a fine grain size, the reaction between cobalt and silicon is very fast, so there is a rough interface between the cobalt silicide film and the polysilicon, which is caused by a subsequent thermal process. It is known that aggregation occurs easily. In this case, it is known that the degree of decrease in contact resistance is also affected by the polysilicon structure.
한편, 이러한 문제를 해결하기 위해 종래에는 코발트막의 증착 전에 폴리실리콘막을 As 이온주입 등으로 미리 비정질화시키거나, 또는, 모노 코발트실리사이드를 형성한 상태에서 질소 이온주입을 행하기도 한다. On the other hand, in order to solve such a problem, conventionally, before the deposition of the cobalt film, the polysilicon film is previously amorphous by As ion implantation, or nitrogen ion implantation is performed while monocobalt silicide is formed.
그런데, 이러한 방법들은 코발트 실리사이드막의 응집을 억제시킬 수는 있으나, 액티브에 데미지(damage)를 유발하여 트랜지스터의 문턱전압(Vt)을 변경하는 등의 소자 특성을 불안정하게 하는 단점을 가지고 있으므로, 실질적으로 그 이용에 어려움이 있다. However, these methods can suppress cobalt silicide film aggregation, but have a disadvantage of destabilizing device characteristics such as changing the threshold voltage (Vt) of the transistor by causing damage to the active material. There is difficulty in using it.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 후속 열공정에 의해서 코발트 실리사이드막이 응집되는 현상을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of preventing the cobalt silicide film from agglomerating by a subsequent thermal process.
또한, 본 발명은 코발트 실리사이드막의 응집 현상을 억제시킴으로써 소자 특성을 확보할 수 있는 반도체 소자의 제조방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method for manufacturing a semiconductor device capable of securing device characteristics by suppressing the coagulation phenomenon of the cobalt silicide film.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 스페이서를 구비한 폴리실리콘 게이트를 형성하는 단계; 상기 폴리실리콘 게이트 양측의 기판 표면에 소오스/드레인 영역을 형성하는 단계; 상기 폴리실리콘 게이트 및 소오스/드레인 영역을 포함한 기판의 전 영역 상에 텅스텐질화막(WN)을 증착하는 단계; 상기 텅스텐질화막 내의 질소 성분이 텅스텐질화막과 폴리실리콘막 사이에 모여지도록 상기 텅스텐질화막을 고온으로 어닐링하는 단계; 상기 어닐링된 텅스텐질화막 상에 반응성 CVD 공정으로 코발트막을 증착하는 것을 통해 폴리실리콘 게이트 및 소오스/드레인 영역 표면에 코발트실리사이드막을 형성하는 단계; 및 상기 기판 결과물로부터 미반응한 코발트막 및 텅스텐질화막을 제거하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다. In order to achieve the above object, the present invention, forming a polysilicon gate having a spacer on a silicon substrate; Forming a source / drain region on a surface of the substrate on both sides of the polysilicon gate; Depositing a tungsten nitride film (WN) over the entire region of the substrate including the polysilicon gate and source / drain regions; Annealing the tungsten nitride film at a high temperature such that a nitrogen component in the tungsten nitride film is collected between the tungsten nitride film and the polysilicon film; Forming a cobalt silicide film on the surface of the polysilicon gate and the source / drain regions by depositing a cobalt film on the annealed tungsten nitride film by a reactive CVD process; And removing an unreacted cobalt film and a tungsten nitride film from the substrate resultant.
여기서, 상기 텅스텐질화막은 PVD 공정에 따라 5∼30㎚ 두께로 증착하며, 후속 어닐링은 900∼1100℃의 온도 및 N2 분위기에서 1∼10분 동안 급속열처리 공정으로 수행한다. 상기 코발트막은 전구체로서 싸이클로펜타디에닐 디카보닐 코발트를 사용하고 H2를 케리어 가스로 사용하여 600∼700℃에서 증착한다. 상기 미반응한 코발트막 및 텅스텐질화막을 제거하는 단계는 HCl/H2O2/H2O를 이용하면서 공정온도를 40∼50℃로 하는 습식 세정으로 수행한다. Here, the tungsten nitride film is deposited to a thickness of 5 to 30nm according to the PVD process, and subsequent annealing is performed by a rapid heat treatment process for 1 to 10 minutes at a temperature of 900 ~ 1100 ℃ and N2 atmosphere. The cobalt film is deposited at 600 to 700 DEG C using cyclopentadienyl dicarbonyl cobalt as a precursor and H2 as a carrier gas. The step of removing the unreacted cobalt film and tungsten nitride film is performed by wet cleaning with a process temperature of 40 to 50 ° C. while using HCl / H 2 O 2 / H 2 O.
상기 본 발명의 방법은, 상기 코발트실리사이드막을 형성하는 단계 후, 상기 미반응한 코발트막 및 텅스텐질화막을 제거하는 단계 전, NH4OH/H2O2/H2O를 이용한 세정을 수행하는 단계를 더 포함한다.The method of the present invention further includes, after the forming of the cobalt silicide film, before the removing of the unreacted cobalt film and tungsten nitride film, performing cleaning with NH 4 OH / H 2 O 2 / H 2 O.
본 발명에 따르면, 코발트와 실리콘간의 반응속도가 늦춰지도록 함으로써 폴리실리콘막과 코발트실리사이드막 사이에 스무스(smooth)한 계면이 얻어지도록 할 수 있으며, 그래서, 코발트실리사이드막의 응집 현상을 방지할 수 있는 바, 소자 특성을 확보할 수 있다. According to the present invention, it is possible to obtain a smooth interface between the polysilicon film and the cobalt silicide film by slowing the reaction rate between the cobalt and silicon, and thus to prevent the cobalt silicide film from flocculating. The device characteristics can be secured.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 1A to 1D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 1a를 참조하면, 트렌치형의 소자분리막(2)을 구비한 실리콘 기판(1) 상에 공지의 공정에 따라 폴리실리콘 게이트(3)를 형성하고, 그 양측의 기판 표면에 불순물의 저농도 이온주입 및 어닐링을 통해 LDD 영역(4)을 형성한다. 그런다음, 게이트(3)의 양측벽에 질화막, 또는, 질화막과 산화막의 적층막으로 이루어진 스페이서(5)를 형성한다. 이어서, 불순물의 고농도 이온주입 및 어닐링을 통해 스페이서(5)를 포함한 폴리실리콘 게이트(3) 양측의 기판 표면에 소오스/드레인 영역(6)을 형성한다. Referring to FIG. 1A, a polysilicon gate 3 is formed on a silicon substrate 1 having a trench type isolation layer 2 according to a known process, and low concentration ion implantation of impurities is formed on the substrate surfaces on both sides thereof. And annealing to form the LDD region 4. Then, spacers 5 made of a nitride film or a laminated film of a nitride film and an oxide film are formed on both side walls of the gate 3. Subsequently, the source / drain regions 6 are formed on the surface of the substrate on both sides of the polysilicon gate 3 including the spacer 5 through high concentration ion implantation and annealing of the impurities.
여기서, 상기 폴리실리콘 게이트(3)는 비소 (As) 또는 인(P)이 동시에 도핑된 폴리실리콘막을 증착한 후, 이를 패터닝하여 형성하며, 이때, 상기 폴리실리콘막은 그레인 싸이즈가 100㎚ 이하의 미세 그레인 싸이즈를 갖는 폴리실리콘을 사용하며, 그리고, 650∼700℃ 에서의 LPCVD 공정으로 증착한다. Here, the polysilicon gate 3 is formed by depositing a polysilicon film doped with arsenic (As) or phosphorus (P) at the same time, and then patterning the polysilicon film, wherein the polysilicon film has a fine grain size of 100 nm or less. Polysilicon having grain size is used and deposited by LPCVD process at 650 to 700 ° C.
도 1b를 참조하면, 상기 기판 결과물 상에 PVD 공정에 따라 5∼30㎚ 두께로 텅스텐질화막(WN : 7)을 얇게 증착한 후, 이를 인-시튜로 900℃ 이상의 고온, 바람직하게는 900∼1100℃의 온도 및 N2 분위기에서 1∼10분 동안 급속열처리 공정으로 열처리한다. 이렇게 하면, 텅스텐질화막(7) 내의 질소(nitrogen) 성분이 폴리실리콘막과 텅스텐질화막 사이에 확산됨으로써 상기 질소 성분은 폴리실리콘막과 텅스텐질화막 사이에 모여지게(file-up) 된다. Referring to FIG. 1B, a thin tungsten nitride film (WN: 7) is deposited on the substrate resultant at a thickness of 5 to 30 nm according to a PVD process, and then in-situ at a temperature of 900 ° C. or higher, preferably 900 to 1100. Heat treatment is carried out in a rapid heat treatment process for 1 to 10 minutes at a temperature of ℃ and N2 atmosphere. In this way, the nitrogen component in the tungsten nitride film 7 is diffused between the polysilicon film and the tungsten nitride film, so that the nitrogen component is filed up between the polysilicon film and the tungsten nitride film.
도 1c를 참조하면, 텅스텐질화막(7) 상에 반응성(reactive) CVD 공정에 따라 20∼50㎚ 두께로 코발트막(8)을 증착한다. 여기서, 상기 반응성 CVD 공정에 의한 코발트막(8)의 증착은 코발트 소오스만 공급하는 방식으로 수행하며, 코발트의 전구체로서는 싸이클로펜타디에닐 디카보닐 코발트(cyclopentadienyl dicabonyl cobalt)를 사용하고, H2를 케리어 가스로 사용하며, 공정 온도는 600∼700℃ 정도로 한다. Referring to FIG. 1C, a cobalt film 8 is deposited on the tungsten nitride film 7 to a thickness of 20 to 50 nm by a reactive CVD process. Here, the deposition of the cobalt film 8 by the reactive CVD process is performed in a manner of supplying only cobalt source, and as a precursor of cobalt, cyclopentadienyl dicabonyl cobalt is used, and H2 is a carrier gas. It is used as the process temperature is about 600 ~ 700 ℃.
이 경우, 상기 반응성 CVD 공정은 공정온도가 높기 때문에 이 과정에서 코발트가 텅스텐질화막으로 쉽게 확산하여 폴리실리콘 및 기판 실리콘과 반응하게 되며, 이에 따라, 폴리실리콘 게이트(3) 및 기판 액티브 영역, 즉, 소오스/드레인 영역(6)의 표면에는 코발트실리사이드막(CoSi2 : 9)이 형성된다. 이때, 폴리실리콘막과 텅스텐질화막 계면에 있는 질소 성분이 코발트와 폴리실리콘 사이의 반응속도를 늦춰주는 역할을 함으로써 코발트실리사이드막(9)과 폴리실리콘막 사이에는 스무스 (smooth)한 계면이 얻어지며, 그래서, 응집이 적은 코발트실리사이드막(9)을 얻게 된다. In this case, since the reactive CVD process has a high process temperature, cobalt easily diffuses into the tungsten nitride film and reacts with the polysilicon and the substrate silicon in this process. Thus, the polysilicon gate 3 and the substrate active region, that is, A cobalt silicide film (CoSi 2: 9) is formed on the surface of the source / drain region 6. At this time, the nitrogen component at the interface between the polysilicon film and the tungsten nitride film serves to slow down the reaction rate between the cobalt and the polysilicon, thereby obtaining a smooth interface between the cobalt silicide film 9 and the polysilicon film. Thus, the cobalt silicide film 9 having less aggregation is obtained.
한편, 스페이서(5) 상에 증착된 코발트 소오스는 그 아래에 실리콘이 없기 때문에 코발트실리사이드막(9)은 상기 스페이서(5) 상에 형성되지 않으며, 그래서, 상기 스페이서(5) 상에는 코발트막(8)만이 존재하게 된다. On the other hand, since the cobalt source deposited on the spacer 5 does not have silicon underneath, the cobalt silicide film 9 is not formed on the spacer 5, so that the cobalt film 8 on the spacer 5 ) Will only exist.
도 1d를 참조하면, 기판 결과물에 대해 NH4OH/H2O2/H2O를 이용한 세정을 수행한 후, 재차 HCl/H2O2/H2O를 이용한 습식 세정을 행하여 반응하지 않고 잔류된 코발트막과 그 아래의 텅스텐질화막을 제거하고, 이를 통해, 폴리실리콘 게이트(3) 및 소오스/드레인 영역(6) 상에 코발트실리사이드막(9) 형성을 완성한다. 여기서, 상기 습식 세정시 공정온도는 40∼50℃ 정도로 한다. Referring to FIG. 1D, the substrate product is cleaned using NH 4 OH / H 2 O 2 / H 2 O, and then wet cleaning is performed using HCl / H 2 O 2 / H 2 O to remove the cobalt film and the tungsten nitride film underneath without reacting. As a result, the cobalt silicide film 9 is formed on the polysilicon gate 3 and the source / drain regions 6. Here, the process temperature during the wet cleaning is about 40 to 50 ℃.
이후, 도시하지는 않았으나, 공지의 후속 공정을 진행하여 본 발명에 따른 반도체 소자를 완성한다. Subsequently, although not shown in the drawings, the semiconductor device according to the present invention is completed by performing a known subsequent process.
이상에서와 같이, 본 발명은 코발트실리사이드막 형성 전 텅스텐질화막의 증착 및 어닐링을 통해 코발트실리사이드막의 형성시 코발트와 실리콘간의 반응속도가 늦춰지도록 함으로써 폴리실리콘막과 코발트실리사이드막 사이에 스무스한 계면이 얻어지도록 할 수 있으며, 이에 따라, 코발트실리사이드막의 열정 안정성을 향상시킬 수 있고, 그래서, 콘택 저항의 증가를 방지할 수 있어 소자 특성을 개선시킬 수 있다. As described above, the present invention provides a smooth interface between the polysilicon film and the cobalt silicide film by slowing the reaction rate between the cobalt and silicon during the formation of the cobalt silicide film through the deposition and annealing of the tungsten nitride film before the cobalt silicide film is formed. It is possible to improve the enthusiasm stability of the cobalt silicide film, thereby increasing the contact resistance and improving the device characteristics.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도. 1A to 1D are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1 : 실리콘 기판 2 : 소자분리막1: silicon substrate 2: device isolation film
3 : 폴리실리콘막 4 : LDD 영역3: polysilicon film 4: LDD region
5 : 스페이서 6 : 소오스/드레인 영역5 spacer 6 source / drain region
7 : 텅스텐질화막 8 : 코발트막7: tungsten nitride film 8: cobalt film
9 : 코발트실리사이드막9: cobalt silicide film
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0045951A KR100480898B1 (en) | 2003-07-08 | 2003-07-08 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0045951A KR100480898B1 (en) | 2003-07-08 | 2003-07-08 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050005956A KR20050005956A (en) | 2005-01-15 |
| KR100480898B1 true KR100480898B1 (en) | 2005-04-07 |
Family
ID=37220048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0045951A KR100480898B1 (en) | 2003-07-08 | 2003-07-08 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480898B1 (en) |
-
2003
- 2003-07-08 KR KR10-2003-0045951A patent/KR100480898B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050005956A (en) | 2005-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8344465B2 (en) | Semiconductor device | |
| US6054386A (en) | Process for forming silicon-on-insulator devices using a nitriding agent | |
| US6589836B1 (en) | One step dual salicide formation for ultra shallow junction applications | |
| JPH10125909A (en) | Manufacture of semiconductor device | |
| US6864178B1 (en) | Method of making a MOS transistor | |
| KR100350600B1 (en) | Method of manufacturing a semiconductor device | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| KR100480898B1 (en) | Method of manufacturing semiconductor device | |
| KR100395776B1 (en) | Method for manufacturing a silicide layer of semiconductor device | |
| KR100690910B1 (en) | Salicide process and the method of fabricating a semiconductor device using the same | |
| KR100966002B1 (en) | Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines | |
| CN1316576C (en) | Semiconductor device and method for making same | |
| KR100628225B1 (en) | method for manufacturing of semiconductor device | |
| KR100486649B1 (en) | Method for forming salicide of a semiconductor device | |
| KR100587609B1 (en) | Method for manufacturing transistor of semiconductor device | |
| KR100620235B1 (en) | Method for manufacturing Ti-silicide | |
| KR20030013882A (en) | Method for manufacturing a silicide layer of semiconductor device | |
| KR100604916B1 (en) | Forming method for PVD cobalt salicide layer and manufacturing method for a semiconductor device using the forming method | |
| KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
| KR101057757B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR100348310B1 (en) | method for manufacturing of semiconductor device | |
| TW565884B (en) | Method for forming salicide | |
| KR100628214B1 (en) | method for manufacturing of semiconductor device | |
| JPH1041249A (en) | Manufacturing method of semiconductor device | |
| JPH05304109A (en) | Fabrication of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080218 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |