KR100475123B1 - 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 - Google Patents
자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 Download PDFInfo
- Publication number
- KR100475123B1 KR100475123B1 KR10-2003-0000837A KR20030000837A KR100475123B1 KR 100475123 B1 KR100475123 B1 KR 100475123B1 KR 20030000837 A KR20030000837 A KR 20030000837A KR 100475123 B1 KR100475123 B1 KR 100475123B1
- Authority
- KR
- South Korea
- Prior art keywords
- self
- aligned contact
- pattern
- test pattern
- planarization
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 239000000126 substance Substances 0.000 title abstract description 46
- 238000005498 polishing Methods 0.000 title description 4
- 238000007689 inspection Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 238000000926 separation method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 235000012431 wafers Nutrition 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000002184 metal Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 화학적 기계적 평탄화 공정은, 주 패턴 주변에서, 자기 정렬된 컨택 홀 형성을 위한 식각 공정시 오픈되는 제1 검사 패턴 및 오픈되지 않는 제2 검사 패턴을 포함하는 반도체 소자의 자기 정렬된 컨택 패드 분리를 위한 평탄화 공정에 관한 것이다. 이 평탄화 공정에 의하면, 먼저 평탄화 이전의 제1 검사 패턴 및 제2 검사 패턴 사이의 제1 단차와, 평탄화 이후의 제1 검사 패턴 및 제2 검사 패턴 사이의 제2 단차와, 그리고 자기 정렬된 컨택 패드의 분리 정도 사이의 관계식을 설정한다. 그리고 처리 대상 반도체 소자에 대한 제1 단차 및 제2 단차를 측정한다. 다음에 측정값과 기준값을 비교하고, 비교 결과와 관계식을 고려하여 화학적 기계적 평탄화 시간을 보정함으로써, 소망하고자 하는 자기 정렬된 컨택 패드의 분리 정도를 얻을 수 있도록 한다.
Description
본 발명은 반도체 소자 제조를 위한 화학적 기계적 평탄화 공정에 관한 것으로서, 특히 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에 관한 것이다.
최근, 반도체 소자가 미세화되어 라인 폭과 라인들 사이의 간격이 점점 감소되고 있으며, 이에 따라 포토리소그라피 공정에서의 해상도(resolution)도 또한 현저하게 증가하고 있다. 그러나 얼라인 기술(alignment technique)의 향상은 해상도의 증가 추세를 따라가지 못하고 있으며, 따라서 반도체 소자를 제조하는데 있어서, 미스얼라인 발생을 최소화하는 것이 중요한 관건으로 대두되고 있다. 이에 따라, 최근에는 미스얼라인 마진 확보를 위해서, 상하부를 전기적으로 연결하기 위한 패드 형성 방법으로서 자기 정렬된 컨택(SAC : Self Aligned Contact) 공정을 주로 사용한다.
도 1 및 도 2는 종래의 자기 정렬된 컨택 패드 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.
먼저 도 1을 참조하면, 액티브 마스크(미도시)를 이용하여 반도체 기판(100)에 활성 영역(102)을 한정하는 아이솔레이션 영역(104)을 형성한다. 다음에 게이트 마스크를 이용하여 반도체 기판(100) 위에 게이트 스택(110)을 형성한다. 이 게이트 스택(110)은 게이트 절연막(111), 게이트 도전막(112) 및 게이트 캡층(113)을 순차적으로 적층한 후에 패터닝하여 형성한다. 경우에 따라서는 게이트 저항을 감소시키기 위하여, 게이트 도전막(112)과 게이트 캡층(113) 사이에 금속 실리사이드막을 형성할 수도 있다. 다음에 게이트 스택(110)의 측면을 덮은 게이트 스페이서(120)를 형성하고, 게이트 스페이서(120) 사이의 반도체 기판(100) 위에 절연막(130)을 형성한다. 절연막(130)으로는 실리콘 산화막을 사용하하고, 게이트 스페이서(120)와 게이트 캡층(113)은, 실리콘 산화막과의 선택비를 갖는 실리콘 질화막을 사용하여 형성한다.
상기 게이트 스페이서(120)를 형성한 후에는 식각될 부분만을 노출시키는 마스크막 패턴(130)을 형성한다. 이어서 마스크막 패턴(130)을 식각 마스크로 게이트 스페이서(120) 사이에서 노출되는 절연막(130)에 대한 식각 공정을 수행하여, 게이트 스페이서(120) 사이의 반도체 기판(100)의 일부 표면을 노출시키는 컨택 홀(140)을 형성한다. 절연막(130) 제거를 위한 식각이 이루어지는 동안, 게이트 스택(110)의 게이트 캡층(113)과 게이트 스페이서(120)의 일부도 함께 제거된다. 따라서 마스크막 패턴(130)으로 덮여 있던 게이트 스택(110)과 식각시에 노출되어 있던 게이트 스택(110) 사이에는 단차(d)가 생기게 된다.
다음에 도 2를 참조하면, 자기 정렬된 컨택 홀 형성을 위한 식각을 수행하고 나서 상기 마스크막 패턴(도 1의 130)을 제거한다. 그리고 전면에 컨택 패드로 사용될 도전성 물질막, 예컨대 폴리실리콘막(150)을 형성한다. 다음에 화학적 기계적 평탄화(CMP; chemical mechanical polishing) 공정을 수행함으로써 반도체 기판(100)의 액티브 영역(102) 위에서 게이트 스택(110)에 의해 상호 분리된 컨택 패드(150)들을 형성한다. 이 컨택 패드(150)들은 BC(Buried Contact) 패드 또는 DC(Direct Contact) 패드로 사용된다.
이와 같이 자기 정렬된 컨택 패드를 형성하는 과정에서, 자기 정렬된 컨택 홀 형성을 위한 식각 공정 및 화학적 기계적 평탄화 공정을 수행하는 것이 요구된다. 자기 정렬된 컨택 홀 형성을 위한 식각 공정이 수행되는 동안, 앞서 언급한 바와 같이, 제거되어야 하는 절연막(130)과 함께 게이트 캡층(113)도 일부 제거된다. 따라서 인접한 게이트 스택(110) 사이에 단차(d)가 존재하게 된다. 이 단차(d)는 후속 공정인 화학적 기계적 평탄화 공정 시간에 영향을 끼친다. 즉 상기 단차(d)의 크기에 따라, 인접하게 배치된 자기 정렬된 컨택 패드(150)가 충분히 분리되도록 하는 평탄화 공정 수행 시간이 변화한다.
종래에는 화학적 기계적 평탄화 공정이 수행된 샘플에서 자기 정렬된 컨택 패드의 분리 여부를 확인한 후에 화학적 기계적 평탄화 시간을 설정하여 공정을 진행하였다. 그러나 이 방법은 이전 단계인 자기 정렬된 컨택 홀 형성을 위한 식각 변수에 의한 게이트 스택(150) 사이의 단차(d) 변화를 고려하지 않은 방법이다. 따라서 자기 정렬된 컨택 홀 형성을 위한 식각 변수에 의해 게이트 스택(150) 사이의 단차(d)가 변화된 경우, 부적절한 평탄화 시간이 적용될 수 있으며, 이 경우 자기 정렬된 컨택 패드가 완전히 분리되지 못하는 현상이 발생할 수 있다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 자기 정렬된 컨택 홀 형성을 위한 식각 공정에 의한 인접 게이트 스택 사이의 단차 변화에도 정확한 화학적 기계적 폴리싱 시간을 설정할 수 있는 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 화학적 기계적 평탄화 공정은, 주 패턴 주변에서, 자기 정렬된 컨택 홀 형성을 위한 식각 공정시 오픈되는 제1 검사 패턴 및 오픈되지 않는 제2 검사 패턴을 포함하는 반도체 소자의 자기 정렬된 컨택 패드 분리를 위한 평탄화 공정에 있어서, 상기 평탄화 이전의 상기 제1 검사 패턴 및 제2 검사 패턴 사이의 제1 단차와, 상기 평탄화 이후의 상기 제1 검사 패턴 및 제2 검사 패턴 사이의 제2 단차와, 그리고 자기 정렬된 컨택 패드의 분리 정도 사이의 관계식을 설정하는 단계; 평탄화하고자 하는 반도체 소자에 대한 상기 제1 단차를 측정하는 단계; 상기 관계식을 참조하여 상기 측정된 제1 단차에 대응하는 적절한 평탄화 시간을 추정하는 단계; 상기 추정된 시간동안 상기 반도체 소자에 대해 평탄화를 수행하고 상기 제2 단차를 측정하는 단계; 상기 관계식을 참조하여 상기 측정된 제2 단차에 대응하는 자기 정렬된 컨택 패드 분리 정도를 기준값과 비교하는 단계; 및 상기 비교 결과 충분한 자기 정렬된 컨택 패드 분리가 이루어지도록 평탄화 시간을 보정하여 다음 반도체 소자에 대해 적용시키는 단계를 포함하는 것을 특징으로 한다.
상기 관계식은, 상기 제1 단차와 상기 평탄화 시간 사이의 비례 관계를 포함하는 것이 바람직하다.
상기 관계식은, 상기 제2 단차와 상기 자기 정렬된 컨택 패드 분리 정도 사이의 비례 관계를 포함하는 것이 바람직하다.
상기 제1 검사 패턴 및 제2 검사 패턴은 주 패턴과 동일한 크기 및 구조를 갖는 것이 바람직하다.
이 경우 상기 주 패턴, 제1 검사 패턴 및 제2 검사 패턴은 게이트 절연막, 게이트 도전막 및 게이트 캡층이 순차적으로 적층된 구조를 갖는 것이 바람직하다.
본 발명에 있어서, 상기 평탄화 공정을 수행하기 전에, 전면에 자기 정렬된 컨택 패드용 도전막을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 3은 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정을 설명하기 위하여 나타내 보인 플로우 챠트이다. 그리고 도 4는 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에서 제1 단차를 측정하는 과정을 설명하기 위하여 나타내 보인 평면도이고, 도 5는 도 4의 선 Ⅴ-V'를 따라 절개하여 나타내 보인 단면도이다. 또한 도 6 및 도 7은 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에서 제2 단차를 측정하는 과정을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 3을 참조하면, 검사 패턴이 제작된 반도체 웨이퍼를 사용하여, 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정 이전의 검사 패턴들 사이의 제1 단차와, 상기 화학적 기계적 평탄화 공정 이후의 검사 패턴들 사이의 제2 단차와, 그리고 자기 정렬된 컨택 패드의 분리 여부 사이의 관계식을 설정한다(단계 310). 즉 먼저 자기 정렬된 컨택 홀 형성을 위한 식각 공정 후, 또는 화학적 기계적 평탄화 공정 이전에 검사 패턴들 사이의 제1 단차를 측정한다. 이어서 자기 정렬된 컨택 패드용 도전막을 형성한다. 다음에 화학적 기계적 평탄화 공정을 수행하여 자기 정렬된 컨택 패드를 분리시킨다. 이때 검사 패턴들 사이의 제2 단차와 자기 정렬된 컨택 패드 분리 정도를 측정한다. 끝으로, 측정된 제1 단차, 제2 단차 및 자기 정렬된 컨택 패드 분리 정도 사이의 관계식을 설정한다.
상기 제1 단차를 측정하기 위해서, 도 4 및 도 5에 도시된 바와 같이, 먼저 검사 패턴이 포함된 반도체 웨이퍼를 제작한다. 이 반도체 웨이퍼는, 자기 정렬된 컨택 홀 형성시에 노출(open)되는 제1 영역(I)과 노출되지 않는 제2 영역(II)을 갖는다. 제1 영역(I) 및 제2 영역(II)에는 각각 주 패턴들과 검사 패턴들이 형성된다. 즉 제1 영역(I)에서의 반도체 기판(400) 위에는 복수개의 제1 검사 패턴(410)들이 상호 일정 간격 이격되도록 배치되고, 제2 영역(II)에서의 반도체 기판(400) 위에는 복수개의 제2 검사 패턴(430)들이 상호 일정 간격 이격되도록 배치된다. 제1 검사 패턴(410) 및 제2 검사 패턴(430)은 모두 동일한 크기 및 구조를 갖는 게이트 스택들이다.
제1 검사 패턴(410)은, 제1 게이트 절연막(411), 제1 게이트 도전막(412) 및 제1 게이트 캡층(413)이 순차적으로 적층되어 있는 구조를 갖는다. 경우에 따라서는, 게이트 저항을 감소시키기 위하여 제1 게이트 도전막(412)과 제1 게이트 캡층(413) 사이에 금속 실리사이드막을 형성할 수도 있다. 제1 검사 패턴(410)의 측면에는 제1 게이트 스페이서(420)가 배치된다. 마찬가지로, 제2 검사 패턴(430)도, 제2 게이트 절연막(431), 제2 게이트 도전막(432) 및 제2 게이트 캡층(433)이 순차적으로 적층되어 있는 구조를 가지며, 경우에 따라서 제2 게이트 도전막(432)과 제2 게이트 캡층(433) 사이에 게이트 저항을 감소시키기 위한 금속 실리사이드막을 포함할 수도 있다. 제2 검사 패턴(430)의 측면에는 제2 게이트 스페이서(440)가 배치된다. 제1 및 제2 게이트 도전막(412, 432)은 폴리실리콘막을 사용하여 형성하고, 제1 및 제2 게이트 스페이서(420, 440)와 제1 및 제2 게이트 캡층(413, 433)은 실리콘 질화막을 사용하여 형성한다.
자기 정렬된 컨택 홀 형성을 위한 식각 공정을 수행하기 위하여, 제1 영역(I)은 노출시키고 제2 영역(II)은 덮는 마스크막 패턴(460)을 형성한다. 이 마스크막 패턴(460)은 제2 검사 패턴(430)과 제2 검사 패턴(430) 사이의 절연막(440)을 덮는다. 반면 상기 마스크막 패턴(460)은 제1 검사 패턴(410)과 제1 검사 패턴(410) 사이의 절연막(미도시)은 노출시킨다. 이 상태에서 자기 정렬된 컨택 홀 형성을 위한 식각 공정을 수행한다. 이 식각 공정은 제1 영역(I)에서 반도체 기판(400)의 일부 표면이 노출될 때까지 수행된다. 식각 공정이 이루어지는 동안, 제2 영역(II) 내의 제2 검사 패턴(430) 및 절연막(440)은 마스크막 패턴(460)에 의해 원래의 높이를 유지한다. 그러나 제1 영역(I) 내의 절연막(미도시)은 완전히 제거되며, 제1 검사 패턴(410)은 원래의 높이를 유지하지 못한다. 그 이유는, 제1 영역(I) 내의 절연막이 식각되는 동안, 제1 검사 패턴(410) 또한 노출되어 있으므로, 제1 검사 패턴(410)의 게이트 캡층(413)도 일정 두께 식각된다. 게이트 캡층(413)의 식각량은 게이트 캡층(413) 재질과 절연막 재질 사이의 식각 선택비에 의해 결정된다. 결론적으로 자기 정렬된 컨택 홀 형성을 위한 식각 공정이 종료되면, 제1 영역(I)의 제1 검사 패턴(410)과 제2 영역(II)의 제2 검사 패턴(430) 사이의 제1 단차(d1)가 나타나게 된다. 이 제1 단차(d1)는 테스트용 반도체 웨이퍼를 절개하거나, 또는 마스크막 패턴(도 5의 460)을 제거한 후 또는 전면에 자기 정렬된 컨택 패드용 도전막, 예컨대 폴리실리콘막(470)을 형성한 후 단차 측정 계측 설비로 측정할 수 있다.
다음에 상기 제2 단차를 측정하기 위하여, 도 6에 도시된 바와 같이 마스크막 패턴(도 5의 460)을 제거하고, 전면에 자기 정렬된 컨택 패드용 도전막, 예컨대 폴리실리콘막(470)을 형성한다. 다음에 도 7에 도시된 바와 같이, 화학적 기계적 평탄화 공정을 수행하여 제1 영역(I) 내에서 자기 정렬된 컨택 패드(472)들을 완전히 상호 분리시킨다. 화학적 기계적 평탄화 공정이 수행되면, 제1 영역(I) 내의 제1 검사 패턴(410)의 높이 뿐만 아니라 제2 영역(II) 내의 제2 검사 패턴(430)의 높이 또한 줄어든다. 따라서 제1 영역(I)의 제1 검사 패턴(410)과 제2 영역(II)의 제2 검사 패턴(430) 사이의 제2 단차(d2)가 나타나게 된다. 폴리실리콘막(470)과 제2 검사 패턴(430) 사이의 선택비로 인하여, 제2 단차(d2)는 화학적 기계적 평탄화 시간이 길수록 커지게 된다. 이 제2 단차(d2)는 화학적 기계적 평탄화 설비 내의 측정 수단 또는 별도의 단차 측정 계측 설비를 사용하여 측정할 수 있다. 한편 제2 단차(d2) 측정 외에도 자기 정렬된 컨택 패드(472)의 분리 정도도 또한 측정한다. 이 자기 정렬된 컨택 패드(472)의 분리 정도는 자기 정렬된 컨택 패드(472)의 폭을 측정함으로써 계산할 수 있다.
이와 같이 화학적 기계적 평탄화 이전의 제1 단차(d1), 화학적 기계적 평탄화 이후의 제2 단차(d2), 및 자기 정렬된 컨택 패드(472)의 분리 정도 사이에는 다음과 같은 관계가 나타나게 된다. 즉 제1 단차(d1)가 작으면, 화학적 기계적 평탄화 공정 시간이 감소되고, 이에 따라 제2 단차(d2)가 작아지면 자기 정렬된 컨택 패드(472)의 분리 정도로 낮아진다. 이에 반하여 제1 단차(d1)가 크면, 화학적 기계적 평탄화 공정 시간이 증가되고, 이에 따라 제2 단차(d2)가 커지면 자기 정렬된 컨택 패드(472)의 분리 정도로 높아진다. 구체적인 관계는 실제의 실험을 통한 측정값을 통해 얻을 수 있다.
단계 310을 수행한 후에는, 실제 처리 대상의 반도체 웨이퍼에 대한 자기 정렬된 컨택 홀 형성을 위한 식각 공정을 수행하여, 제1 영역에서의 제1 검사 패턴과 제2 영역에서의 제2 검사 패턴 사이의 제1 단차(d1)를 측정한다(단계 320). 제1 단차(d1)를 측정하는 과정은, 이미 설명한 테스트용 반도체 웨이퍼에 대해 제1 단차를 측정하는 과정과 동일하므로 생략한다. 다음에 자기 정렬된 컨택 패드용 도전막으로서 폴리실리콘막을 형성한다. 그리고 단계 310에서 설정된 관계식에 의해 측정된 제1 단차(d1)에 대응하는 화학적 기계적 평탄화 시간을 설정한다(단계 330). 다음에 설정된 화학적 기계적 평탄화 시간동안 화학적 기계적 평탄화 공정을 수행한다(단계 340).
화학적 기계적 평탄화 공정을 수행한 후, 제1 영역에서의 제1 검사 패턴과 제2 영역에서의 검사 패턴 사이의 제2 단차(d2)를 측정한다(단계 350). 제2 단차(d2)를 측정하는 과정은, 이미 설명한 테스트용 반도체 웨이퍼에 대해 제2 단차를 측정하는 과정과 동일하므로 생략한다. 다음에 측정된 제2 단차(d2)가 기준값과 동일한 지의 여부를 판단한다(단계 360). 여기서 기준값은 소망하는 자기 정렬된 컨택 패드 분리 정도가 나타나도록 하는 제2 단차값이다. 이 판단 결과 제2 단차(d2)가 기준값과 같은 경우, 즉 자기 정렬된 컨택 패드 분리 정도가 소망하는 정도로 나타난 경우에는, 동일한 조건으로 다음 반도체 웨이퍼에 대한 화학적 기계적 평탄화 공정을 수행한다. 그러나 상기 판단 결과 제2 단차(d2)가 기준값과 같지 않은 경우, 즉 자기 정렬된 컨택 패드 분리 정도가 소망하는 정도로 나타나지 않은 경우에는 단계 310에서의 관계식에 따라 적절한 화학적 기계적 평탄화 시간을 보정한다(단계 370). 다음에 모든 처리 대상 반도체 웨이퍼에 대한 화학적 기계적 평탄화 공정이 종료되었는지의 여부를 판단한다(단계 380). 이 판단 결과, 모든 처리 대상 반도체 웨이퍼에 대한 화학적 기계적 평탄화 공정이 종료된 경우, 화학적 기계적 평탄화 공정을 종료시킨다. 상기 판단 결과, 처리 대상 반도체 웨이퍼가 남은 경우, 단계 340으로 궤환하여 다음 처리 대상 반도체 웨이퍼에 대한 화학적 기계적 평탄화 공정을 수행한다. 이때의 화학적 기계적 평탄화 시간은 단계 370에서 보정된 화학적 기계적 평탄화 시간이다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상의 설명에서와 같이, 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에 의하면, 검사 패턴이 형성된 테스트용 반도체 웨이퍼를 이용하여 설정된 관계식에 의해, 자기 정렬된 컨택 홀 형성을 위한 식각 공정으로 인한 게이트 캡층의 제거분이 고려되어 화학적 기계적 평탄화 시간이 보정되므로, 자기 정렬된 컨택 홀 형성을 위한 식각 공정에 의해 인접 게이트 스택 사이의 단차 변화에도 정확한 화학적 기계적 폴리싱 시간을 설정할 수 있다.
도 1 및 도 2는 종래의 자기 정렬된 컨택 패드 형성 방법을 설명하기 위하여 나타내 보인 도면들이다.
도 3은 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정을 설명하기 위하여 나타내 보인 플로우 챠트이다.
도 4는 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에서 제1 단차를 측정하는 과정을 설명하기 위하여 나타내 보인 평면도이다.
도 5는 도 4의 선 Ⅴ-V'를 따라 절개하여 나타내 보인 단면도이다.
도 6 및 도 7은 본 발명에 따른 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화 공정에서 제2 단차를 측정하는 과정을 설명하기 위하여 나타내 보인 단면도들이다.
Claims (6)
- 주 패턴 주변에서, 자기 정렬된 컨택 홀 형성을 위한 식각 공정시 오픈되는 제1 검사 패턴 및 오픈되지 않는 제2 검사 패턴을 포함하는 반도체 소자의 자기 정렬된 컨택 패드 분리를 위한 평탄화 공정에 있어서,상기 평탄화 이전의 상기 제1 검사 패턴 및 제2 검사 패턴 사이의 제1 단차와, 상기 평탄화 이후의 상기 제1 검사 패턴 및 제2 검사 패턴 사이의 제2 단차와, 그리고 자기 정렬된 컨택 패드의 분리 정도 사이의 관계식을 설정하는 단계;평탄화하고자 하는 반도체 소자에 대한 상기 제1 단차를 측정하는 단계;상기 관계식을 참조하여 상기 측정된 제1 단차에 대응하는 적절한 평탄화 시간을 추정하는 단계;상기 추정된 시간동안 상기 반도체 소자에 대해 평탄화를 수행하고 상기 제2 단차를 측정하는 단계;상기 관계식을 참조하여 상기 측정된 제2 단차에 대응하는 자기 정렬된 컨택 패드 분리 정도를 기준값과 비교하는 단계; 및상기 비교 결과 충분한 자기 정렬된 컨택 패드 분리가 이루어지도록 평탄화 시간을 보정하여 다음 반도체 소자에 대해 적용시키는 단계를 포함하는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
- 제1항에 있어서,상기 관계식은, 상기 제1 단차와 상기 평탄화 시간 사이의 비례 관계를 포함하는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
- 제1항에 있어서,상기 관계식은, 상기 제2 단차와 상기 자기 정렬된 컨택 패드 분리 정도 사이의 비례 관계를 포함하는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
- 제1항에 있어서,상기 제1 검사 패턴 및 제2 검사 패턴은 주 패턴과 동일한 크기 및 구조를 갖는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
- 제4항에 있어서,상기 주 패턴, 제1 검사 패턴 및 제2 검사 패턴은 게이트 절연막, 게이트 도전막 및 게이트 캡층이 순차적으로 적층된 구조를 갖는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
- 제1항에 있어서,상기 평탄화 공정을 수행하기 전에, 전면에 자기 정렬된 컨택 패드용 도전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 화학적 기계적 평탄화 공정.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0000837A KR100475123B1 (ko) | 2003-01-07 | 2003-01-07 | 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 |
US10/688,610 US6858452B2 (en) | 2003-01-07 | 2003-10-17 | Method for isolating self-aligned contact pads |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0000837A KR100475123B1 (ko) | 2003-01-07 | 2003-01-07 | 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040063426A KR20040063426A (ko) | 2004-07-14 |
KR100475123B1 true KR100475123B1 (ko) | 2005-03-10 |
Family
ID=32677851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0000837A KR100475123B1 (ko) | 2003-01-07 | 2003-01-07 | 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6858452B2 (ko) |
KR (1) | KR100475123B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100743651B1 (ko) * | 2006-05-24 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성방법 |
US7923265B2 (en) * | 2006-11-28 | 2011-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for improving critical dimension proximity control of patterns on a mask or wafer |
KR101078732B1 (ko) * | 2009-06-24 | 2011-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
KR102591632B1 (ko) * | 2016-12-09 | 2023-10-20 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100307287B1 (ko) * | 1998-11-20 | 2001-12-05 | 윤종용 | 반도체장치의패드제조방법 |
US6274478B1 (en) * | 1999-07-13 | 2001-08-14 | Motorola, Inc. | Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process |
US6573173B2 (en) * | 1999-07-13 | 2003-06-03 | Motorola, Inc. | Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process |
KR100535030B1 (ko) * | 1999-12-24 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
JP2002176114A (ja) * | 2000-09-26 | 2002-06-21 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100356775B1 (ko) * | 2000-12-11 | 2002-10-18 | 삼성전자 주식회사 | 2중층의 캐핑 패턴을 사용하여 반도체 메모리소자를형성하는 방법 및 그에 의해 형성된 반도체 메모리소자 |
KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
-
2003
- 2003-01-07 KR KR10-2003-0000837A patent/KR100475123B1/ko not_active IP Right Cessation
- 2003-10-17 US US10/688,610 patent/US6858452B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20040132223A1 (en) | 2004-07-08 |
KR20040063426A (ko) | 2004-07-14 |
US6858452B2 (en) | 2005-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7670942B2 (en) | Method of fabricating self-aligned contact pad using chemical mechanical polishing process | |
US8080886B2 (en) | Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same | |
JP2002261244A (ja) | 半導体装置及びその製造方法 | |
KR100475123B1 (ko) | 자기 정렬된 컨택 패드 분리를 위한 화학적 기계적 평탄화공정 | |
CN112885772B (zh) | 半导体结构的制备方法 | |
KR100568452B1 (ko) | 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자. | |
US6165878A (en) | Method of manufacturing semiconductor device | |
US7572694B2 (en) | Method of manufacturing a semiconductor device | |
KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
KR100715600B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
US6479307B2 (en) | Method of monitoring loss of silicon nitride | |
KR100946023B1 (ko) | 반도체 소자의 정렬키 및 이의 형성 방법 | |
US5792671A (en) | Method of manufacturing semiconductor device | |
US6200853B1 (en) | Method of manufacturing semiconductor device having capacitor contact holes | |
KR100499412B1 (ko) | 반도체소자의 캐패시턴스를 이용한 cd 측정방법 | |
KR100807596B1 (ko) | 반도체 소자 제조방법 | |
KR20100005602A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
KR100586539B1 (ko) | 테스트 패턴 형성방법 | |
KR100218730B1 (ko) | 반도체 소자 제조방법 | |
KR20050080705A (ko) | 게이트 콘택 플러그를 갖는 플래시 메모리 소자 및 그제조방법 | |
KR20040086691A (ko) | 반도체소자의 제조방법 | |
KR20000004453A (ko) | 반도체장치의 제조방법 | |
KR20000007480A (ko) | 반도체 소자 및 그 제조방법 | |
JPH10340951A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130131 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |