KR100474947B1 - 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 - Google Patents

적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 Download PDF

Info

Publication number
KR100474947B1
KR100474947B1 KR10-2002-0018797A KR20020018797A KR100474947B1 KR 100474947 B1 KR100474947 B1 KR 100474947B1 KR 20020018797 A KR20020018797 A KR 20020018797A KR 100474947 B1 KR100474947 B1 KR 100474947B1
Authority
KR
South Korea
Prior art keywords
conductor
ceramic green
green sheet
ceramic
sheet
Prior art date
Application number
KR10-2002-0018797A
Other languages
English (en)
Other versions
KR20020090852A (ko
Inventor
다츠카와츠요시
도쿠다히로미치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20020090852A publication Critical patent/KR20020090852A/ko
Application granted granted Critical
Publication of KR100474947B1 publication Critical patent/KR100474947B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

적층 세라믹 전자 부품을 제조하는 방법은 복수개의 제1 코일 전도체 층들 및 복수개의 제2 전도체 층을 포함하는 큰 두께를 가지는 전도체를 형성하는 단계, 캐리어 필름에 각각 붙어 있는 복수개의 제1 코일 전도체 층을 세라믹 그린 시트의 윗면에 옮기는 단계, 그리고 캐리어 필름에 붙어 있는 복수개의 제2 코일 전도체 층들을 상기의 세라믹 그린 시트 아랫면에 옮기는 단계를 포함한다.

Description

적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 { METHOD OF MANUFACTURING LAMINATED CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING LAMINATED INDUCTOR }
본 발명은 적층 세라믹 전자 부품, 예를 들면 인덕터, LC 부품, 적층 커패시터, 적층 회로 모듈 내지는 다른 적합한 전자 부품으로 쓰일 수 있는 적층 세라믹 부품을 제조하는 방법에 관한 것이다. 더 자세히 말하자면, 본 발명은 내부 도체 및 내부 전극(이제부터는 통괄하여 내부 전도체로 부름)을 가지는 적층 세라믹 전자 부품을 제조하는 방법 및 크게 증가된 두께의 내부 전극을 가지는 적층 인덕터의 제조 방법에 관한 것이다.
공지의 적층 인덕터는 금속과 세라믹을 함께 소결(燒結)하여 얻어진 소결체를 사용함으로써 형성되었다. 공지의 적층 인덕터를 제조할 때, 세라믹 그린 시트에 위에 설치된 내부 전극을 동일한 세라믹 그린 시트의 아래면에 설치된 내부 전극에 전기적으로 연결시키기 위해서 세라믹 그린시트에 관통 구멍이 형성된다. 곧이어, 코일 전도체를 형성하는 내부 전극 페이스트가 세라믹 그린 시트 위에 인쇄된다. 상기한 방법으로 얻어진 복수의 세라믹 그린 시트를 적층하고, 그 윗면과 아랫면에 적절한 수의 플레인(plain) 세라믹 그린 시트(인쇄되지 않은 세라믹 그린 시트)를 적층한다.
결과적으로, 그린 적층체가 얻어지고 두께 방향으로 압착된다. 다음으로, 압착된 그린 적층체를 소결함으로써, 세라믹 소결체를 얻는다. 세라믹 소결체의 외부 표면에 한 쌍의 외부 전극이 설치되고 코일 전도체에 전기적으로 연결된다.
적층 인덕터를 이용할 때, 코일 전도체의 감긴 수는 적층 세라믹 그린 시트의 수를 증가시킴으로써 증가될 수 있다. 따라서, 큰 인덕턴스가 얻어진다.
적층 인덕터의 직렬 저항을 감소시키기 위해, 코일 전도체의 두께 내지는 너비를 증가시킬 필요가 있다. 그러나, 내부 전극 페이스트가 세라믹 그린 시트 상에 스크린-인쇄된 코일 전도체와 같은 내부 전극을 형성하기 위한 상기 방법을 적용할 때, 한 번의 인쇄 과정으로 큰 두께를 가지는 내부 전극을 형성하기는 어렵다.
더 나아가, 직렬 저항을 감소시키기 위해 코일 전도체의 너비를 증가시킬 때, 인덕턴스는 저하된다.
상기한 문제점은 적층 인덕터 뿐만 아니라 적층 세라믹 커패시터와 같은 공지의 적층 세라믹 전자 부품에 공통적이다.
상기한 문제점을 극복하기 위해, 본 발명의 실시례는 크게 증가된 두께의 내부 전도체를 가지는 적층 세라믹 전자 부품을 제조하는 방법을 제공한다.
본 발명의 실시례들은 내부 전극 역할을 하면서 쉽게 증가된 두께를 가지는 코일 전도체를 가지고 있으며, 큰 인덕턴스와 작은 직렬 저항을 얻을 수 있는 적층 인덕터를 제조하는 방법을 제공한다.
본 발명의 한 실시례에 따라, 적층 세라믹 전자 부품을 제조하는 방법은 제1 세라믹 그린 시트 및 적어도 하나의 제2 세라믹 그린 시트, 그리고 캐리어 필름의 한쪽 표면에 전도체 층을 가지는 전사재(transfer material)을 준비하는 단계, 복수의 전도체 층을 제1 세라믹 그린 시트의 윗면 내지는 아랫면 중 적어도 한 곳에 전사(轉寫)하여 전도체 층들이 서로간에 포개어져 복수의 전도체 층을 가지는 전도체를 형성하는 단계, 적어도 하나의 제2 그린 세라믹 시트를 전도체 위에 적층하여 그린 적층체를 형성하는 단계 및 그린 적층체를 소성하여 소결체를 형성하는 단계를 포함한다.
일반적으로, 전도체가 스크린 인쇄법 같은 공지의 방법으로 캐리어 필름위에 형성될 때, 얻어지는 전도체의 두께는 약 200 ㎛이다. 반면에, 본 발명의 실시례에 의해 얻어진 전도체는 복수의 전도체 층들을 포함한다. 이로서, 적은 직렬 저항을 가지는 전도체를 포함하며, 큰 인덕턴스 및 큰 전류 저장 능력을 가지는 커패시터를 이루는 적층 세라믹 전자 부품이 제공된다.
적층 세라믹 전자 부품을 제조하는 방법에 있어서, 제1 세라믹 그린 시트 및 제2 세라믹 그린 시트 중 하나는 복합 시트로 만들어 진다. 복합 시트는 복합 시트의 양 표면을 관통하는 접속 전도체(connecting conductor)를 가질 수 있고, 나머지는 접속 전도체를 가지지 않는 플레인(plain) 세라믹 그린 시트일 수 있다. 제1 세라믹 그린 시트 및 제2 세라믹 그린 시트를 이용함으로써, 복합 시트의 접속 전도체에 전기적으로 연결된 복수의 전도체 층들을 포함하는 전도체를 형성한다. 다음으로, 제2 세라믹 그린 시트들과 함께 형성된 세라믹 소결 컴팩트 안에 전도체를 가지는 적층 세라믹 전자 부품이 제공된다.
본 발명의 다른 실시례에 따르면, 적층 세라믹 전자 부품을 제조하는 방법은 적어도 하나의 세라믹 그린 시트 및 세라믹 그린 시트의 양 면을 관통하는 접속 전도체를 가지는 복합 시트, 그리고 각각 캐리어 필름 한 쪽 면의 접속 전도체와 연결될 전도체 층을 가지는 전사재(轉寫材)를 준비하는 단계, 복수의 전도체 층들을 복합 시트 위에 전사함으로써 전도체 층들이 서로 포개어져, 접속 전도체에 연결되고 복수의 전도체 층을 가지는 전도체를 형성하는 단계, 그리고 적어도 하나의 세라믹 그린 시트를 전도체 위에 적층하여 그린 적층체를 형성하고 그린 적층체를 소성하여 세라믹 소결체를 형성하는 단계를 포함한다. 그 결과로, 위에서 언급된 본 발명의 상기 실시례에서와 같이 큰 두께를 가지며 접속 전도체에 전기적으로 연결된 전도체가 형성된다. 따라서, 상기 실시례에서와 같이, 작은 직렬 저항을 가지는 전도체를 포함하고, 큰 인덕턴스 및 큰 전류 저장 커패시터를 이루는 적층 세라믹 전자 부품이 제공된다.
더 나아가, 상기 적층 세라믹 전자 부품을 제조하는 방법은 복합 시트의 윗면과 아랫면에 전도체를 적층하여 이러한 전도체 중 하나가 접속 전도체의 윗 부분에 전기적으로 연결되고 다른 전도체는 접속 전도체의 아랫 부분에 전기적으로 연결되게 하는 단계를 포함한다. 그 결과로, 복합 시트의 윗면과 아랫면에 있는 전도체는 접속 전도체를 통하여 전기적으로 연결된다.
본 발명의 또 다른 실시례에 있어서, 적층 세라믹 전자 부품을 제조하는 방법은 복수의 제1 세라믹 그린 시트들 및 세라믹 그린 시트의 양 면을 관통하는 접속 전도체을 가지는 제2 세라믹 그린 시트, 그리고 각각 캐리어 필름의 한 쪽 표면에 전도체 층을 가지는 복수의 전사재들을 준비하는 단계, 압력을 가함으로써 제1 세라믹 그린 시트들 중 하나의 표면에 전도체 층들중 하나를 전사하고, 그 위에 압력을 가해서 다른 전도체 층을 전사하여 상기 전도체 층들이 서로 포개어지도록 하는 단계, 제1 세라믹 그린 시트위로 옮겨진 전도체층들 위에 제2 그린 세라믹 시트를 적층하여 접속 전도체이 전도체 층들에 연결되게 하는 단계, 압력을 가해 다른 전도체 층을 제2 세라믹 그린 시트 위로 전사하여 접속 전도체가 상기 전도체 층에 연결되게 하고 압력을 가해 다른 전도체 층이 그 위에 오도록 해서 전도체 층들이 서로 포개어지도록 하는 단계, 그리고 다른 제1 세라믹 그린 시트를 제2 세라믹 그린 시트에 적층하여 그린 적층체를 형성하고 그린 적층체를 소성하여 소결체를 형성하는 단계를 포함한다.
본 발명의 또 다른 실시례에 의하면, 적층 인덕터를 제조하는 방법은 세라믹 그린 시트의 양 표면을 관통하는 접속 전도체를 가지는 복합 시트, 캐리어 필름의 한 쪽 표면에서 접속 전도체와 연결될 코일 전도체를 가지는 전사재, 그리고 적어도 한 개의 전도체가 없는 세라믹 그린 시트를 준비하는 단계, 복수의 코일 전도체 층들을 복합 시트위에 둠으로써, 코일 전도체 층들은 서로 포개어져 접속 전도체와 전기적으로 연결되며 복수의 코일 전도체 층을 가지는 코일 전도체를 형성하는 단계, 적어도 하나의 전도체가 없는 세라믹 그린 시트를 코일 전도체 위에 적층하여 그린 적층체를 형성하는 단계, 그리고 그린 적층체를 소성하여 소성체를 형성하는 단계를 포함한다. 따라서, 큰 두께를 가지는 코일 전도체를 포함하고 작은 직렬 저항과 큰 인덕턴스를 가진 적층 인덕터가 제공된다.
더 나아가, 적층 인덕터를 제조하는 방법은 전달 물질로 된 복수의 코일 전도체 층을 복합 시트의 윗면에 전사하는 단계 및 전사재의 복수의 코일 전도체 층을 복합 시트의 아랫면에 두는 단계를 포함한다. 결과적으로, 제1 코일 전도체는 접속 전도체 위에 형성되고 제2 코일 전도체는 접속 전도체 아래에 형성된다. 제1 전도체 및 제2 전도체는 접속 전도체에 의해서 전기적으로 연결되므로, 얻어지는 적층 인덕터는 증가된 인덕턴스를 가지게 된다.
상기 적층 인덕터 제조 방법에 의하면, 제1 코일 전도체 및 제2 코일 전도체는 동일한 방향으로 감긴다. 따라서, 얻어지는 적층 인덕터는 크게 향상된 인덕턴스를 가지게 된다. 본 발명의 다른 특징, 요소, 성질, 그리고 장점들이 첨부된 도면을 참고로 한 실시례의 상세한 설명에 의해 더 명백하게 될 것이다.
본 발명의 첫번째 실시례에 따른 적층 인덕터 제조 방법이 도 1, 도 2a, 도 2b, 도 3, 도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 그리고 도 6을 참조하여 설명될 것이다.
도 2a는 적층 인덕터(1)의 내부 구성을 개념적으로 보여주는 사시도이고, 도 2b는 적층 인덕터(1)의 외부 사시도이다.
도 2a 및 도 2b는 더 나아가 세라믹 소결체(2), 세라믹 소결체(2)의 첫번째 끝면(이하, 제1 끝면(2a)으로 지칭), 세라믹 소결체(2)의 두번째 끝면(이하, 제2 끝면(2b)으로 지칭), 세라믹 소결체(2)의 상면(이하, 상면(2c)으로 지칭), 세라믹 소결체(2)의 하면(이하, 하면(2d)로 지칭), 제1 외부 전극(3), 제2 외부 전극(4) 그리고 제1 코일 전도체(5A) 및 제2 코일 전도체(5B)를 포함하는 코일 전도체(5)를 도시한다.
적층 인덕터(1)는 실질적으로 직사각형의 형태를 가지는 세라믹 소결체(2)를 포함한다. 세라믹 소결체(2)는 페라이트같은 자성체 세라믹이나 유리 세라믹 같은 절연체 세라믹을 포함한다. 그러나, 자성체 세라믹이 본 발명의 실시례에 있어서는 더 선호된다.
제1 외부 전극(3) 및 제2 외부 전극(4)은 제1 끝 면(2a) 및 제2 끝 면(2b)을 덮을 수 있도록 형성된다. 코일 전도체(5)는 세라믹 소성체(2) 안에 형성된다. 도 2a 에서 도시된 바와 같이, 코일 전도체(5)의 한 쪽 끝은 제1 끝 면(2a)에 노출되고, 전기적으로 외부 전극(3)과 연결된다. 코일 전도체(5)의 다른 쪽 끝은 제2 끝면(2b)에 노출되고, 전기적으로 외부 전극(4)와 연결된다.
도 1에서는 복수의 세라믹 그린 시트(11)들, 복수의 제1 코일 전도체 층(12)들, 접속 전도체(13a) 및 세라믹 그린 시트(13b)를 포함하는 복합 시트(13), 복수의 제2 코일 전도체(14)들, 그리고 복수의 그린 세라믹 시트(15)들이 도시되고, 이들은 적층 인덕터(1)을 제조하는데 이용되는 그린 적층체를 형성한다. 세라믹 그린 시트(11, 15)는 세라믹 소결체(2)의 최상면과 최하면을 형성하기 위한 플레인(더미) 세라믹 그린 시트이다. 제1 코일 전도체 층(12)들은 적층되어 코일 전도체(5)의 상부인 제1 코일 전도체(5A)를 형성한다. 제2 코일 전도체 층(14)들은 적층되어 코일 전도체(5)의 하부인 제2 코일 전도체(5B)를 형성한다. 접속 전도체(13a)는 세라믹 그린 시트(13b)의 양 쪽 면을 관통한다.
접속 전도체(13a)는 복합 시트(13)이 적층될 때, 접속 전도체의 상면이 전기적으로 제1 코일 전도체 층(12)들의 한 쪽 끝에 접하고 접속 전도체의 바닥면이 전기적으로 제2 코일 전도체 층(14)들의 한 쪽 끝에 접하도록 배치된다.
접속 전도체(13a)의 너비는 제1 코일 전도체 층(12)들 및 제2 코일 전도체 층(14)들의 너비보다 크다.
결과적으로, 접속 전도체(13a)위에 배치된 제1 코일 전도체(5A) 및 접속 전도체(13a)의 아래에 배치된 제2 코일 전도체(5B)는 접속 전도체(13a)를 통해서 연결됨으로써 도 2에 도시된 코일 전도체(5)가 형성된다.
제1 코일 전도체 층(12)들은 한 쪽 끝이 그린 적층체의 한 쪽 끝에 드러나도록 연장된다. 제2 코일 전도체 층(14)들은 다른 쪽 끝이 그린 적층체의 다른 쪽 끝 면에 드러나도록 연장된다.
그런 후, 그린 적층체는 소성되어 도 2a 및 도 2b에 도시된 세라믹 소결체(2)를 제공한다. 제1 코일 전도체 층(12)들로 이루어진 제 1 코일 전도체(5A)는 소결체(2)의 제1 끝면(2a)에 드러나고, 제2 코일 전도체 층(14)들로 이루어진 제 2 코일 전도체(5B)는 제2 끝면(2b)에 드러난다.
다음으로, 세라믹 그린 시트(11)들, 제1 코일 전도체 층(12)들, 복합 시트(13), 제2 코일 전도체 층(14), 그리고 세라믹 그린 시트(15)들을 적층하는 방법이 도 3 및 도 5a, 도 5b, 도 5c, 도 5d, 도 5e,그리고 도 5f를 참고로 하여 설명될 것이다.
상기 도면에서, 캐리어 필름(21, 23, 24) 및 적층대(lamination stage)(22)가 세라믹 그린 시트(15) 및 제2 코일 전도체 층(14)을 포함하는 코일 전도체(5B), 그리고 복합 시트(13)을 적층하는데 이용된다.
처음에는 도 5a에 도시된 바와 같이 위에 세라믹 그린 시트(15)를 받치고 있는 복수의 캐리어 필름(21)을 준비한다.
그런후, 도 5b에서 도시된 바와 같이 캐리어 필름(21)위의 세라믹 그린 시트(15)를 압착해 적층대(22)위에 맞춘다. 다음에 캐리어 필름(21)을 벗겨낸다. 말하자면, 캐리어 필름(21)에 고정되어 있는 세라믹 그린 시트(15)가 전사법(transferring method)에 의해 적층대(22)상에 적층된다.
위에 설명된 세라믹 그린 시트(15)의 적층 단계가 여러번 반복되고, 복수개의 세라믹 그린 시트(5)들이 도 5c에 도시된 바와 같이 적층된다.
그런 후, 도 3에서 도시된 것과 같이, 캐리어 필름(23)위에 고정된 제2 코일 전도체 층(14)을 준비한다. 도 5d에서 도시된 전사법과 같은 방법으로, 캐리어 필름에 고정된 제2 코일 전도체 층(14)을 적층 세라믹 그린 시트(15)위에 압착해 맞추는데, 제2 코일 전도체 층(14)은 세라믹 그린 시트 안에서 압착된다. 그 뒤로 캐리어 필름(23)이 벗겨진다. 말하자면, 전사법에 의해 제2 코일 전도체를 적층하여 코일 전도체의 패턴이 같은 방향으로 정렬되도록 한다.
제2 코일 전도체 층을 적층하는 단계를 여러번 반복함으로써 코일 전도체 층들이 적층된다. 그 결과로서, 제2 코일 전도체(5B)가 도 5e에 도시된 것과 같이 형성된다. 위의 도면에서 도시된 바와 같이, 코일 전도체(5B)의 상부는 적층 세라믹 그린 시트(15) 속으로 압착되고 적층 세라믹 그린 시트의 윗 부분으로 돌출한다.
도 5e에서, 코일 전도체(5B)의 단면 형상은 실질적으로 직사각형이다. 다른 형태로서 단면이 타원 형태를 가질수 있고, 또는 단면의 코너가 둥그스름하거나 다른 적당한 구성을 가질 수 있다.
도 5f에서, 전달 방법에 의해 캐리어 필름(24)에 붙어 있는 복합 시트(13)를 제2 코일 전도체 층(14)을 포함하는 코일 전도체(5B)에 적층한다. 더 자세히 말하자면, 접속 전도체(13a)가 코일 전도체(5B)의 한 쪽 끝에 겹칠 수 있도록 코일 전도체(5B)에 복합 시트(13)을 적층하고 압착하여 맞춘다. 그 뒤로, 캐리어 필름(24)를 벗겨낸다.
그런 후, 제2 코일 전도체 층(14)때의 경우와 같이 전사법을 이용하여 코일 전도체(5A)를 형성하는 제1 코일 전도체 층(12)들을 적층한다. 더 나아가, 상기한 세라믹 그린 시트(15)의 경우와 같은 전달 방법을 사용하여 세라믹 그린 시트(11)를 적층한다.
이렇게 하여, 도 6에서 도시된 그린 적층체(31)이 얻어진다. 그린 적층체(31)에서 제1 코일 전도체(5A)는 접속 전도체(13a)의 상부에, 그리고 제2 코일 전도체(5B)는 접속 전도체의 하부에 배치된다. 코일 전도체(5A)와 코일 전도체(5B)는 접속 전도체(13a)를 통해서 전기적으로 연결된다.
그린 적층체(31)을 소성함으로써, 도 2A 및 도 2B에서 도시된 세라믹 소성체(2)가 얻어진다.
그런 후, 전도체 페이스트를 바르고 굽는 것과 같은 적절한 공정을 수행하여, 세라믹 소성체(2)의 제1 끝 면(2a)에 외부 전극(3)을 형성하고, 세라믹 소성체(2)의 제2 끝 면(2b)에 외부 전극(4)를 형성한다. 이렇게 하여, 적층 인덕터(1)이 형성되었다.
첫번째 실시례에 따라, 복수의 제1 코일 전도체 층(12)들을 적층하여 큰 두께를 가지는 코일 전도체(5A)를 형성하고, 복수의 제2 코일 전도체 층(14)들을 적층하여 큰 두께를 가지는 코일 전도체(5B)를 형성한다. 이렇게 하여, 큰 두께를 가지면서 작은 직렬 저항과 큰 인덕턴스를 가지는 코일 전도체(5)가 제공된다.
본 발명의 두번째 실시례에 따른 적층 인덕터 제조 방법이 도 4a를 참조하여 설명될 것이다. 첫번째 실시례에서 하나의 그린 적층체(31)을 얻기 위한 공정들이 설명되었다. 그러나 실제로는 그린 적층체(31)는 많은 그린 적층체들의 혼합체로 형성된 모(母) 그린 적층체를 단일한 그린 적층체로 쪼개서 얻을 수 있다. 모 그린 적층체를 얻기 위해, 도 4a에 도시된 복수의 모(母)캐리어 필름(41)들을 준비한다. 그런 후, 세라믹 그린 시트(11) 내지 세라믹 그린 시트(15)의 역할을 하는 복수의 모 캐리어 필름(41), 모 캐리어 필름(41)의 위에 배치된 모 복합 시트(13), 그리고 모 캐리어 필름(41)에 매트릭스 형태로 정렬된 복수의 제1 코일 전도체 내지는 제2 코일 전도체를 준비한다. 예를 들자면, 도 4b에 도시된 바와 같이, 복수의 접속 전도체(13a)가 매트릭스 형태로 배치되고 정렬되어 모 복합 시트(42)를 이룬다.
모 복합 시트(42)를 얻기 위해, 스크린 인쇄법 내지는 다른 적절한 수단을 이용하여 캐리어 필름(41)에 복수의 접속 전도체(13a)들을 인쇄한다. 그런 후, 접속 전도체(13a)가 인쇄된 위치를 제외한 캐리어 필름(41)에 하나의 세라믹 그린 시트를 인쇄함으로써, 모 세라믹 그린 시트(42b)가 완성된다. 위와 같이 하여, 모 복합 시트(42)가 제공된다.
이와 더불어, 접속 전도체(13a)가 배치 될 위치에 관통 홀이 제공될 수 있다. 그 뒤로, 관통 홀은 접속 전도체(13a)를 형성하는 전도체 페이스트로 채워질 수 있다.
위의 것들을 적층하기 위해서, 스크린 인쇄법이나 다른 적절한 수단을 이용하여 상기한 방법에 의해 준비된 모 캐리어 필름(41)상에 복수의 제1 전도체 층(12) 및 복수의 제2 전도체 층(14)를 인쇄한다. 모 캐리어 필름(41)상에 인쇄된 이러한 전도체 층들은 매트릭스 형태로 배열된다.
본 발명의 세번째 실시례에 따른 적층 인덕터 제조 방법이 도 7을 참조하여 설명될 것이다. 첫번째 및 두번째 실시례에서는, 제1 코일 전도체 층(12)들은 복합 시트(13)가 적층된 후 적층되었다. 그러나 본 실시례에서는, 복합 시트(13)가 제1 코일 전도체 층(12)의 밑바닥을 포함하고 있고, 그 위에 접속 전도체(13a)를 포함한다. 예를 들면, 제1 코일 전도체 층(12)의 밑바닥 및 서로 연결된 접속 전도체(13a)을 포함하는 복합 시트(13)가 도 7에 도시된 바와 같이 캐리어 필름(51)상에 배치된다. 따라서, 제1 코일 전도체 층(12)의 밑바닥 및 접속 전도체(13a)을 포함하는 복합 시트(13)이 캐리어 필름(51) 위에 배치됨으로써, 전사재(transfer material)(52)가 얻어진다. 전사재(52)를 이용하여 복합 시트(13) 및 하나의 코일 전도체 층(12)이 한꺼번에 전사된다.
이러한 실시례에서, 한 가지 종류의 코일 전도체 층(12, 14)이 접속 전도체(13a)의 아래와 위에 적층된다. 그러나 더 나아가, 여러 종류의 코일 전도체 층들이 적층되어 증가된 권선수를 가지는 코일 전도체를 형성할 수 있다.
더 나아가 이러한 실시례에 있어서, 도 8에 개념적으로 도시된 바와 같이 코일 전도체(5A) 및 코일 전도체(5B)는 그 권선 부분이 권선의 중심에 해당하는 A 지점을 포함하는 평면을 기준으로 대칭적이다.
또한 이러한 실시례에 있어서, 제1 코일 전도체 층(12)들로 이루어진 코일 전도체(5A)의 권선 방향은 제2 코일 전도체 층(14)들로 이루어진 코일 전도체(5B)의 권선 방향과 같고, 그로 인해 대용량의 인덕턴스가 얻어진다.
이러한 실시례에 있어서, 복합 시트(13)위에 적층된 코일 전도체(5A) 및 복합 시트(13)밑에 적층된 코일 전도체(5B)는 복합 시트(13)에 설치된 접속 전도체(13a)에 의해 연결된다. 그러나, 코일 전도체(5)가 다음의 방법에 의해서 설치될 때는 복합 시트가 불필요하다. 먼저 복수의 제2 코일 전도체 층(14)들을 적층한다. 다음으로 제2 코일 전도체 층(14)들과 전기적으로 연결하기 적당한 패턴으로 구성된 복수의 제1 코일 전도체 층(12)들을 전달 방법에 의해 적층한다.
본 발명의 네번째 실시례에 따른 적층 인덕터 제조 방법이 도 9를 참조하여 지금부터 설명될 것이다. 상기한 실시례들에서, 외부 전극(3)은 제1 끝 면(2a)에 형성되고, 외부 전극(4)는 제2 끝 면(2b)에 형성된다. 더 나아가, 코일 전도체(5)는 상면(2c)으로 부터 하면(2d)까지 아래 방향으로 감긴다. 그러나 본 실시례에서, 적층 인덕터(71은 도 9에 도시된 바와 같이 끝 면(72a, 72b) 및 외부 전극(73, 74), 그리고 코일 전도체(75)를 가지는 세라믹 소결체(72)를 포함한 상태로 제공된다. 외부 전극(73, 74)은 각각 끝 면(72a, 72b)상에 설치된다. 코일 전도체(75)는 끝 면(72a)로 부터 끝 면(72b)까지 감겨져 있다. 다시 말하자면, 적층 인덕터(71)는 수평 방향으로 감겨져 있는 코일 전도체(75)를 포함한다.
상기 실시례에서, 적층 인덕터를 제조하는 방법이 설명되었다. 그러나 본 발명은 적층 배리스터, 적층 써미스터, 적층 커패시터, 적층 LC 필터, 적층 기판, 그리고 적층 회로 모듈과 같은 다른 적층 세라믹 전자 소자를 제조하는데 적용될 수 있다. 본 발명은 내부 전극의 두께를 증가시키는 것을 가능하게 하므로, 본 발명의 방법에 의해 제조된 어떠한 적층 세라믹 전자 소자도 큰 인덕턴스 및 전류 저장 능력을 증가를 달성할 수 있다.
본 발명의 실시례가 위에서 설명되었지만, 당업자에 있어서는 본 발명의 범위 및 요지를 벗어나지 않는 범위에서 본 발명을 변화시키거나 개조할 수 있는 것이 명백하다는 것을 이해해야 한다. 그러므로, 본 발명의 범위는 오로지 다음의 청구항에 의해서 결정된다.
일반적으로, 전도체가 스크린 인쇄법 같은 공지의 방법으로 캐리어 필름위에 형성될 때, 얻어지는 전도체의 두께는 약 200 ㎛이다. 반면에, 본 발명의 실시례에 의해 얻어진 전도체는 복수의 전도체 층들을 포함한다. 이로서, 적은 직렬 저항을 가지는 전도체를 포함하며, 큰 인덕턴스 및 큰 전류 저장 능력을 가지는 커패시터를 이루는 적층 세라믹 전자 부품이 제공된다.
적층 세라믹 전자 부품을 제조하는 방법에 있어서, 제1 세라믹 그린 시트 및 제2 세라믹 그린 시트 중 하나는 복합 시트로 만들어 진다. 복합 시트는 복합 시트의 양 표면을 관통하는 접속 전도체(connecting conductor)를 가질 수 있고, 나머지는 접속 전도체를 가지지 않는 세라믹 그린 시트일 수 있다. 제1 세라믹 그린 시트 및 제2 세라믹 그린 시트를 이용함으로써, 복합 시트의 접속 전도체에 전기적으로 연결된 복수의 전도체 층들을 포함하는 전도체를 형성한다. 다음으로, 제2 세라믹 그린 시트들과 함께 형성된 세라믹 소결 컴팩트 안에 전도체를 가지는 적층 세라믹 전자 부품이 제공된다.
본 발명의 다른 실시례에 따르면, 적층 세라믹 전자 부품을 제조하는 방법은 적어도 하나의 세라믹 그린 시트 및 세라믹 그린 시트의 양 면을 관통하는 접속 전도체를 가지는 복합 시트, 그리고 각각 캐리어 필름 한 쪽 면의 접속 전도체와 연결될 전도체 층을 가지는 전사재(轉寫材)를 준비하는 단계, 복수의 전도체 층들을 복합 시트 위에 전사함으로써 전도체 층들이 서로 포개어져, 접속 전도체에 연결되고 복수의 전도체 층을 가지는 전도체를 형성하는 단계, 그리고 적어도 하나의 세라믹 그린 시트를 전도체 위에 적층하여 그린 적층체를 형성하고 그린 적층체를 소성하여 세라믹 소결체를 형성하는 단계를 포함한다. 그 결과로, 위에서 언급된 본 발명의 상기 실시례에서와 같이 큰 두께를 가지며 접속 전도체에 전기적으로 연결된 전도체가 형성된다. 따라서, 상기 실시례에서와 같이, 작은 직렬 저항을 가지는 전도체를 포함하고, 큰 인덕턴스 및 큰 전류 저장 커패시터를 이루는 적층 세라믹 전자 부품이 제공된다.
더 나아가, 상기 적층 세라믹 전자 부품을 제조하는 방법은 복합 시트의 윗면과 아랫면에 전도체를 적층하여 이러한 전도체 중 하나가 접속 전도체의 윗 부분에 전기적으로 연결되고 다른 전도체는 접속 전도체의 아랫 부분에 전기적으로 연결되게 하는 단계를 포함한다. 그 결과로, 복합 시트의 윗면과 아랫면에 있는 전도체는 접속 전도체를 통하여 전기적으로 연결된다.
본 발명의 또 다른 실시례에 의하면, 적층 인덕터를 제조하는 방법은 세라믹 그린 시트의 양 표면을 관통하는 접속 전도체를 가지는 복합 시트, 캐리어 필름의 한 쪽 표면에서 접속 전도체와 연결될 코일 전도체를 가지는 전사재, 그리고 적어도 한 개의 전도체가 없는 세라믹 그린 시트를 준비하는 단계, 복수의 코일 전도체 층들을 복합 시트위에 둠으로써, 코일 전도체 층들은 서로 포개어져 접속 전도체와 전기적으로 연결되며 복수의 코일 전도체 층을 가지는 코일 전도체를 형성하는 단계, 적어도 하나의 전도체가 없는 세라믹 그린 시트를 코일 전도체 위에 적층하여 그린 적층체를 형성하는 단계, 그리고 그린 적층체를 소성하여 소성체를 형성하는 단계를 포함한다. 따라서, 큰 두께를 가지는 코일 전도체를 포함하고 작은 직렬 저항과 큰 인덕턴스를 가진 적층 인덕터가 제공된다.
더 나아가, 적층 인덕터를 제조하는 방법은 전달 물질로 된 복수의 코일 전도체 층을 복합 시트의 윗면에 전사하는 단계 및 전사재의 복수의 코일 전도체 층을 복합 시트의 아랫면에 두는 단계를 포함한다. 결과적으로, 제1 코일 전도체는 접속 전도체 위에 형성되고 제2 코일 전도체는 접속 전도체 아래에 형성된다. 제1 전도체 및 제2 전도체는 접속 전도체에 의해서 전기적으로 연결되므로, 얻어지는 적층 인덕터는 증가된 인덕턴스를 가지게 된다.
상기 적층 인덕터 제조 방법에 의하면, 제1 코일 전도체 및 제2 코일 전도체는 동일한 방향으로 감긴다. 따라서, 얻어지는 적층 인덕터는 크게 향상된 인덕턴스를 가지게 된다.
도 1은 본 발명의 첫번째 실시례에 따라 적층 인덕터를 형성하기 위해 준비된 세라믹 그린 시트 및 복합 시트, 그리고 코일 전도체 층들에 대한 전개 사시도이다.
도 2a는 본 발명의 첫번째 실시례에 따른 적층 인덕터의 개요 사시도인데 그 안에 코일 전도체가 도시되어 있다.
도 2b는 본 발명의 첫번째 실시례에 따른 적층 인덕터의 사시도이다.
도 3은 본 발명의 첫번째 실시례에 따라, 위에 코일 전도체가 형성되어 있는 캐리어 필름을 포함하는 전달 물질의 평면도이다.
도 4a는 본 발명의 두번째 실시례에 따른 모 캐리어 필름의 평면도이다.
도 4b는 본 발명의 두번째 실시례에 따라 모 캐리어 필름위에 형성된 모 복합 시트의 평면도이다.
도 5a는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 단면도이다.
도 5b는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 또 다른 단면도이다.
도 5c는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 또 다른 단면도이다.
도 5d는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 또 다른 단면도이다.
도 5e는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 또 다른 단면도이다.
도 5f는 본 발명의 첫번째 실시례에 따라, 캐리어 필름, 코일 전도체 층, 그리고 복합 시트 상에 각각 놓여있는 세라믹 그린 시트를 적층하는 과정을 도시하는 또 다른 단면도이다.
도 6은 본 발명의 첫번째 실시례에 따라, 적층 과정을 통해 얻어진 그린 적층체를 도시하는 단면도이다.
도 7은 본 발명의 세번째 실시례에 따라, 위에 코일 전도체 층 및 복합 시트가 적층되어있는 캐리어 필름을 포함하는 전달 물질의 평면도이다.
도 8은 첫번째 및 두번째, 그리고 세번째 실시례에 따른 적층 인덕터의 코일 전도체의 형태를 도시하는 개념 평면도이다.
도 9는 본 발명의 네번째 실시례에 따른 적층 인덕터를 도시하는 개념 평면도이다.

Claims (16)

  1. 적층 세라믹 전자 부품을 제조 하는 방법으로,
    상면(upper surface) 및 하면(lower surface)을 가지는 제1 세라믹 그린 시트, 적어도 한 개의 제2 세라믹 그린 시트, 그리고 각각 캐리어 필름(carrier film)의 한 쪽 면에 전도체 층을 가지는 전사재(transfer material)들을 준비하는 단계;
    복수개의 상기 전도체 층들을 상기 제1 세라믹 그린 시트의 상기 상면 및 상기 하면 중 적어도 하나로 전사하여 상기 전도체 층들이 서로 겹쳐져서 복수개의 상기 전도체 층들을 가지는 전도체를 형성하는 단계;
    상기 적어도 하나의 제2 세라믹 그린 시트를 상기 전도체 위에 적층하여 그린 적층체를 형성하는 단계; 및
    상기 그린 적층체를 소성하여 소결체를 형성하는 단계;
    를 포함하는 적층 세라믹 전자 부품 제조 방법.
  2. 제1항에 있어서, 상기 제1 세라믹 그린 시트 및 상기 적어도 하나의 제2 그린 세라믹 시트 중 하나는 그 양 표면을 관통하는 접속 전도체를 가지고 다른 하나는 플레인(plain) 세라믹 그린 시트인 적층 세라믹 전자 부품 제조 방법.
  3. 제1항에 있어서, 상기 적어도 하나의 제2 세라믹 그린 시트는 플레인(plain) 세라믹 그린 시트인 적층 세라믹 전자 부품 제조 방법.
  4. 제1항에 있어서, 상기 적층 세라믹 전자 부품은 적층 세라믹 인덕터인 적층 세라믹 전자 부품 제조 방법.
  5. 제1항에 있어서, 상기 적어도 하나의 제2 세라믹 그린 시트를 상기 전도체에 적층하여 그린 적층체를 형성하는 상기 단계는 첫번째 제2 세라믹 그린 시트를 상기 제1 세라믹 그린 시트 윗면에 있는 상기 전도체 층에 적층하는 단계 및 두번째 제2 세라믹 그린 시트를 상기 제1 세라믹 시트의 아랫면에 있는 상기 전도체 층에 적층하는 단계를 포함하는 적층 세라믹 전자 부품 제조 방법.
  6. 적층 세라믹 전자 부품을 제조하는 방법으로서,
    적어도 하나의 세라믹 그린 시트, 복합 시트의 양 표면을 관통하는 접속 전도체를 가지는 복합시트, 그리고 상기 접속 전도체와 연결되고 캐리어 필름의 한 면에 있는 전도체 층을 가지는 전사재들을 준비하는 단계;
    복수개의 상기 전도체 층들을 상기 복합시트에 전사하여 상기 전도체 층들이 서로 겹쳐져서 상기 접속 전도체와 연결되고 복수개의 상기 전도체 층들을 가지는 전도체를 형성하는 단계;
    적어도 하나의 상기 세라믹 그린 시트를 상기 전도체에 적층하여 그린 적층체를 형성하는 단계; 및
    상기 그린 적층체를 소성하여 소결체를 형성하는 단계를 포함하는 적층 세라믹 전자 부품 제조 방법.
  7. 제6항에 있어서, 상기 전도체를 상기 복합 시트의 상면 및 하면에 적층하여 상기 전도체들중 하나는 전기적으로 상기 접속 전도체의 상부에 연결되고 다른 전도체는 전기적으로 상기 접속 전도체의 하부에 연결되어, 상기 접속 전도체의 윗부분에 연결된 상기 전도체 및 상기 접속 전도체의 아랫부분에 연결된 다른 쪽 전도체는 상기 접속 전도체를 통해 전기적으로 연결되는 단계를 더 포함하는 적층 세라믹 전자 부품 제조 방법.
  8. 제6항에 있어서, 적어도 하나의 상기 세라믹 그린 시트는 플레인 세라믹 그린 시트인 적층 세라믹 전자 부품 제조 방법.
  9. 제6항에 있어서, 상기 적층 세라믹 전자 부품은 적층 세라믹 인덕터인 세라믹 전자 부품 제조 방법.
  10. 적층 세라믹 전자 부품을 제조하는 방법으로서,
    복수개의 제1 세라믹 그린 시트들, 제2 세라믹 그린 시트의 양 표면을 관통하는 접속 전도체를 가지는 제2 세라믹 그린 시트, 그리고 캐리어 필름의 한 면에 각각 전도체 층을 가지는 복수개의 전사재를 준비하는 단계;
    상기 전도체 층 중 첫번째 층을 압력을 사용하여 상기 제1 세라믹 그린 시트 중 하나의 한쪽 표면에 전사하고 상기 전도체 층 두번째 층을 압력을 사용하여 그 위에 전사함으로써 상기 전도체 층들이 서로 겹치도록 하는 단계;
    상기 제2 세라믹 그린 시트를 상기 제1 그린 세라믹 그린 시트위에 전사된 상기 첫번째 및 두번째 전도체 층들위에 적층하여 상기 접속 전도체가 상기 첫번째 및 두번째 전도체 층들과 연결되게 하는 단계;
    상기 전도체 층들 중 세번째 층을 압력을 사용하여 상기 제2 세라믹 그린 시트 위에 전사하여 상기 접속 전도체가 상기 세번째 전도체 층에 연결되게 하고 상기 전도체 층들 중 네번째 층을 압력을 사용하여 그 위에 옮겨 상기 세번째 및 상기 네번째 전도체 층들이 서로 겹쳐지게 하는 단계;
    상기 제2 세라믹 그린 시트에 복수개의 상기 제1 세라믹 그린 시트중 또 다른 하나를 적층하여 그린 적층체를 형성하는 단계; 및
    상기 그린 적층체를 성형하여 소결체를 형성하는 단계를 포함하는 적층 세라믹 전자 부품 제조 방법.
  11. 제10항에 있어서, 복수의 상기 제1 세라믹 그린 시트들중 상기 또 다른 하나는 플레인 세라믹 그린 시트인 적층 세라믹 전자 부품 제조 방법.
  12. 제10항에 있어서, 상기 적층 세라믹 전자 부품은 적층 세라믹 인덕터인 적층 세라믹 전자 부품 제조 방법.
  13. 적층 인덕터 제조 방법으로서,
    세라믹 그린 시트의 양 표면을 관통하는 접속 전도체를 가지는 복합 시트, 캐리어 필름의 한 쪽 표면 위에 있는 상기 접속 전도체에 각각 연결된 코일 전도체 층을 가지는 전사재들, 그리고 적어도 하나의 플레인 세라믹 그린 시트를 준비하는 단계;
    복수의 상기 코일 전도체 층들을 상기 복합 시트위에 옮기어 복수의 상기 코일 전도체 층들이 서로 겹쳐져서 전기적으로 상기 접속 전도체와 연결되고 복수의 상기 코일 전도체 층들을 포함하는 코일 전도체를 형성하는 단계;
    적어도 하나의 플레인 세라믹 그린 시트를 상기 코일 전도체 위에 적층하여 적층체를 형성하는 단계; 및
    상기 그린 적층체를 소성하여 소결체를 형성하는 단계를 포함하는 적층 인덕터 제조 방법.
  14. 제13항에 있어서, 상기 전사재들의 복수개의 상기 코일 전도체 층들을 상기 복합 시트의 상면에 옮기는 단계 및 상기 전사재들의 또 다른 복수개의 상기 코일 전도체 층들을 상기 복합 시트의 하면에 옮기는 단계를 더 포함하면서,
    복수개의 상기 코일 전도체 층들에 의해 이루어진 제1 코일 전도체 및 복수개의 또 다른 상기 코일 전도체 층들로 이루어진 제2 코일 전도체를 상기 접속 전도체의 아랫면에 형성하는 적층 인덕터 제조 방법.
  15. 제14항에 있어서, 상기 제1 코일 전도체 및 상기 제2 코일 전도체는 같은 방향으로 권선되는 적층 인덕터 제조 방법.
  16. 삭제
KR10-2002-0018797A 2001-04-06 2002-04-06 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법 KR100474947B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00108739 2001-04-06
JP2001108739A JP2002305123A (ja) 2001-04-06 2001-04-06 積層セラミック電子部品の製造方法及び積層インダクタの製造方法

Publications (2)

Publication Number Publication Date
KR20020090852A KR20020090852A (ko) 2002-12-05
KR100474947B1 true KR100474947B1 (ko) 2005-03-08

Family

ID=18960820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018797A KR100474947B1 (ko) 2001-04-06 2002-04-06 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법

Country Status (5)

Country Link
US (1) US6627021B2 (ko)
JP (1) JP2002305123A (ko)
KR (1) KR100474947B1 (ko)
CN (1) CN1178237C (ko)
TW (1) TW550608B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI264969B (en) * 2003-11-28 2006-10-21 Murata Manufacturing Co Multilayer ceramic electronic component and its manufacturing method
WO2008004633A1 (fr) * 2006-07-05 2008-01-10 Hitachi Metals, Ltd. composant STRATIFIE
JP5703754B2 (ja) * 2009-01-30 2015-04-22 株式会社村田製作所 電子部品及びその製造方法
CN102592817A (zh) * 2012-03-14 2012-07-18 深圳顺络电子股份有限公司 一种叠层线圈类器件的制造方法
CN102982987A (zh) * 2012-12-10 2013-03-20 深圳顺络电子股份有限公司 一种叠层线圈元器件制作方法
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP7472490B2 (ja) * 2019-12-24 2024-04-23 Tdk株式会社 コイル装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753694A (en) * 1986-05-02 1988-06-28 International Business Machines Corporation Process for forming multilayered ceramic substrate having solid metal conductors
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2504223B2 (ja) * 1989-10-11 1996-06-05 株式会社村田製作所 積層コンデンサの製造方法
US6007652A (en) * 1990-11-05 1999-12-28 Murata Manufacturing Co., Ltd. Method of preparing metal thin film having excellent transferability
US5412865A (en) * 1991-08-30 1995-05-09 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer electronic component
JP3116713B2 (ja) * 1994-03-31 2000-12-11 株式会社村田製作所 インダクタ内蔵電子部品
JP3099640B2 (ja) * 1994-06-14 2000-10-16 株式会社村田製作所 焼結体内蔵抵抗体の製造方法及び積層セラミック電子部品の製造方法
JPH09237955A (ja) * 1995-12-28 1997-09-09 Fuji Elelctrochem Co Ltd 積層部品の導体膜パターン形成方法
JP3551876B2 (ja) * 2000-01-12 2004-08-11 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3933844B2 (ja) * 2000-05-09 2007-06-20 株式会社村田製作所 積層セラミック電子部品の製造方法
JP3449350B2 (ja) * 2000-11-09 2003-09-22 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Also Published As

Publication number Publication date
TW550608B (en) 2003-09-01
CN1178237C (zh) 2004-12-01
US20020144765A1 (en) 2002-10-10
US6627021B2 (en) 2003-09-30
JP2002305123A (ja) 2002-10-18
CN1380664A (zh) 2002-11-20
KR20020090852A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
US7607216B2 (en) Method for manufacturing monolithic ceramic electronic component
US6544365B2 (en) Method of producing laminated ceramic electronic component
US20040239469A1 (en) Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate
US6730183B2 (en) Laminated ceramic electronic components and manufacturing method therefor
US20040141297A1 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
CN118248463A (zh) 层叠陶瓷电容器
US6038134A (en) Modular capacitor/inductor structure
KR100474947B1 (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP3554784B2 (ja) 積層セラミック電子部品及びその製造方法
JPS5924534B2 (ja) 積層複合部品
JP3669404B2 (ja) 多層セラミック基板の製造方法
JP2001307937A (ja) 積層セラミック電子部品の製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
JPH06204075A (ja) 高周波用積層セラミック電子部品およびその製造方法
JPH0757935A (ja) 積層チップインダクタ
JPH09260144A (ja) コイル部品およびその製造方法
KR100293307B1 (ko) 적층형페라이트인덕터및그제조방법
JPH09199331A (ja) コイル部品およびその製造方法
JPH11111551A (ja) 積層型電子部品の製造方法
JPH03263311A (ja) 積層複合部品
JPH0582344A (ja) Ｌｃフイルター
JPH0555045A (ja) チツプインダクタおよびその製造方法
JPH0745461A (ja) 積層電子部品の製造方法
JP2001351822A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160212

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 16