KR100474766B1

KR100474766B1 - 동기 디지털 망에서의 지터 제거장치

Info

Publication number: KR100474766B1
Application number: KR10-2000-0070548A
Authority: KR
Inventors: 김재철
Original assignee: 엘지전자 주식회사
Priority date: 2000-11-24
Filing date: 2000-11-24
Publication date: 2005-03-08
Also published as: KR20020040489A

Abstract

본 발명은 동기 디지털 망에서의 지터 제거장치에 관한 것으로, 종래의 기술에 있어서는 탄성스토어에서 데이터의 판독 주기를 제어함에 있어 단순히 쓰기주소와 판독주소의 오프셋 값만으로 하기 때문에 탄성스토어에 입력되는 데이터의 포인터 자리맞춤(pointer justification)에 의한 지터가 그대로 아날로그 피엘엘로 전달되어 이로 인하여 PDH 신호의 지터가 증가하여 데이터의 오류를 발생시키게 되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, SDH 프레임 상의 갭 데이터를 저장하는 버퍼의 기능을 수행하는 탄성스토어와; 상기 탄성스토어의 쓰기주소의 최상위의 비트(MSB)에 대한 위상을 추출하여 해당 위상 신호를 출력하는 위상 리니어 제너레이터와; 포인터 자리맞춤에 따른 쓰기주소의 변동에 관한 정보를 출력하는 스무드 판독패턴 제너레이터와; 상기 위상 리니어 제너레이터의 위상 신호와 상기 스무드 판독패턴 제너레이터의 변동 정보 신호를 입력받아 저주파의 큰 포인터 자리맞춤 지터를 고주파의 작은 지터로 변환하는 기준 위상신호를 생성하는 위상 큐와; 상기 위상 큐의 기준 위상신호에 대한 위상과 상기 탄성스토어의 판독주소 신호에 대한 위상을 각각 추출한 후에 서로 간의 위상차를 검출하여 해당 위상차에 따라 피엘엘 록(lock) 상태 유지 제어를 수행하는 위상비교기와; 상기 위상비교기의 제어신호에 의해 입력되는 신호의 고주파 성분을 저역통과 필터를 통해 제거하고, 저주파 성분만을 추출하여 전압제어발진기(VCO)의 주파수를 가변하여 피엘엘 록 상태를 유지시켜 주는 아날로그 피엘엘로 구성한 장치를 제공함으로써, 데이터 오류 유발인자인 지터를 제거함으로써, 고 품질의 서비스를 제공할 수 있으며, 또한 디지털 회로만으로 구성함으로써, 현장 프로그래밍가능 게이트어레이(FPGA)나 특정 용도용 집적회로(ASIC)로 구현이 쉬워 원가 절감이 되도록 하는 등의 효과가 있다.

Description

동기 디지털 망에서의 지터 제거장치{JITTER REDUCTION APPARATUS FOR SYNCHRONOUS DIGITAL NETWORK}

본 발명은 동기 디지털 망에서의 지터 제거장치에 관한 것으로, 특히 동기 디지털 계층(Synchronous Digital Hierarchy, SDH) 망에서 독립 동기 디지털 계층(Plesiochronous Digital Hierarchy, PDH) 신호를 추출 시 발생되는 지터(jitter)를 위상 큐(phase queue) 기법을 이용하여 제거하는 동기 디지털 망에서의 지터 제거장치에 관한 것이다.

동기 디지털 계층(SDH) 망에서의 포인터 자리맞춤(pointer justification)이란, 디지털 다중화기에서 입출력 신호간의 시간 동기를 맞추기 위해서 사용하는 동기 방식으로서, 출력측의 비트율을 입력측의 비트율(입력측의 비트율들과 오버 헤드용 비트율을 함한 것)보다 약간 높게 정해 두고 그 중 특정한 포인터에 있는 비트 몇 개를 채워넣기 비트(stuff bit)로 선정한 후에 입력측의 비트율의 변동에 맞추어 해당 채워넣기 비트에 유효 데이터 채움(포지티브 자리맞춤(POS.JUST))을 수행하던가 무효 데이터 채움(네거티브 자리맞춤(NEG.JUST))을 수행함으로써 시간 동기를 꾀하는 것이다. 이때, 해당 포인터 자리맞춤에 의한 지터가 발생하게 되는데, 해당 지터는 고주파 디지털 신호에서 파동의 일부 양상이 일탈하거나 변위되는 것을 말하는 것으로, 그 이름이 의미하듯이, 지터는 파동이 흔들리거나 떨리는 것이라고 생각할 수 있다. 일탈은 크기, 위상 조절, 또는 신호파동의 폭 등의 형태가 될 수 있다. 지터의 또다른 정의로는, "이상적인 위치로부터 신호 주파수가 이동하는 주기"라고도 할 수 있는데, 지터의 원인 중에는 전자기 간섭과, 다른 신호들과의 누화 등이 있을 수 있다. 지터는 디스플레이 모니터가 깜빡이거나, 원하는 대로 일을 수행하는 PC의 프로세서 능력에 영향을 미치거나, 오디오 신호에 딸깍하는 소리 또는 다른 원치 않는 효과를 가져오거나, 네트웍 장비들간에 전송되는 데이터의 유실 등의 원인이 될 수 있다. 허용 가능한 지터의 량은 활용분야에 크게 좌우된다.

도 1은 종래 독립 동기 디지털 계층 신호 전송장치의 구성을 보인 예시도이다. 도 1에 도시된 바와 같이, SDH 망으로부터 입력되는 독립 동기 디지털 계층(PDH) 신호는 해당 종래 독립 동기 디지털 계층 신호 전송장치로 입력되기 전에, SDH 경로 착신(Terminating) 장치(미도시)에 의하여 SDH에서 필요로 하는 오버헤드(overhead) 및 제어데이터를 모두 제거한 후에 갭 포맷(gapped format)의 순수한 PDH 데이터(WD[7:0]&WEN)만이 입력되도록 하여 탄성스토어(elastic store, 10)에 저장된다. 상기 탄성스토어(10)에 저장된 데이터는 스무드 판독패턴 제너레이터(smooth read pattern generator, 12)에 의하여 상기 탄성스토어(10)로부터 판독되는데, 이때 판독되는 패턴은 상기 탄성스토어(10)로 입력되는 데이터의 경우에 버스트 패턴(burst pattern)인 반면에 판독 데이터의 경우에 시간대별로 균일한 데이터의 분포를 갖는 스무드 패턴으로 읽혀진다.

상기 스무드 패턴판독 제너레이터(12)는 문턱레벨검출기(11)에 의하여 제어되는데, 상기 문턱레벨검출기(11)는 상기 탄성스토어(10)의 쓰기주소(WAD[4:0])와 판독주소(RAD[4:0])의 오프셋(offset) 값을 비교하여 상기 스무드 판독패턴 제너레이터(12)를 제어한다.

상기 스무드 판독패턴 제너레이터(12)에 의하여 판독된 데이터(RD[7:0]&REN)는 피엘엘 스토어(PLL store, 13)에 저장된 후에 위상비교기(phase comparator, 14) 및 아날로그 피엘엘(PLL)(15)에 의하여 최종 PDH 신호로 복원되며, 그런 후에 동축 케이블이나 케이블을 통하여 전송망으로 송출된다.

상기에서와 같이 종래의 기술에서는, 종래 독립 동기 디지털 계층 신호 전송장치 내의 탄성스토어에서 데이터의 판독 주기를 제어함에 있어 단순히 쓰기주소와 판독주소의 오프셋 값만으로 수행하기 때문에, 해당 탄성스토어에 입력되는 데이터의 포인터 자리맞춤에 의한 지터가 그대로 아날로그 피엘엘로 전달됨으로써, 즉 SDH 망에서 유기되는 포인터 자리맞춤 지터를 그대로 PDH 신호에 포함하여 복구하는 아날로그 필터로 전달되어짐으로써, 이로 인하여 PDH 망에서의 지터가 증가하게 되고 결국에는 데이터의 오류를 발생시키게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, PDH 신호를 추출 시 발생되는 지터(jitter)를 위상 큐(phase queue) 기법을 이용하여 제거하는 장치를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명 동기 디지털 망에서의 지터 제거장치의 구성은, SDH 프레임 상의 갭 데이터를 저장하는 버퍼의 기능을 수행하는 탄성스토어와; 상기 탄성스토어의 쓰기주소의 최상위의 비트(MSB)에 대한 위상을 추출하여 해당 위상 신호를 출력하는 위상 리니어 제너레이터와; 포인터 자리맞춤에 따른 쓰기주소의 변동에 관한 정보를 출력하는 스무드 판독패턴 제너레이터와; 상기 위상 리니어 제너레이터의 위상 신호와 상기 스무드 판독패턴 제너레이터의 변동 정보 신호를 입력받아 저주파의 큰 포인터 자리맞춤 지터를 고주파의 작은 지터로 변환하는 기준 위상신호를 생성하는 위상 큐와; 상기 위상 큐의 기준 위상신호에 대한 위상과 상기 탄성스토어의 판독주소 신호에 대한 위상을 각각 추출한 후에 서로 간의 위상차를 검출하여 해당 위상차에 따라 피엘엘 록(lock) 상태 유지 제어를 수행하는 위상비교기와; 상기 위상비교기의 제어신호에 의해 입력되는 신호의 고주파 성분을 저역통과 필터를 통해 제거하고, 저주파 성분만을 추출하여 전압제어발진기(VCO)의 주파수를 가변하여 피엘엘 록 상태를 유지시켜 주는 아날로그 피엘엘로 구성한 것을 특징으로 한다.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명의 실시예에 따른 동기 디지털 망에서의 지터 제거장치의 구성을 보인 예시도이다. 도 2에 도시한 바와 같이, SDH 망으로부터의 SDH 프레임 상의 갭 데이터를 저장하는 버퍼의 기능을 수행하는 탄성스토어(20)와; 상기 탄성스토어(20)의 쓰기주소(WAD[4:0])의 최상위 비트(MSB)에 대한 위상을 추출하여 해당 추출된 위상 신호(INI.PHASE)를 출력하는 위상 리니어 제너레이터(22)와; 상기 SDH 망에서의 포인터 자리맞춤에 따른 쓰기주소(WAD[4:0])의 변동에 관한 정보(LEAK[5:0])를 출력하는 스무드 판독패턴 제너레이터(21)와; 상기 위상 리니어 제너레이터(22)의 출력인 위상 신호(INI.PHASE)와 상기 스무드 판독패턴 제너레이터(21)의 출력인 변동 정보(LEAK[5:0]) 신호를 입력받아 저주파의 큰 포인터 자리맞춤 지터를 고주파의 작은 지터로 변환하는 기준 위상신호(REF.PHASE)를 생성하는 위상 큐(23)와; 상기 위상 큐(23)의 출력인 기준 위상신호(REF.PHASE)에 대한 위상과 상기 탄성스토어(20) 출력인 판독주소(RAD[4:0]) 신호에 대한 위상을 각각 추출한 후에 서로 간의 위상차를 검출하여 해당 위상차에 따라 아날로그 피엘엘(25)을 제어하여 피엘엘 록(lock) 상태를 유지하도록 하는 위상비교기(24)와; 상기 위상비교기(24)의 제어신호에 의해 입력되는 신호의 고주파 성분을 저역통과 필터(26)를 통해 제거하고, 저주파 성분만을 추출하여 전압제어발진기(VCO, 27)의 주파수를 가변하여 피엘엘 록 상태를 유지시켜 주는 아날로그 피엘엘(25)로 구성한다.

이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정을 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 2에 도시한 바와 같이, SDH 망으로부터 입력되는 PDH 신호는 본 발명의 실시예에 따른 동기 디지털 망에서의 지터 제거장치로 입력되기 전에, SDH 경로 착신 장치(미도시)에 의하여 SDH에서 필요로 하는 오버헤드 및 제어데이터를 모두 제거한 후, 갭 포맷의 순수한 PDH 데이터(WD[7:0]&WEN&WCLK[6.48MHz])만이 입력되도록 하여 탄성스토어(20)에 저장된다.

이후, 상기 탄성스토어(20)에서 저장된 데이터의 쓰기주소(WAD[4:0])를 위상 리니어 제너레이터(22)로 전송하면, 해당 위상 리니어 제너레이터(22)는 상기 탄성스토어(20)의 쓰기주소(WAD[4:0])의 최상위 비트(MSB)를 추출하여 해당 추출된 최상위 비트(MSB)에 대한 위상 신호(INI.PHASE)로 만들어 위상 큐(23)로 출력하는데, 즉 해당 위상 큐(23)에 입력되는 신호는 상기 탄성스토어(20)에서 저장된 데이터의 포인터 자리맞춤에 따른 버스트(burst) 데이터의 정보를 가지고 있는 쓰기주소(WAD[4:0])의 최상위 비트(MSB)의 위상 신호(INI.PHASE)이다.

또한, 스무드 판독패턴 제너레이터(21)는 상기 SDH 망으로부터 네거티브 자리맞춤(NEG.JUST) 및 포지티브 자리맞춤(POS.JUST) 신호와 SDH 프레임 신호를 입력받아 해당 포인터 자리맞춤에 따른 쓰기주소(WAD[4:0])의 변동에 관한 정보(LEAK[5:0])를 생성하는데, 즉 상기 탄성스토어(20)의 쓰기주소(WAD[4:0])의 포인터에 의한 변동에 따른 정보인 변동 정보(LEAK[5:0]) 신호를 생성하여 상기 위상 큐(23)로 전송한다.

도 3은 도 2에 도시된 위상 큐의 구성을 간략하게 보인 예시도이다. 도 3에 도시한 바와 같이, 상기 탄성스토어(20)의 쓰기주소(WAD[4:0])의 최상위 비트(MSB)의 위상 신호(INI.PHASE)가 상기 SDH 망에서의 포인터 자리맞춤에 따라 변하게 되는데, 즉 네거티브 자리맞춤(NEG.JUST)일 경우에 해당 위상신호(INI.PHASE)의 변화는 더 빠르게 변하게 되며, 포지티브 자리맞춤(POS.JUST)일 경우에 해당 위상신호(INI.PHASE)의 변화는 더 느리게 변하게 된다. 이에, 해당 위상신호(INI.PHASE)의 변화에 따른 정보를 가진 변동 정보(LEAK[5:0]) 신호는 상기 위상 큐(23)의 SEL[5:0]에 저장되어진다.

즉, 상기 스무드 판독패턴 제너레이터(21)로부터 입력되는 변동 정보(LEAK[5:0]) 신호는 상기 위상신호(INI. PHASE)의 변화된 포인터를 지정하고 있다.

64:1 멀티플렉서(31)는 상기 SEL[5:0]에 저장된 정보에 따라 도 4에 도시된 바와 같은 디플립플롭(30n)의 각 출력들(위상신호(PHASE(0)~PHASE(63))) 중에서 하나를 선택하여 디플립플롭(32)에 인가해 기준 위상신호(REF.PHASE)로 출력되도록 하는데, 포지티브 자리맞춤(POS.JUST)일 경우에 상기 위상신호(INI.PHASE)의 변동점이 디플립플롭(30n)의 중앙점에서 왼쪽의 디플립플롭으로 이동되도록 하며, 이것은 기준 위상신호(REF.PHASE)의 변동점을 늦추도록 한다. 즉, 상기 쓰기주소(WAD[4:0])와 판독주소(RAD[4:0])의 차이가 변하면 그대로 해당 기준 위상신호(REF.PHASE)에 반영되어지며, 이것은 Z 포인트를 중앙(LEAK[5:0]=32)에서 이동시킨다. 이때, 상기 SEL[5:0]에 저장된 정보에 따라 이동한 Z 포인트를 중앙에 오도록 위상이 높은 주파수의 PCLK[51.84MHz]로 상기 디플립플롭(30n)에 인가하여 순차적으로 중앙으로 오도록 하면, 상기 기준 위상신호(REF.PHASE)는 상기 쓰기주소(WAD[4:0])의 포인터에 따른 변화를 고주파의 변화로 변환(Modulation)하게 된다. 즉, 상기 기준 위상신호(REF.PHASE)는 큰 저주파의 포인터 지터를 작은 고주파의 지터로 바꾸게 되는데, 결론적으로 저주파의 큰 포인터 자리맞춤 지터가 고주파의 작은 지터로 변환되어진다.

이후, 위상비교기(24)는 상기 판독주소(RAD[4:0]) 신호의 위상과 상기 기준 위상신호(REF.PHASE)의 위상간의 차이를 비교하게 된다. 그리고, 해당 위상간의 차이에는 상기 기준 위상신호(REF.PHASE)에 의해 고주파 성분이 많이 포함되어 있는데, 해당 고주파 성분은 아날로그 피엘엘(25)의 저역통과 필터(26)를 통해 제거되어지진다.

이상에서 설명한 바와 같이 본 발명 동기 디지털 망에서의 지터 제거장치는 데이터 오류 유발 인자인 지터를 제거함으로써, 고 품질의 서비스를 제공할 수 있으며, 또한 디지털 회로만으로 구성함으로써, 현장 프로그래밍 가능 게이트어레이(FPGA)나 특정 용도용 집적회로(ASIC)로 구현이 쉬워 원가 절감이 되도록 하는 등의 효과가 있다.

도 1은 종래 독립 동기 디지털 계층 신호 전송장치의 구성을 보인 예시도.

도 2는 본 발명 동기 디지털 망에서의 지터 제거장치의 구성을 보인 예시도.

도 3은 도 2에 도시된 위상 큐의 구성을 간략하게 보인 예시도.

도 4는 본 발명에 적용되는 위상 큐의 타이밍도.

********** 도면의 주요 부분에 대한 부호의 설명 **********

10, 20 : 탄성스토어 11 : 문턱레벨검출기

12, 21 : 스무드 판독패턴 제너레이터 13 : 피엘엘 스토어

14, 24 : 위상비교기 15, 25 : 아날로그 피엘엘

16, 26 : 저역통과 필터 17, 27 : 전압제어발진기

22 : 위상 리니어 제너레이터 23 : 위상 큐

Claims

SDH 프레임 상의 갭 데이터를 저장하는 버퍼의 기능을 수행하는 탄성스토어와; 상기 탄성스토어의 쓰기주소의 최상위의 비트(MSB)에 대한 위상을 추출하여 해당 위상 신호를 출력하는 위상 리니어 제너레이터와; 포인터 자리맞춤에 따른 쓰기주소의 변동에 관한 정보를 출력하는 스무드 판독패턴 제너레이터와; 상기 위상 리니어 제너레이터의 위상 신호와 상기 스무드 판독패턴 제너레이터의 변동 정보 신호를 입력받아 저주파의 큰 포인터 자리맞춤 지터를 고주파의 작은 지터로 변환하는 기준 위상신호를 생성하는 위상 큐와; 상기 위상 큐의 기준 위상신호에 대한 위상과 상기 탄성스토어의 판독주소 신호에 대한 위상을 각각 추출한 후에 서로 간의 위상차를 검출하여 해당 위상차에 따라 피엘엘 록(lock) 상태 유지 제어를 수행하는 위상비교기와; 상기 위상비교기의 제어신호에 의해 입력되는 신호의 고주파 성분을 저역통과 필터를 통해 제거하고, 저주파 성분만을 추출하여 전압제어발진기(VCO)의 주파수를 가변하여 피엘엘 록 상태를 유지시켜 주는 아날로그 피엘엘로 구성한 것을 특징으로 하는 동기 디지털 망에서의 지터 제거장치.
제1항에 있어서, 상기 위상 큐는 서로 병렬로 연결되어 상기 위상 리니어 제너레이터의 위상 신호를 입력받아 클럭신호에 동기하여 출력하는 복수개의 디플립플롭과; 상기 스무드 판독패턴 제너레이터의 변동 정보에 따라 상기 복수개의 디플립플롭의 출력들 중 하나를 선택하여 출력하는 멀티플렉서와; 상기 멀티플렉서의 출력을 입력받아 클럭신호에 동기하여 상기 기준 위상신호를 출력하는 디플립플롭으로 구성한 것을 특징으로 하는 동기 디지털 망에서의 지터 제거장치.