KR100455881B1 - 광 반도체 소자 패키지 구조체와 그 제조방법 - Google Patents

광 반도체 소자 패키지 구조체와 그 제조방법 Download PDF

Info

Publication number
KR100455881B1
KR100455881B1 KR10-2001-0077033A KR20010077033A KR100455881B1 KR 100455881 B1 KR100455881 B1 KR 100455881B1 KR 20010077033 A KR20010077033 A KR 20010077033A KR 100455881 B1 KR100455881 B1 KR 100455881B1
Authority
KR
South Korea
Prior art keywords
conductive layer
optical semiconductor
base plate
semiconductor device
thermal conductive
Prior art date
Application number
KR10-2001-0077033A
Other languages
English (en)
Other versions
KR20030046778A (ko
Inventor
박병재
Original Assignee
(주)나노팩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)나노팩 filed Critical (주)나노팩
Priority to KR10-2001-0077033A priority Critical patent/KR100455881B1/ko
Publication of KR20030046778A publication Critical patent/KR20030046778A/ko
Application granted granted Critical
Publication of KR100455881B1 publication Critical patent/KR100455881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

광 반도체 소자 패키지 구조체와 그 제조방법이 개시된다. 광 반도체 소자 패키지 구조체는 알루미나를 주성분으로 하여 형성되되 복수의 열전도홀이 형성된 베이스 플레이트, 알루미나 소재 보다 열전도율이 높은 소재로 열전도홀을 통해 베이스 플레이트 상부 및 하부에 소정 두께로 형성된 적어도 하나의 열전도층이 형성된 기판과, 기판의 가장자리에서 소정 높이로 형성되어 광 반도체 소자를 안착하기 위한 내부 공간을 형성하는 측벽부 및 광 반도체소자와 외부와의 결선용으로 측벽부 내외를 관통하여 형성된 도전 패드를 구비한다. 이러한 광 반도체소자 패키지 구조체 및 그 제조방법에 의하면, 열전도홀을 통해 베이스 플레이트 상하에 알루미나 소재 보다 열전도율이 높은 소재로 형성시킨 열전도층을 통해 내장되는 광반도체 소자의 방열 능력을 향상시킬 수 있다. 또한, 지지력 확보 및 패키지의 기본 구조는 알루미나 소재로 형성하되, 적용되는 광 반도체 소자의 발열 특성에 맞게 열전도홀의 직경 및 개수, 열전도층의 적층 두께를 적절하게 조절할 수 있어 다양한 출력의 광 반도체 소자 각각에 대해 최적의 방열구조를 제공할 수 있다. 또한, 알루미나 소재에 대한 열전도층 소재의 소요비율이 상대적으로 적어 패키지 구조체의 제조 단가 상승 요인이 크지 않는 장점도 있다.

Description

광 반도체 소자 패키지 구조체와 그 제조방법{Package structure of optical device and method of manufacturing thereof}
본 발명은 광 반도체 소자 패키지 구조체 및 그 제조방법에 관한 것으로서, 상세하게는 알루미나를 주성분으로 하는 세라믹 패키지내에 내장되는 광 반도체 소자의 열적 안정성을 제공할 수 있는 방열구조를 갖는 광 반도체 소자 패키지 구조체 및 그 제조방법에 관한 것이다.
전기적으로 신호를 처리하는 전기소자는 광신호에 비해 신호 전송 및 처리속도가 떨어지고 노이즈에 약한 단점 때문에 통신용 소자로서 광반도체 소자의 이용이 점진적으로 증가하고 있다.
광 반도체 소자는 반도체 레이저 다이오드, 광증폭소자(SOA; Semiconductor optical amplifier), 광스위치 소자 등 알려진 다양한 소자들이 있다.
이러한 광 반도체 소자 부품은 반도체 소자를 제조하는 통상적인 반도체 소자 제조공정을 통해 제조된 칩을 패키징 공정을 통해 패키징 처리한다.
도 1은 패키징된 일반적인 레이저 다이오드 소자를 분리해 보인 개략적인 분리 사시도이다.
도면을 참조하면, 레이저 다이오드 소자(20)는 패키지 구조체(10)내에 내장되어 있다.
패키지 구조체(10)는 레이저 다이오드 소자(20)가 마운트되는 기판(11)과, 기판(11)의 가장자리로부터 소정 높이로 형성된 측벽부(13) 및 캡(17)을 구비한다.
참조부호 16은 레이저 다이오드 소자(20)와 와이어 본딩 되는 도전패드이고, 참조부호 18은 도전패드와 외부에서 결합되는 리드 프레임(18)이고, 참조부호 19는 레이저 다이오드 소자(20)에서 출사되는 광을 외부로 출사시키기 위한 광출사관이다.
광출사관(19) 내에는 레이저 다이오드 소자(20)에서 출사되는 광을 평행빔으로 집속시키기 위한 콜리메이팅 렌즈(미도시)가 설치될 수 있다.
이러한 레이저 다이오드 소자(20)를 내장시키기 위한 종래의 패키지 구조체(10)는 가격이 저렴하고, 절연성을 갖는 알루미나 소재 즉, 세라믹소재로 형성하였다.
즉, 도 1의 Ⅱ-Ⅱ'선을 따라 캡(17)이 결합된 상태에서 절개해 보인 패키지 구조체의 단면도를 나타내 보인 도 2를 참조하면, 패키지 구조체(10)는 레이저 다이오드 소자(20)가 마운트되는 기판(11) 및 기판(11)으로부터 소정높이로 형성된 측벽부(13)를 알루미나를 주성분으로 하는 세라믹소재로 형성하였다.
일반적으로 레이저 다이오드 소자(20)는 동작온도가 정격 동작 온도 보다 10도(℃) 증가하면, 수명이 절반 이하로 단축된다. 특히, 최근의 광통신 시스템은 채널당 10Gbps(Giga bite per second) 이상의 전송속도를 적용하고 있어, 이에 적용되는 광통신용 레이저 다이오드의 경우 스위칭 주파수의 증가에 따라 발열량이 더욱 증가하게 되어, 발열량 증가에 대한 적절한 방열구조의 채용이 요구되고 있다.
또한, 초고속 광통신 시스템에서 레이저 다이오드의 허용 발진 파장은 보다 엄격하게 제한된다. 따라서, 레이저 다이오드와 같은 광 반도체 소자의 발진파장의 온도 의존성 및 고속 스위칭에 의한 발열량 증가등의 요인을 고려할 때 정격 동작온도를 제공할 수 있는 고 효율의 방열구조의 패키지가 요구된다.
그런데, 종래의 기판(11)으로 이용된 세라믹 소재는 열전도도가 12(W/m°k)정도로 일반 금속에 비해 낮다. 따라서, 발진파장의 온도 의존성이 높은 레이저 다이오드와 같은 광 반도체 소자의 패키지 소재로 이용할 경우 낮은 방열 특성 때문에 탑재 가능한 광 반도체 소자의 출력이 일정 범위내로 제한되는 단점이 있다.
이를 개선하기 위해 광반도체 소자의 구동시 발생되는 열을 적절하게 외부로 방출할 수 있도록 패키지의 기판(11)의 크기를 확장시키거나, 기판(11) 전체를 열전도율이 높은 금속소재로 대체하는 방안이 있다.
그런데, 기판(11)의 크기를 확장시키는 방안은 부품의 소형화에 역행하고, 열전도도가 높은 금속소재로 대체하기에는 가격 상승에 대한 부담이 있다. 특히, 기판(11) 전체를 금속소재로 대체하는 경우 금속 기판과 알루미나 소재의 측벽부와의 이종 소재 상호간의 접합시 결함이 발생할 수 있고, 이러한 결함은 면접합강도를 떨어뜨려 내구성을 약화 시키고, 수율의 저하를 초래할 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 방열 능력을 증가시키면서도 내구성 유지 및 제조 비용 상승을 완화시킬 수 있는 광 반도체 소자 패키지 구조체와 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 패키징된 일반적인 레이저 다이오드 소자를 분리해 보인 개략적인 분리 사시도이고,
도 2는 패키징된 도 1의 패키지 구조체에 대해 도 1의 Ⅱ-Ⅱ'선을 따라 절개해 보인 종래의 패키지 구조체의 단면도이고,
도 3은 본 발명의 바람직한 실시예에 따른 광 반도체 소자 패키지 구조체의 단면도이고,
도 4는 본 발명의 바람직한 실시예에 따른 광 반도체소자 패키지 제조공정을 나타내 보인 플로우도이고,
도 5는 도 4의 적층공정에 의해 적층된 요소들을 분리해 나타내 보인 분리 사시도이고,
도 6a 내지 도 6d는 도 4의 제조 공정을 설명하기 위해 일부 공정을 거친 패키지 구조체를 나타내 보인 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명>
30: 패키지 구조체 31: 기판
32: 베이스 플레이트 32a: 열전도홀
33: 측벽부 36: 도전패드
39: 캡 41: 제1열전도층
42: 제2열전도층 43: 제3열전도층
60: 광 반도체 소자
상기의 목적을 달성하기 위하여 본 발명에 따른 광 반도체 소자 패키지 구조체는 기판과, 상기 기판의 가장자리에서 소정 높이로 형성되어 광 반도체 소자를 안착하기 위한 내부 공간을 형성하는 측벽부 및 상기 광 반도체소자와 외부와의 결선용으로 상기 측벽부 내외를 관통하여 형성된 도전 패드를 구비하는 광 반도체 소자 패키지 구조체에 있어서, 상기 기판은 알루미나를 주성분으로 하여 형성되되 복수의 열전도홀이 형성된 베이스 플레이트와; 상기 알루미나 소재 보다 열전도도가 높은 소재로 상기 열전도홀을 통해 상기 베이스 플레이트 상부 및 하부에 소정 두께로 형성된 적어도 하나의 열전도층;을 구비한다.
바람직하게는 상기 열전도층은 텅스텐, 몰리브덴/망간중 적어도 하나의 소재로 상기 열전도홀을 충진하되 상기 베이스 플레이트 상부 및 하부까지 형성된 제1열전도층과; 상기 제1열전도층 상부 및 하부에 니켈 소재로 형성된 제2열전도층; 및 상기 제2열전도층의 상부 및 하부에 금소재로 형성된 제3열전도층;을 포함한다.
상기 측벽부는 상기 베이스 플레이트와 동일 소재로 형성하는 것이 바람직하다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 광 반도체 소자 패키지 구조체의 제조방법은 알루미나를 주소재로한 베이스 플레이트와, 상기 베이스 플레이트를 관통하여 형성된 열전도홀이 충진되도록 상기 베이스 플레이트 상부 및하부에 형성된 제1열전도층 및 상기 베이스 플레이트의 상부에 상기 광 반도체 소자가 내장될 수 있는 내부 공간을 형성하도록 소정 높이로 형성된 측벽부를 갖는 1차 구조체를 형성하는 단계와; 상기 제1열전도층 상부 및 저부에 니켈소재로 제2열전도층을 형성하는 단계와; 상기 제2열전도층 상부 및 저부에 금소재로 제3열전도층을 형성하는 단계;를 포함한다.
바람직하게는 상기 1차 구조체는 상기 베이스 플레이트로 적용할 적어도 하나의 그린쉬트에 소정 개수의 열전도홀을 형성하는 단계와; 상기 열전도홀이 충진되도록 상기 베이스 플레이트의 상부 및 하부에 상기 알루미나 소재보다 열전도도가 높은 소정의 소재로 제1열전도층을 형성하는 단계와; 상기 베이스 플레이트 상부에 도전 패드가 형성된 측벽부용 그린쉬트를 적층하는 단계와; 상기 적층된 그린쉬트 구조체를 소성하는 단계;를 포함한다.
또한, 상기 제1열전도층은 텅스텐, 몰리브덴/망간 중 적어도 하나의 소재로 형성된다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 광 반도체 소자 패키지 구조체와 그 제조방법을 보다 상세하게 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 광 반도체 소자 패키지 구조체의 단면도이다.
도면을 참조하면, 광 반도체 소자 패키지 구조체(30)는 기판(31), 측벽부(33)를 구비한다.
기판(31)은 베이스 플레이트(32), 제1열전도층(41), 제2열전도층(42), 제3열전도층(43)을 구비한다.
베이스 플레이트(32)는 알루미나(Al2O3)를 주소재로한 세라믹소재로 충분한 지지력을 확보할 수 있는 두께로 형성된다. 일 예로서, 베이스 플레이트(32)는 약 0.5 내지 1mm정도의 두께로 형성한다. 베이스 플레이트(32)에는 복수의 열전도홀(32a)이 관통되게 형성되어 있다.
베이스 플레이트(32) 상부 및 저부에는 열전도홀(32a)을 관통하여 매립되게 형성된 제1열전도층(41)이 형성되어 있다. 즉, 제1열전도층(41)을 구분하면, 상부 제1열전도층(41a)과, 관통 제1열전도층(41c) 및 하부 제1열전도층(41b)으로 되어 있다.
제1열전도층(41)은 알루미나 소재 보다 열전도율이 수 내지 수십 배 높고 타금속 소재에 비해 가격이 저렴하며, 알루미나 소재와의 결합력이 좋은 텅스텐 소재(W)(178(W/m°K)), 몰리브덴/망간(Mo/Mn)중 적어도 하나의 소재로 형성되는 것이 바람직하다. 상부 제1열전도층(41a) 및 하부 제1열전도층(41b)은 각각 적절한 두께 예컨대, 5 내지 40μm정도의 두께로 형성한다.
제2열전도층(42)은 열전도홀(32a)을 통해 베이스 플레이트(32)의 상부 및 저부까지 연장되게 형성된 상부 제1열전도층(41a)의 상부 및 하부 제1열전도층(41b)의 하부에 각각 형성된다. 제2열전도층(42)은 후술하는 제3열전도층(43)의 도금시 제3열전도층(43) 소재의 타층으로의 확산 억제 및 제1열전도층(41)과 제3열전도층(43)의 결합을 매개할 수 있도록 해당 층(41)(43) 각각에 대해 적절한결합력을 갖는 소재로 형성한다. 바람직하게는 제2열전도층(42)은 니켈(Ni)(90(W/m°K)) 소재로 형성한다.
상부 및 하부 제2열전도층(42a)(42b)은 각각 소정의 두께 예컨대, 1.27 내지 10μm정도의 두께로 형성한다.
제2열전도층(42)은 상부 제1열전도층(41a) 위에만 형성시킬 수도 있다.
제3열전도층(43)은 상부 제2열전도층(42a)의 상부 및 하부 제2열전도층(42b)의 하부에 각각 형성되어 있고, 일반적으로 이용되는 광 반도체 소자의 다이(Die)본딩용 소재인 금/주석(Au/Sn) 합금과의 결합력이 좋은 금 소재로 형성된다.
상부 및 하부 제3열전도층(43a)(43b)은 각각 소정의 두께 예컨대, 0.1 내지 2μm정도의 두께로 형성한다.
제3열전도층(43)도 상부 제2열전도층(42a) 위에만 형성시킬 수도 있다.
상부 제3열전도층(43a) 상면에는 본딩 소재에 의해 광반도체 소자가 솔더링 공정을 통해 결합된다. 솔더링 본딩소재로서는 앞서 설명된 소재 즉, 금/주석 합금 이외에도 에폭시소재가 적용될 수도 있다.
측벽부(33)는 베이스 플레이트(32)의 가장자리에서 상방으로 소정 높이 형성되어 있다. 베이스 플레이트(32)와 측벽부(33)에 의해 광 반도체 소자를 장착하기 위한 내부 장착 공간이 형성된다.
측벽부(33)는 베이스 플레이트(32)와 동일 소재 즉, 알루미나를 주성분으로 하는 세라믹 소재로 형성되는 것이 바람직하다.
측벽부(33)는 베이스 플레이트(32)로부터 소정 높이 부분이 리드 프레임과광 반도체 소자 상호간을 연결시키기 위한 도전패드(36)가 측벽부(33)내외를 관통하여 안착될 수 있도록 단차지게 형성되어 있다. 즉, 측벽부(33)는 베이스 플레이트(32)로부터 소정 높이 상방으로 형성된 제1부분(33a)과, 상기 제1부분(33a)의 상면 일부가 노출되게 제1부분(33a) 보다 횡단면적이 좁게 형성되되 외측면이 제1부분(33a)과 나란하게 형성된 제2부분(33b)을 구비한다.
제1부분(33a)과 제2부분(33b)의 경계면이 되는 단차진 노출면(33c)은 도전패드(38)가 측벽부(33) 내외를 관통하게 형성된다.
도전패드(36)는 제3열전도층(43)에 마운트되는 광 반도체 소자의 대응되는 전극과 와이어 본딩에 의해 결선된다. 도전패드(36)는 텅스텐 또는 몰리브덴/망간(Mo/Mn) 합금으로 형성되는 것이 바람직하다.
광 반도체 소자의 본딩 및 결선이 수행된 다음에는 측벽부(33) 상면에 실링한다. 예컨대 금(Au) 또는 니켈층 위에 금(Ni+Au)으로 도금된 코바(KOVAR) 재(材)나 니켈-철 합금(Ni-Fe) 재(材)의 캡(Cap), 또는 세라믹 캡(Ceramic Cap)을 사용하여 실링(Sealing) 이나 솔더링 (Soldering)으로 캡실링(Cap Seal)을 한다.
이러한 패키지 구조체(30)는 적용되는 광 반도체 소자의 발열 특성에 맞게 열전도홀(32a)의 직경 및 개수, 열전도층(41 내지 43) 각각의 적층 두께를 적절하게 결정하여 다양한 출력의 광 반도체 소자 각각에 대해 최적의 방열 구조를 제공할 수 있다.
이러한 패키지 구조체의 바람직한 제조공정을 도 4 내지 도 6을 참조하여 보다 상세하게 설명한다.
먼저, 베이스 플레이트로 적용할 적어도 하나 이상의 그린쉬트(green sheet)에 열전도홀을 형성한다(단계 100).
여기서, 그린쉬트는 알루미나의 중량비가 90%이상되게 조성된 플렉서블한 얇은 쉬트형태의 알루미나 판을 말하고, 알려진 집적 회로용 다층 세라믹 기판 제조에 일반적으로 이용되는 것으로 후공정인 소성공정을 통해 경화된 베이스 플레이트(32)가 된다. 이러한 그린쉬트의 제조방법은 공지되어 있다. 일 예를 들면, 그린쉬트는 목표 점도를 갖도록 진동 탈포 과정을 거친 알루미나 슬러리를 테이프 캐스팅방식으로 쉬트화하여 생성된 것을 말한다. 알루미나 슬러리는 알루미나(Al2O3) 분말에 불순물 예컨대 SiO2, MgO, CaO 화합물로 이루어진 소결조제에 수계 용매, 가소제, 습윤제, 해교제를 첨가 혼합하여 생성된 1차 혼합물을 소정용량의 바인더와 소포제를 첨가 혼합하여 생성된다. 통상적으로 수계용매는 물, 가소제는 폴리 에틸렌 글리콜 및 부틸 벤질 프탈레이트, 습윤제는 비이온 옥실 페놀식 에틴올, 해교제는 이릴 슬폰산, 결합제는 아크릴 수지계 에멀션, 소포제는 왁스계 에멀션이 적정비율로 적용된다.
다음으로는, 패키지 구조체에 대응되게 가공된 그린쉬트중 메탈라이징 패턴을 인쇄할 대상으로 선택된 그린쉬트에 해당 금속 페이스트로 도포한다(단계 110).
바람직하게는 제1열전도층(41) 및 도전패드(36)를 대응되는 그린쉬트에 해당소재의 금속 페이스트로 도포한다.
이후, 목표로하는 구조체의 형상에 대응되게 홀 가공 및 금속 페이스트 도포처리된 그린쉬트들을 순차적으로 적층한다(단계 120). 적층 구조의 일 예가 도시된도 5를 참조하면, 열전도홀(32a)이 형성된 복수의 그린쉬트가 적층된 베이스 플레이트(32)용 그린쉬트군과, 베이스 플레이트용 그린쉬트군의 최상단 그린쉬트의 상부 일부 영역에서 열전도홀(32a)을 통해 최하단 그린쉬트의 하부에 도포된 제1열전도층(41a)(41b), 도전패드(36)층이 형성된 측벽부(33)의 제1부분(33a)용 그린쉬트군, 제2부분(33b)용 그린쉬트군이 순차적으로 적층된다. 제2부분(33a)용의 그린쉬트군에는 광출사관 형성용 홀이 형성되어 있다.
이렇게 적층된 적층 구조체는 쉬트들 및 금속페이스트 상호간이 접합 및 소결될 수 있는 알려진 조건의 가열 가압에 의해 소성 처리한다(단계 130). 소정 공정을 통해 열가소성이 있는 결합제에 의해 그린쉬트들이 상호 소결되어 딱딱한 경도를 갖는 기본 구조체가 형성된다.
이러한 소성공정을 통해 도 6a와 같은 기본 구조체가 1차적으로 형성된다.
이후, 제2열전도층(42)을 형성한다(단계 140). 제2열전도층(42)은 앞서 예시된 소재로 상부 제1열전도층(41a) 상부 및 하부 제1열전도층(41b) 하부에 소정 두께로 도금 처리하여 형성한다.
제2열전도층(42)형성 후 도전패드(36)에 본딩소재(52)로 리드 프레임(38)을 솔더링 공정을 통해 부착한다(도 6b참조). 리드프레임(38) 부착공정은 이후의 후속 공정중에 수행해도 됨은 물론이다.
그리고 나서, 제3열전도층(43)을 금소재로 소정 두께 형성한다(도 6c 참조)(단계 150).
이렇게 제3열전도층(43)까지 형성된 구조체의 상부 제3열전도층(43a) 상면에금/주석 합금 또는 에폭시소재와 같은 본딩소재(53)로 광 반도체소자(60)를 솔더링 공정을 통해 부착한다(도 6c 참조)(단계 160).
이후 , 제3열전도층(43)에 마운트된 광반도체 소자(60)의 전극과 대응되는 도전패드(36)를 와이어(70)로 본딩하여 결선하고(단계 170), 베이스 플레이트(32)와 대응되는 면적을 갖는 캡(39)을 측벽부(33) 상면에 실링용 페이스트 예컨대 금/주석 소재의 실링제(54)를 이용하여 부착한다(도 6e 참조)(단계 180).
이상의 설명에서는 도전패드(36)가 소성 공정 이전에 적층된 그린쉬트 구조체에 결합시키는 공정을 설명하였으나, 소성 공정 이전에 측벽 내외를 관통하는 도전패드 관통용 홀만 형성시킨 다음, 소성 공정 이후에 도전패드(36)를 관통용 홀을 통해 부착시킬 수 있음은 물론이다.
또한, 가공이 다소 어렵지만 열전도홀(32a)을 소성 과정을 거친 이후에 형성한 후, 제1열전도층 내지 제3열전도층(41 내지 43)을 순차적으로 형성할 수도 있다.
지금까지 설명된 바와 같이, 본 발명에 따른 광 반도체 소자 패키지 구조체와 그 제조방법에 의하면, 알루미나 소재로 된 베이스 플레이트에 형성된 열전도홀을 관통하도록 베이스 플레이트 상하에 알루미나 소재 보다 열전도율이 높은 소재로 형성시킨 열전도층을 통해 내장되는 광반도체 소자의 방열 능력을 향상시킬 수 있다. 또한, 지지력 확보 및 패키지의 기본 구조는 알루미나 소재로 형성하되, 적용되는 광 반도체 소자의 발열 특성에 맞게 열전도홀의 직경 및 개수, 열전도층의적층 두께를 적절하게 조절할 수 있어 다양한 출력의 광 반도체 소자 각각에 대해 최적의 방열구조를 제공할 수 있다. 또한, 열전도층이 알루미나 소재로 된 기본 구조체에 형성된 열전도홀을 통해 기본 구조체 상하부에서 지지되게 연결되어 형성됨으로써, 내구성을 향상시킬 수 있다.
또한, 알루미나 소재에 대한 열전도층 소재의 소요비가 상대적으로 적어 패키지 구조체의 제조 단가 상승 요인이 크지 않는 장점도 있다.

Claims (5)

  1. 기판과, 상기 기판의 가장자리에서 소정 높이로 형성되어 광 반도체 소자를 안착하기 위한 내부 공간을 형성하는 측벽부 및 상기 광 반도체소자와 외부와의 결선용으로 상기 측벽부 내외를 관통하여 형성된 도전 패드를 구비하는 광 반도체 소자 패키지 구조체에 있어서,
    상기 기판은
    알루미나를 주성분으로 하여 형성되되 복수의 열전도홀이 형성된 베이스 플레이트와;
    상기 알루미나 소재 보다 열전도율이 높은 소재로 상기 열전도홀을 통해 상기 베이스 플레이트 상부 및 하부에 소정 두께로 형성된 열전도층;을 포함하며,
    상기 열전도층은,
    텅스텐, 몰리브덴, 망간 중에서 선택된 적어도 하나의 소재로 상기 열전도홀을 충진하되 상기 베이스 플레이트 상부 및 하부까지 형성된 제1열전도층과, 상기 제1열전도층 상부 및 하부에 니켈소재로 형성된 제2열전도층과, 상기 제2열전도층의 상부 및 하부에 금소재로 형성된 제3열전도층으로 이루어지는 것을 특징으로 하는 광반도체 소자 패키지 구조체.
  2. 삭제
  3. 광 반도체 소자 패키지 구조체의 제조방법에 있어서,
    알루미나를 주소재로한 베이스 플레이트와, 상기 베이스 플레이트를 관통하여 형성된 열전도홀이 충진되도록 상기 베이스 플레이트 상부 및 하부에 형성된 제1열전도층 및 상기 베이스 플레이트의 상부에 상기 광 반도체 소자가 내장될 수 있는 내부 공간을 형성하도록 소정 높이로 형성된 측벽부를 갖는 기본 구조체를 형성하는 단계와;
    상기 기본 구조체의 상기 제1열전도층 상부 및 저부에 니켈소재로 제2열전도층을 형성하는 단계와;
    상기 제2열전도층 상부 및 저부에 금소재로 제3열전도층을 형성하는 단계;를 포함하는 것을 특징으로 하는 광 반도체 소자 패키징 구조체의 제조방법.
  4. 제3항에 있어서, 상기 기본 구조체는
    상기 베이스 플레이트로 적용할 적어도 하나의 그린쉬트에 소정 개수의 열전도홀을 형성하는 단계와;
    상기 열전도홀이 충진되도록 상기 베이스 플레이트의 상부 및 하부에 상기 알루미나 소재보다 열전도도가 높은 소정의 소재로 제1열전도층을 형성하는 단계와;
    상기 베이스 플레이트 상부에 도전 패드가 형성된 측벽부용 그린쉬트를 적층하는 단계와;
    상기 적층된 그린쉬트 구조체를 소성하는 단계;를 포함하는 것을 특징으로 하는 광 반도체 소자 패키징 구조체의 제조방법.
  5. 제4항에 있어서, 상기 제1열전도층은 텅스텐, 몰리브덴/망간중 적어도 하나의 소재로 형성된 것을 특징으로 하는 광 반도체 소자 패키징 구조체의 제조방법.
KR10-2001-0077033A 2001-12-06 2001-12-06 광 반도체 소자 패키지 구조체와 그 제조방법 KR100455881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077033A KR100455881B1 (ko) 2001-12-06 2001-12-06 광 반도체 소자 패키지 구조체와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0077033A KR100455881B1 (ko) 2001-12-06 2001-12-06 광 반도체 소자 패키지 구조체와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030046778A KR20030046778A (ko) 2003-06-18
KR100455881B1 true KR100455881B1 (ko) 2004-11-06

Family

ID=29573453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0077033A KR100455881B1 (ko) 2001-12-06 2001-12-06 광 반도체 소자 패키지 구조체와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100455881B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698526B1 (ko) * 2005-07-20 2007-03-22 삼성전자주식회사 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR100799614B1 (ko) * 2006-05-23 2008-01-30 삼성전기주식회사 열 방출 기능을 가진 멤스 모듈 패키지
KR100868240B1 (ko) 2008-05-28 2008-11-12 우리이티아이 주식회사 연성 회로 기판
CN103162268A (zh) 2011-12-14 2013-06-19 欧司朗股份有限公司 散热装置和具有该散热装置的照明装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163765A (ja) * 1992-11-27 1994-06-10 Nippon Avionics Co Ltd 窒化アルミヒートシンクおよびその製造方法
JPH0738019A (ja) * 1993-07-23 1995-02-07 Hamamatsu Photonics Kk 冷却型固体撮像装置
US5757075A (en) * 1995-04-26 1998-05-26 Sharp Kabushiki Kaisha Semiconductor heat sink apparatus
JPH11284109A (ja) * 1998-03-26 1999-10-15 Sumitomo Metal Electronics Devices Inc 電子部品用セラミックパッケージ
KR20010038012A (ko) * 1999-10-21 2001-05-15 김충환 적외선 검출기 및 그 제조방법
JP2001177023A (ja) * 1999-12-21 2001-06-29 Casio Comput Co Ltd チップ素子の取付構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163765A (ja) * 1992-11-27 1994-06-10 Nippon Avionics Co Ltd 窒化アルミヒートシンクおよびその製造方法
JPH0738019A (ja) * 1993-07-23 1995-02-07 Hamamatsu Photonics Kk 冷却型固体撮像装置
US5757075A (en) * 1995-04-26 1998-05-26 Sharp Kabushiki Kaisha Semiconductor heat sink apparatus
JPH11284109A (ja) * 1998-03-26 1999-10-15 Sumitomo Metal Electronics Devices Inc 電子部品用セラミックパッケージ
KR20010038012A (ko) * 1999-10-21 2001-05-15 김충환 적외선 검출기 및 그 제조방법
JP2001177023A (ja) * 1999-12-21 2001-06-29 Casio Comput Co Ltd チップ素子の取付構造

Also Published As

Publication number Publication date
KR20030046778A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
KR101173710B1 (ko) 여러 부분으로 된 하우징 바디를 포함하는 광전 소자
US8614109B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
JP6140834B2 (ja) 配線基板および電子装置
US9848491B2 (en) Wiring board, electronic device, and electronic module
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
JP2014157949A (ja) 配線基板および電子装置
KR100455881B1 (ko) 광 반도체 소자 패키지 구조체와 그 제조방법
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP2022173218A (ja) 発光素子搭載用基板および発光装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2008131012A (ja) 発光素子収納用パッケージ
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP2007173271A (ja) 発光素子収納用パッケージ
US20200075495A1 (en) Electronic device mounting board, electronic package, and electronic module
JP2005353867A (ja) 半導体装置
EP4398291A1 (en) Wiring substrate and electronic device
JP2003197803A (ja) 半導体パッケージ
JP2000260915A (ja) セラミックパッケージ
JP2024079722A (ja) 発光素子搭載用パッケージおよび発光装置
JP2003224222A (ja) 半導体素子収納用パッケージ
JP6258768B2 (ja) 配線基板および電子装置
JP2007012643A (ja) 半導体発光装置
JPWO2020080539A1 (ja) 光素子搭載用パッケージ、電子装置及び電子モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee
R401 Registration of restoration
LAPS Lapse due to unpaid annual fee
FPAY Annual fee payment

Payment date: 20100603

Year of fee payment: 6

R401 Registration of restoration