KR100455727B1 - 플립 칩 패키지 - Google Patents

플립 칩 패키지 Download PDF

Info

Publication number
KR100455727B1
KR100455727B1 KR10-2002-0000714A KR20020000714A KR100455727B1 KR 100455727 B1 KR100455727 B1 KR 100455727B1 KR 20020000714 A KR20020000714 A KR 20020000714A KR 100455727 B1 KR100455727 B1 KR 100455727B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
attached
gap
bump
Prior art date
Application number
KR10-2002-0000714A
Other languages
English (en)
Other versions
KR20030060177A (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0000714A priority Critical patent/KR100455727B1/ko
Publication of KR20030060177A publication Critical patent/KR20030060177A/ko
Application granted granted Critical
Publication of KR100455727B1 publication Critical patent/KR100455727B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩의 패턴과 기판과의 간격이 넓히어 캐패시턴스
(capacitance)를 줄일 수 있는 플립 칩 패키지(flip chip package)에 관해 개시한다.
개시된 본 발명의 플립 칩 패키지은 반도체 칩과, 반도체 칩에 부착되는 기판과, 반도체 칩과 기판 사이를 덮는 몰딩체와, 기판 하부에 부착되는 도전성 볼과, 기판과 반도체 칩 간의 간격을 크게 하는 간격확장부를 포함한다.

Description

플립 칩 패키지{flip chip package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 칩의 패턴과 기판과의 간격이 넓히어 캐패시턴스(capacitance)를 줄일 수 있는 플립 칩 패키지(flip chip package)에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.
도 1은 종래 기술에 따른 플립 칩 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.
종래 기술에 따른 플립 칩 패키지는, 도 1에 도시된 바와 같이, 다수개의 칩패드(미도시)가 구비된 반도체 칩(10)과, 반도체 칩(10)의 칩패드에 부착된 범프(bump)(12)와, 상기 결과의 반도체 칩에 부착되는 기판(20)과, 기판(20) 위의 범프(12)와 대응된 부위에 형성되는 금속배선(24)과, 상기 구조의 기판(20)과 반도체 칩(10) 사이를 채우는 몰딩체(30)와, 기판(20) 하부에 부착되는 도전성 볼(26)을 포함한다.상술한 구성을 가진 종래 기술에 따른 플립 칩 패키지의 제조 방법은, 도 1에 도시된 바와 같이, 다수개의 칩패드(미도시)에 각각 범프(12)가 부착된 반도체 칩(10)을 제공한다.
한편, 상기 범프(12)와 대응되는 부분에는 금속 배선(24)이 형성되고 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(22)가 형성된 기판(20)을 제공한다.
이어서, 상기 반도체 칩(10)의 범프(12)를 상기 기판(20)의 금속 배선(24)에 부착시킨다.
그런 다음, 상기 결과물에 몰딩 공정을 진행하여 반도체 칩(10)과 기판(20) 사이를 채우는 몰딩체(30)를 형성한다.
이 후, 기판(20)의 윈도우(22)에 도전성 볼(26)을 부착한다.
그러나, 종래 기술에서는 플립 칩 패키지의 구조적 원인으로 인해 반도체 칩의 패턴과 기판 간의 간격이 좁아 캐패시턴스가 증가하고 그로 인한 전기적 특성이 저하된 문제점이 있었다
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 반도체 칩의 패턴과 기판 간의 간격을 넓게 유지하여 캐패시턴스를 감소시키어 전기적 특성을 향상시킬 수 있는 플립 칩 패키지를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 플립 칩 패키지 및 그 제조 방법을 설명하기 위한 단면도.
도 2는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 단면도.
도 3a 내지 도 3f는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 단면도.
도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.도 6은 본 발명의 제 3실시예에 따른 플립 칩 패키지의 단면도.도 7a 내지 도 7h는 본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.도 8은 본 발명의 제 4실시예에 따른 플립 칩 패키지의 단면도.도 9a 내지 도 9g는 본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.
도면의 주요부분에 대한 부호의 설명
100. 반도체 칩 102. 범프
120. 기판 122. 윈도우
126. 도전성 볼 130. 솔더 패턴
130. 금속 배선 150. 몰딩체
상기 목적을 달성하기 위해, 다수의 패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서, 본 발명은 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부를 구비한 것을 특징으로 한다.상기 간격확장부는 상기 반도체 칩 상에 형성되며 상기 다수의 패드를 노출시키는 솔더 패턴과, 상기 솔더 패턴 사이를 채우는 금속 배선과, 상기 금속 배선상에 부착된 범프를 포함한다.상기 간격확장부는 상기 반도체 칩 상에 형성되며 상기 다수의 패드를 노출시키는 제 1솔더 패턴과, 제 1솔더 패턴 사이를 채우는 제 1금속 배선과, 상기 제 1금속 배선 상에 부착된 범프와, 상기 기판 상에 형성되며 상기 범프와 대응되는 부분을 노출시키는 제 2솔더 패턴과, 상기 제 2솔더 패턴 사이를 채우는 제 2금속 배선을 포함한다.상기 간격확장부는 상기 반도체 칩의 다수의 패드 위에 부착된 제 1범프와, 상기 제 1범프 위에 부착된 제 2범프와, 상기 기판에 형성되며 상기 제 2범프와 대응되는 부분을 노출시키는 솔더 패턴과, 상기 솔더 패턴 사이를 채우는 금속 배선를 포함한다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 3a 내지 도 3f는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 제 1실시예에 따른 플립 칩 패키지는, 도 2에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(100)과, 반도체 칩(100)에 부착되는 기판(120)과, 기판(120)과 반도체 칩(100) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(100)과 기판(120) 사이를 덮는 몰딩체(150)와, 기판(120) 하부에 부착되는 도전성 볼(126)을 포함하여 구성된다.상기 간격확장부는, 반도체 칩(100)에 부착된 범프(102)와, 기판(120) 위에 범프(102)와 대응되는 부위를 노출시키도록 형성된 솔더 패턴(130)과, 솔더패턴(130) 사이를 채우는 금속배선(132)을 포함한다.본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법은, 도 3a에 도시된 바와 같이, 반도체 칩(100)의 칩패드(미도시)에 각각 Au 재질의 범프(102)를 부착시킨다.
이어서, 도 3b 및 도 3c에 도시된 바와 같이, 상부 표면에 소정의 패턴(124)이 구비된 기판(120)에 솔더 마스크를 코팅하고 상기 범프(102)와 대응되는 부분을 노출시키는 솔더 패턴(132)을 형성한다. 이때, 기판(102)에는 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(122)가 형성된다.
그 다음, 도 3d에 도시된 바와 같이, 상기 솔더 패턴(130) 사에에 금속을 채워 금속 배선(130)을 형성한다. 상기 금속을 채우는 공정은 스퍼터링(sputtering) 또는 플레이팅(plating)을 적절히 이용하는 방법과, 솔더를 스크린 프린팅(screen printing), 젯팅(jetting)하는 방법을 이용할 수 있다.
이 후, 도 3e에 도시된 바와 같이, 상기 기판(120)의 금속 배선(132)에 반도체 칩(100)의 범프(102)를 솔더링하고 나서 몰딩 공정에 의해 상기 반도체 칩과 기판 사이를 채우는 몰딩체(150)을 형성한 후, 도 3f에 도시된 바와 같이, 기판(120)의 윈도우(122)에 도전성 볼(126)을 부착시킨다.
본 발명의 제 1실시예에서는 기판에 솔더 마스크를 코팅한 후, 범프와 대응되는부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
도 4는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 제 2실시예에 따른 플립 칩 패키지는, 도 4에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(200)과, 반도체 칩(200)에 부착되는 기판(220)과, 기판(220)과 반도체 칩(200) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(200)과 기판(220) 사이를 덮는 몰딩체(250)와, 기판(220) 하부에 부착되는 도전성 볼(226)을 포함하여 구성된다.상기 간격확장부는 상기 반도체 칩(200) 상에 형성되며 상기 다수의 패드를 노출시키는 솔더 패턴(202)과, 솔더 패턴(202) 사이를 채우는 금속 배선(206)과, 금속 배선(206) 상에 부착된 범프(208)를 포함한다.본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법은, 도 5a에 도시된 바와 같이, 반도체 칩(200) 상에 솔더 마스크를 코팅하고 나서, 이 후 범핑될 패드 부분(203)을 노출시키는 솔더 패턴(202)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 상기 솔더 패턴(202)의 패드 부분(203)에 금속을 채워 금속 배선(206)을 형성한 다음, 도 5c에 도시된 바와 같이, 상기 금속 배선(206) 상에 범프(208)를 부착시킨다.
그런 다음, 도 5d에 도시된 바와 같이, 기판(220)에 이 후 공정에서 상기 반도체 칩(200)의 범프(208)가 부착되는 부분에 패턴(224)을 형성하고, 또한 이 후 공정에서 도전성 볼이 안착되는 윈도우(미도시)를 형성한다.
이 후, 도 5e에 도시된 바와 같이, 상기 기판(220)의 패턴(224)에 반도체 칩(200)의 범프(208)를 부착시키고, 몰딩 공정에 의해 상기 기판(220)과 반도체 칩(200)을 채우는 몰딩체(250)를 형성한다.
이어서, 도 5f에 도시된 바와 같이, 상기 기판(220)의 윈도우에 도전성 볼(226)을 부착시킨다.
본 발명의 제 2실시예에서는 반도체 칩에 솔더 마스크를 코팅하고 나서 범핑되는 패드 부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
도 6은 본 발명의 제 3실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 7a 내지 도 7h는 본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 제 3실시예에 따른 플립 칩 패키지는, 도 6에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(300)과, 반도체 칩(300)에 부착되는 기판(320)과, 기판(320)과 반도체 칩(200) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(300)과 기판(320) 사이를 덮는 몰딩체(350)와, 기판(320) 하부에 부착되는 도전성 볼(326)을 포함하여 구성된다.상기 간격학장부는 반도체 칩(300) 상에 형성되며 상기 다수의 패드를 노출시키는 제 1솔더 패턴(302)과, 제 1솔더 패턴(302) 사이를 채우는 제 1금속 배선(306)과, 제 1금속 배선(306) 상에 부착된 범프(308)와, 기판(320) 상에 형성되며 범프(308)와 대응되는 부분을 노출시키는 제 2솔더 패턴(330)과, 제 2솔더 패턴(330) 사이를 채우는 제 2금속 배선(332)을 포함한다.본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법은, 도 7a, 도 7b 및 도 7c에 도시된 바와 같이, 본 발명의 제 2실시예와 동일한 방법으로, 반도체 칩(300) 상에 제 1솔더 패턴(302), 제 1금속 배선(306) 및 범프(308)를 형성한다.
이어서, 도 7d에 도시된 바와 같이, 기판(320)에 이 후 공정에서 상기 반도체 칩(300)의 범프(308)와 대응되는 부분에 패턴(324)을 형성하고, 또한 이 후 공정에서 도전성 볼이 안착되는 윈도우(미도시)를 형성한다.
그 다음, 도 7e에 도시된 바와 같이, 상기 결과의 기판(320)에 솔더 마스크를 코팅하고 상기 범프(308)와 대응되는 부분을 노출시키는 제 2솔더 패턴(330)을 형성한 후, 도 7f에 도시된 바와 같이, 상기 제 2솔더 패턴(330) 사에에 금속을 채워 제 2금속 배선(332)을 형성한다.
이 후, 도 7g에 도시된 바와 같이, 상기 기판(320)의 제 2금속 배선(330)에 반도체 칩(300)의 범프(308)를 부착시키고, 몰딩 공정에 의해 상기 기판(320)과 반도체 칩(300)을 채우는 몰딩체(350)를 형성한다.
이어서, 도 7h에 도시된 바와 같이, 상기 기판(320)의 윈도우에 도전성 볼(326)을 부착시킨다.
본 발명의 제 3실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅한 후, 반도체 칩의 범핑되는 패드 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈시키고, 상기 오픈된 부분에 금속을 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
도 8은 본 발명의 제 4실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 9a 내지 도 9g는 본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.
본 발명의 제 4실시예에 따른 플립 칩 패키지는, 도 8에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(400)과, 반도체 칩(400)에 부착되는 기판(420)과, 기판(420)과 반도체 칩(400) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(400)과 기판(420) 사이를 덮는 몰딩체(450)와, 기판(420) 하부에 부착되는 도전성 볼(426)을 포함하여 구성된다.상기 간격확장부는 반도체 칩(400)의 다수의 패드 위에 부착된 제 1범프(408)와, 제 1범프(408) 위에 부착된 제 2범프(409)와, 기판(420)에 형성되며 상기 제 2범프(409)와 대응되는 부분을 노출시키는 솔더 패턴(430)과, 솔더 패턴(430) 사이를 채우는 금속 배선(432)를 포함한다.
본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법은, 도 9a에 도시된 바와 같이, 반도체 칩(400)에 솔더 마스크를 코팅하고 패드 부분을 선별적으로 오픈한 후에, 오픈한 부분(420)에 제 1범프(408)를 부착시킨다.
이어서, 도 9b에 도시된 바와 같이, 상기 제 1범프(408) 상에 제 2범프(409)를 다시 부착시키어 이중 범프를 형성한다.
그 다음, 도 9c 및 도 9d에 도시된 바와 같이, 패턴(424)을 포함한 기판(420)에 솔더 마스크를 코팅하고 상기 이중 범프와 대응되는 부분을 노출시키는 솔더 패턴(430)을 형성한다. 이때, 기판(402)에는 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(미도시)가 형성된다.
그 다음, 도 9e에 도시된 바와 같이, 상기 솔더 패턴(430) 사에에 금속을 채워 금속 배선(432)을 형성한다.
이 후, 도 9f에 도시된 바와 같이, 상기 기판(420)의 금속 배선(432)에 반도체 칩(400)의 제 2범프(409)를 부착시키고, 몰딩 공정에 의해 상기 기판(420)과 반도체 칩(400)을 채우는 몰딩체(450)를 형성한다.
이어서, 도 9g에 도시된 바와 같이, 상기 기판(420)의 윈도우에 도전성 볼(426)을 부착시킨다.
본 발명의 제 4실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅하고 반도체 칩의 범핑되는 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈하고 나서, 반도체 칩의 오픈된 부분은 더블 범핑하고 기판의 오픈된 부분은 금속으로 채워 각 솔더 마스크 두께에 범프 높이만큼 반도체 칩 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
이상에서 설명한 바와 같이, 본 발명의 제 1실시예에서는 기판에 솔더 마스크를 코팅한 후, 범프와 대응되는부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
본 발명의 제 2실시예에서는 반도체 칩에 솔더 마스크를 코팅하고 나서 범핑되는 칩패드 부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
본 발명의 제 3실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅한 후, 반도체 칩의 범핑되는 칩패드 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈시키고, 상기 오픈된 부분에 금속을 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
본 발명의 제 4실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅하고 반도체 칩의 범핑되는 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈하고 나서, 반도체 칩의 오픈된 부분은 더블 범핑하고 기판의 오픈된 부분은 금속으로 채워 각 솔더 마스크 두께에 범프 높이만큼 반도체 칩 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. 다수의 칩패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부와, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서,
    상기 간격확장부는
    상기 반도체 칩 상에 형성되며, 상기 다수의 칩패드를 노출시키는 솔더 패턴과,
    상기 솔더 패턴 사이를 채우는 금속 배선과,
    상기 금속 배선 상에 부착된 범프를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  2. 삭제
  3. 삭제
  4. 다수의 칩패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부와, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서,
    상기 간격확장부는
    상기 반도체 칩 상에 형성되며, 상기 다수의 칩패드를 노출시키는 제 1솔더 패턴과,
    상기 제 1솔더 패턴 사이를 채우는 제 1금속 배선과,
    상기 제 1금속 배선 상에 부착된 범프와,
    상기 기판 상에 형성되며, 상기 범프와 대응되는 부분을 노출시키는 제 2솔더 패턴과,
    상기 제 2솔더 패턴 사이를 채우는 제 2금속 배선을 포함하는 것을 특징으로 하는 플립 칩 패키지.
  5. 다수의 칩패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부와, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서,
    상기 간격확장부는
    상기 반도체 칩의 다수의 칩패드 위에 부착된 제 1범프와
    상기 제 1범프 위에 부착된 제 2범프와,
    상기 기판에 형성되며, 상기 제 2범프와 대응되는 부분을 노출시키는 솔더 패턴과,
    상기 솔더 패턴 사이를 채우는 금속 배선를 포함하는 것을 특징으로 하는 플립 칩 패키지.
  6. 다수의 칩패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부와, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서,
    상기 간격확장부는
    상기 반도체 칩 상에 형성되며, 상기 다수의 칩패드를 노출시키는 제 1솔더 패턴과,
    제 1솔더패턴과, 제 1설도패턴 사이를 채우는 제 1금속배선과,
    상기 제 1솔더 패턴 사이를 채우는 제 1금속 배선과,
    상기 제 1금속 배선 상에 부착된 범프와,
    상기 기판 상에 형성되며, 상기 범프와 대응되는 부분을 노출시키는 제 2솔더 패턴과,
    상기 제 2솔더 패턴 사이를 채우는 제 2금속 배선을 포함하는 것을 특징으로 하는 플립 칩 패키지.
  7. 다수의 칩패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부와, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서,
    상기 간격확장부는
    상기 반도체 칩의 다수의 칩패드 위에 부착된 제 1범프와
    상기 제 1범프 위에 부착된 제 2범프와,
    상기 기판에 형성되며, 상기 제 2범프와 대응되는 부분을 노출시키는 솔더 패턴과,
    상기 솔더 패턴 사이를 채우는 금속 배선를 포함하는 것을 특징으로 하는 플립 칩 패키지.
KR10-2002-0000714A 2002-01-07 2002-01-07 플립 칩 패키지 KR100455727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0000714A KR100455727B1 (ko) 2002-01-07 2002-01-07 플립 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0000714A KR100455727B1 (ko) 2002-01-07 2002-01-07 플립 칩 패키지

Publications (2)

Publication Number Publication Date
KR20030060177A KR20030060177A (ko) 2003-07-16
KR100455727B1 true KR100455727B1 (ko) 2004-11-06

Family

ID=32217131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0000714A KR100455727B1 (ko) 2002-01-07 2002-01-07 플립 칩 패키지

Country Status (1)

Country Link
KR (1) KR100455727B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066204A (ko) * 1997-01-21 1998-10-15 황인길 칩 싸이즈 반도체 패키지 및 그 제조 방법
KR19990002343A (ko) * 1997-06-19 1999-01-15 윤종용 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법
JPH11219981A (ja) * 1998-02-04 1999-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2000299344A (ja) * 1999-04-13 2000-10-24 Walsin Advanced Electronics Ltd フリップチップ構造とその製造方法
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066204A (ko) * 1997-01-21 1998-10-15 황인길 칩 싸이즈 반도체 패키지 및 그 제조 방법
KR19990002343A (ko) * 1997-06-19 1999-01-15 윤종용 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
JPH11219981A (ja) * 1998-02-04 1999-08-10 Hitachi Ltd 半導体装置およびその製造方法
JP2000299344A (ja) * 1999-04-13 2000-10-24 Walsin Advanced Electronics Ltd フリップチップ構造とその製造方法

Also Published As

Publication number Publication date
KR20030060177A (ko) 2003-07-16

Similar Documents

Publication Publication Date Title
US6740980B2 (en) Semiconductor device
US8461679B2 (en) Method for fabricating circuit component
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
US6472745B1 (en) Semiconductor device
US7663250B2 (en) Wafer level package and manufacturing method thereof
TWI591785B (zh) 半導體裝置及其製造方法
US7341934B2 (en) Method for fabricating conductive bump of circuit board
US6979636B1 (en) Method for forming heightened solder bumps on circuit boards
JP4021104B2 (ja) バンプ電極を有する半導体装置
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
US20060000877A1 (en) Method for fabricating electrical connection structure of circuit board
US8723319B2 (en) BGA package structure and method for fabricating the same
US7355286B2 (en) Flip chip bonded package applicable to fine pitch technology
KR100455727B1 (ko) 플립 칩 패키지
US20020195721A1 (en) Cavity down ball grid array packaging structure
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
KR100776130B1 (ko) 적층형 반도체 패키지
US7041590B2 (en) Formation method for conductive bump
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
US11705421B2 (en) Apparatus including solder-core connectors and methods of manufacturing the same
KR100729050B1 (ko) 반도체패키지의 랜드 구조 및 그 제조 방법
US20220384325A1 (en) Semiconductor package and method for fabricating the same
US20230352460A1 (en) Semiconductor package
US20240063106A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee