KR100455727B1 - flip chip package - Google Patents
flip chip package Download PDFInfo
- Publication number
- KR100455727B1 KR100455727B1 KR10-2002-0000714A KR20020000714A KR100455727B1 KR 100455727 B1 KR100455727 B1 KR 100455727B1 KR 20020000714 A KR20020000714 A KR 20020000714A KR 100455727 B1 KR100455727 B1 KR 100455727B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- attached
- gap
- bump
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩의 패턴과 기판과의 간격이 넓히어 캐패시턴스In the present invention, the capacitance between the pattern of the semiconductor chip and the substrate is widened.
(capacitance)를 줄일 수 있는 플립 칩 패키지(flip chip package)에 관해 개시한다.Disclosed is a flip chip package capable of reducing capacity.
개시된 본 발명의 플립 칩 패키지은 반도체 칩과, 반도체 칩에 부착되는 기판과, 반도체 칩과 기판 사이를 덮는 몰딩체와, 기판 하부에 부착되는 도전성 볼과, 기판과 반도체 칩 간의 간격을 크게 하는 간격확장부를 포함한다.The disclosed flip chip package includes a semiconductor chip, a substrate attached to the semiconductor chip, a molded body covering the semiconductor chip and the substrate, a conductive ball attached to the lower part of the substrate, and a gap between the substrate and the semiconductor chip to increase a distance therebetween. Contains wealth.
Description
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 반도체 칩의 패턴과 기판과의 간격이 넓히어 캐패시턴스(capacitance)를 줄일 수 있는 플립 칩 패키지(flip chip package)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a flip chip package capable of reducing capacitance by widening a gap between a pattern of a semiconductor chip and a substrate.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있으며, 또한 컴퓨터의 경우 기억 용량의 증가에 따른 대용량의 램(Random Access Memory ; RAM) 및 프레쉬 메모리(Flash Memory)와 같이 칩의 크기는 자연적으로 증대되지만 패키지는 상기의 요건에 따라 소형화되는 경향으로 연구되고 있다.With the trend toward thinner and shorter electronic devices, high-density and high-mounted packages are becoming an important factor.In the case of computers, a large amount of random access memory (RAM) and fresh memory as the storage capacity increases. Like the Flash Memory, the size of the chip grows naturally, but the package is being studied to be smaller in accordance with the above requirements.
도 1은 종래 기술에 따른 플립 칩 패키지 및 그 제조 방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a flip chip package and a method of manufacturing the same according to the prior art.
종래 기술에 따른 플립 칩 패키지는, 도 1에 도시된 바와 같이, 다수개의 칩패드(미도시)가 구비된 반도체 칩(10)과, 반도체 칩(10)의 칩패드에 부착된 범프(bump)(12)와, 상기 결과의 반도체 칩에 부착되는 기판(20)과, 기판(20) 위의 범프(12)와 대응된 부위에 형성되는 금속배선(24)과, 상기 구조의 기판(20)과 반도체 칩(10) 사이를 채우는 몰딩체(30)와, 기판(20) 하부에 부착되는 도전성 볼(26)을 포함한다.상술한 구성을 가진 종래 기술에 따른 플립 칩 패키지의 제조 방법은, 도 1에 도시된 바와 같이, 다수개의 칩패드(미도시)에 각각 범프(12)가 부착된 반도체 칩(10)을 제공한다.As shown in FIG. 1, a flip chip package according to the related art includes a semiconductor chip 10 having a plurality of chip pads (not shown) and a bump attached to a chip pad of the semiconductor chip 10. 12, a substrate 20 attached to the resultant semiconductor chip, a metal wiring 24 formed at a portion corresponding to the bump 12 on the substrate 20, and the substrate 20 of the above structure. And a molding body 30 filling the semiconductor chip 10 and a conductive ball 26 attached to the lower portion of the substrate 20. A method of manufacturing a flip chip package according to the related art having the above-described configuration, As shown in FIG. 1, a semiconductor chip 10 having bumps 12 attached to a plurality of chip pads (not shown) is provided.
한편, 상기 범프(12)와 대응되는 부분에는 금속 배선(24)이 형성되고 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(22)가 형성된 기판(20)을 제공한다.On the other hand, a metal wiring 24 is formed in a portion corresponding to the bump 12 and the substrate 20 is provided with a window 22 on which the conductive ball is seated through a subsequent process.
이어서, 상기 반도체 칩(10)의 범프(12)를 상기 기판(20)의 금속 배선(24)에 부착시킨다.Subsequently, the bump 12 of the semiconductor chip 10 is attached to the metal wire 24 of the substrate 20.
그런 다음, 상기 결과물에 몰딩 공정을 진행하여 반도체 칩(10)과 기판(20) 사이를 채우는 몰딩체(30)를 형성한다.Thereafter, a molding process is performed on the resultant to form a molding 30 filling the semiconductor chip 10 and the substrate 20.
이 후, 기판(20)의 윈도우(22)에 도전성 볼(26)을 부착한다.Thereafter, the conductive balls 26 are attached to the window 22 of the substrate 20.
그러나, 종래 기술에서는 플립 칩 패키지의 구조적 원인으로 인해 반도체 칩의 패턴과 기판 간의 간격이 좁아 캐패시턴스가 증가하고 그로 인한 전기적 특성이 저하된 문제점이 있었다However, in the related art, due to the structural cause of the flip chip package, the gap between the pattern of the semiconductor chip and the substrate is narrow, thereby increasing capacitance and deteriorating electrical characteristics.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 반도체 칩의 패턴과 기판 간의 간격을 넓게 유지하여 캐패시턴스를 감소시키어 전기적 특성을 향상시킬 수 있는 플립 칩 패키지를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a flip chip package capable of improving electrical characteristics by reducing capacitance by maintaining a wide distance between a pattern of a semiconductor chip and a substrate.
도 1은 종래 기술에 따른 플립 칩 패키지 및 그 제조 방법을 설명하기 위한 단면도.1 is a cross-sectional view for explaining a flip chip package and a method of manufacturing the same according to the prior art.
도 2는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 단면도.2 is a cross-sectional view of a flip chip package according to a first embodiment of the present invention.
도 3a 내지 도 3f는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.3A to 3F are cross-sectional views illustrating a method of manufacturing a flip chip package according to a first embodiment of the present invention.
도 4는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 단면도.4 is a cross-sectional view of a flip chip package according to a second embodiment of the present invention.
도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.도 6은 본 발명의 제 3실시예에 따른 플립 칩 패키지의 단면도.도 7a 내지 도 7h는 본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.도 8은 본 발명의 제 4실시예에 따른 플립 칩 패키지의 단면도.도 9a 내지 도 9g는 본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도.5A through 5F are cross-sectional views illustrating a method of manufacturing a flip chip package according to a second embodiment of the present invention. FIG. 6 is a cross-sectional view of a flip chip package according to a third embodiment of the present invention. FIG. 8 is a cross-sectional view illustrating a method of manufacturing a flip chip package according to a third embodiment of the present invention. FIG. 8 is a cross-sectional view of a flip chip package according to a fourth embodiment of the present invention. FIGS. Sectional drawing for demonstrating the manufacturing method of the flip chip package which concerns on 4th Example.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
100. 반도체 칩 102. 범프100. Semiconductor chip 102. Bump
120. 기판 122. 윈도우120. Substrate 122. Window
126. 도전성 볼 130. 솔더 패턴126. Conductive Balls 130. Solder Patterns
130. 금속 배선 150. 몰딩체130. Metallic wiring 150. Molded body
상기 목적을 달성하기 위해, 다수의 패드를 가진 반도체 칩과, 상기 반도체 칩에 부착되는 기판과, 상기 반도체 칩과 상기 기판 사이를 덮는 몰딩체와, 상기 기판 하부에 부착되는 도전성 볼을 포함한 플립칩 패키지에 있어서, 본 발명은 상기 기판과 상기 반도체 칩 사이에 이들 간의 간격을 크게 하는 간격확장부를 구비한 것을 특징으로 한다.상기 간격확장부는 상기 반도체 칩 상에 형성되며 상기 다수의 패드를 노출시키는 솔더 패턴과, 상기 솔더 패턴 사이를 채우는 금속 배선과, 상기 금속 배선상에 부착된 범프를 포함한다.상기 간격확장부는 상기 반도체 칩 상에 형성되며 상기 다수의 패드를 노출시키는 제 1솔더 패턴과, 제 1솔더 패턴 사이를 채우는 제 1금속 배선과, 상기 제 1금속 배선 상에 부착된 범프와, 상기 기판 상에 형성되며 상기 범프와 대응되는 부분을 노출시키는 제 2솔더 패턴과, 상기 제 2솔더 패턴 사이를 채우는 제 2금속 배선을 포함한다.상기 간격확장부는 상기 반도체 칩의 다수의 패드 위에 부착된 제 1범프와, 상기 제 1범프 위에 부착된 제 2범프와, 상기 기판에 형성되며 상기 제 2범프와 대응되는 부분을 노출시키는 솔더 패턴과, 상기 솔더 패턴 사이를 채우는 금속 배선를 포함한다.To achieve the above object, a flip chip comprising a semiconductor chip having a plurality of pads, a substrate attached to the semiconductor chip, a molding covering the semiconductor chip and the substrate, and a conductive ball attached to the lower portion of the substrate. In the package, the present invention is characterized in that the gap between the substrate and the semiconductor chip is provided with an interval extension for increasing the gap therebetween. The gap extension is formed on the semiconductor chip and the solder to expose the plurality of pads A pattern, a metal wiring filling the solder pattern, and a bump attached to the metal wiring. The gap extending part is formed on the semiconductor chip, and includes a first solder pattern exposing the plurality of pads; And a first metal wire filling the solder pattern, a bump attached to the first metal wire, and a bump formed on the substrate. A second solder pattern exposing a corresponding portion, and a second metal wire filling the gap between the second solder pattern. The gap extension part includes: a first bump attached to a plurality of pads of the semiconductor chip; A second bump attached to the bump, a solder pattern formed on the substrate and exposing a portion corresponding to the second bump, and a metal wiring filling the gap between the solder patterns.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 3a 내지 도 3f는 본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.2 is a cross-sectional view of a flip chip package according to a first embodiment of the present invention. 3A to 3F are cross-sectional views illustrating a method of manufacturing a flip chip package according to a first embodiment of the present invention.
본 발명의 제 1실시예에 따른 플립 칩 패키지는, 도 2에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(100)과, 반도체 칩(100)에 부착되는 기판(120)과, 기판(120)과 반도체 칩(100) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(100)과 기판(120) 사이를 덮는 몰딩체(150)와, 기판(120) 하부에 부착되는 도전성 볼(126)을 포함하여 구성된다.상기 간격확장부는, 반도체 칩(100)에 부착된 범프(102)와, 기판(120) 위에 범프(102)와 대응되는 부위를 노출시키도록 형성된 솔더 패턴(130)과, 솔더패턴(130) 사이를 채우는 금속배선(132)을 포함한다.본 발명의 제 1실시예에 따른 플립 칩 패키지의 제조 방법은, 도 3a에 도시된 바와 같이, 반도체 칩(100)의 칩패드(미도시)에 각각 Au 재질의 범프(102)를 부착시킨다.As illustrated in FIG. 2, the flip chip package according to the first embodiment of the present invention includes a semiconductor chip 100 having a plurality of pads (not shown), and a substrate 120 attached to the semiconductor chip 100. And an interval extending portion for increasing the gap between the substrate 120 and the semiconductor chip 100, a molding body 150 covering the semiconductor chip 100 and the substrate 120, and a lower portion of the substrate 120. And a conductive ball 126 attached to the semiconductor device. The gap extension part exposes the bump 102 attached to the semiconductor chip 100 and a portion corresponding to the bump 102 on the substrate 120. And a metal wiring 132 filling the solder pattern 130 and the solder pattern 130. A manufacturing method of a flip chip package according to a first embodiment of the present invention is illustrated in FIG. 3A. Au bumps 102 are attached to chip pads (not shown) of the semiconductor chip 100.
이어서, 도 3b 및 도 3c에 도시된 바와 같이, 상부 표면에 소정의 패턴(124)이 구비된 기판(120)에 솔더 마스크를 코팅하고 상기 범프(102)와 대응되는 부분을 노출시키는 솔더 패턴(132)을 형성한다. 이때, 기판(102)에는 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(122)가 형성된다.Subsequently, as illustrated in FIGS. 3B and 3C, a solder pattern is coated on a substrate 120 having a predetermined pattern 124 on an upper surface thereof, and a solder pattern exposing a portion corresponding to the bump 102 is formed. 132). At this time, the substrate 102 is formed with a window 122 on which the conductive ball is seated through the following process.
그 다음, 도 3d에 도시된 바와 같이, 상기 솔더 패턴(130) 사에에 금속을 채워 금속 배선(130)을 형성한다. 상기 금속을 채우는 공정은 스퍼터링(sputtering) 또는 플레이팅(plating)을 적절히 이용하는 방법과, 솔더를 스크린 프린팅(screen printing), 젯팅(jetting)하는 방법을 이용할 수 있다.Next, as illustrated in FIG. 3D, metal is filled in the solder pattern 130 to form the metal wiring 130. The metal filling process may use a method of using sputtering or plating properly, and a method of screen printing and jetting solder.
이 후, 도 3e에 도시된 바와 같이, 상기 기판(120)의 금속 배선(132)에 반도체 칩(100)의 범프(102)를 솔더링하고 나서 몰딩 공정에 의해 상기 반도체 칩과 기판 사이를 채우는 몰딩체(150)을 형성한 후, 도 3f에 도시된 바와 같이, 기판(120)의 윈도우(122)에 도전성 볼(126)을 부착시킨다.Thereafter, as shown in FIG. 3E, the bump 102 of the semiconductor chip 100 is soldered to the metal wires 132 of the substrate 120, and then molding is formed between the semiconductor chip and the substrate by a molding process. After forming the sieve 150, the conductive balls 126 are attached to the window 122 of the substrate 120, as shown in FIG. 3F.
본 발명의 제 1실시예에서는 기판에 솔더 마스크를 코팅한 후, 범프와 대응되는부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.In the first embodiment of the present invention, after coating the solder mask on the substrate, the bump and the corresponding portions are opened, and then the open portions are filled with metal to fill the gap between the pattern of the semiconductor chip and the metal wiring of the substrate by the thickness of the solder mask. You can widen it.
도 4는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 5a 내지 도 5f는 본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.4 is a cross-sectional view of a flip chip package according to a second embodiment of the present invention. 5A to 5F are cross-sectional views illustrating a method of manufacturing a flip chip package according to a second embodiment of the present invention.
본 발명의 제 2실시예에 따른 플립 칩 패키지는, 도 4에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(200)과, 반도체 칩(200)에 부착되는 기판(220)과, 기판(220)과 반도체 칩(200) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(200)과 기판(220) 사이를 덮는 몰딩체(250)와, 기판(220) 하부에 부착되는 도전성 볼(226)을 포함하여 구성된다.상기 간격확장부는 상기 반도체 칩(200) 상에 형성되며 상기 다수의 패드를 노출시키는 솔더 패턴(202)과, 솔더 패턴(202) 사이를 채우는 금속 배선(206)과, 금속 배선(206) 상에 부착된 범프(208)를 포함한다.본 발명의 제 2실시예에 따른 플립 칩 패키지의 제조 방법은, 도 5a에 도시된 바와 같이, 반도체 칩(200) 상에 솔더 마스크를 코팅하고 나서, 이 후 범핑될 패드 부분(203)을 노출시키는 솔더 패턴(202)을 형성한다.As shown in FIG. 4, the flip chip package according to the second embodiment of the present invention includes a semiconductor chip 200 having a plurality of pads (not shown), and a substrate 220 attached to the semiconductor chip 200. And a gap extension unit for increasing a gap between the substrate 220 and the semiconductor chip 200, a molding member 250 covering the semiconductor chip 200 and the substrate 220, and a lower portion of the substrate 220. And a conductive ball 226 attached thereto. The gap extension part is formed on the semiconductor chip 200 and fills the space between the solder pattern 202 and the solder pattern 202 that expose the plurality of pads. A metal wiring 206 and a bump 208 attached on the metal wiring 206. A method of manufacturing a flip chip package according to a second embodiment of the present invention is shown in FIG. After coating the solder mask on the chip 200, a solder pattern 202 is formed which then exposes the pad portion 203 to be bumped. .
이어서, 도 5b에 도시된 바와 같이, 상기 솔더 패턴(202)의 패드 부분(203)에 금속을 채워 금속 배선(206)을 형성한 다음, 도 5c에 도시된 바와 같이, 상기 금속 배선(206) 상에 범프(208)를 부착시킨다.Subsequently, as shown in FIG. 5B, a metal wiring 206 is formed by filling a pad portion 203 of the solder pattern 202 with metal, and as shown in FIG. 5C, the metal wiring 206. A bump 208 is attached on it.
그런 다음, 도 5d에 도시된 바와 같이, 기판(220)에 이 후 공정에서 상기 반도체 칩(200)의 범프(208)가 부착되는 부분에 패턴(224)을 형성하고, 또한 이 후 공정에서 도전성 볼이 안착되는 윈도우(미도시)를 형성한다.Then, as shown in FIG. 5D, a pattern 224 is formed on a portion of the substrate 220 to which the bump 208 of the semiconductor chip 200 is attached in a subsequent process, and also in a subsequent process. It forms a window (not shown) on which the ball is seated.
이 후, 도 5e에 도시된 바와 같이, 상기 기판(220)의 패턴(224)에 반도체 칩(200)의 범프(208)를 부착시키고, 몰딩 공정에 의해 상기 기판(220)과 반도체 칩(200)을 채우는 몰딩체(250)를 형성한다.Thereafter, as illustrated in FIG. 5E, the bump 208 of the semiconductor chip 200 is attached to the pattern 224 of the substrate 220, and the substrate 220 and the semiconductor chip 200 are formed by a molding process. ) To form a molding 250.
이어서, 도 5f에 도시된 바와 같이, 상기 기판(220)의 윈도우에 도전성 볼(226)을 부착시킨다.Subsequently, as shown in FIG. 5F, the conductive balls 226 are attached to the window of the substrate 220.
본 발명의 제 2실시예에서는 반도체 칩에 솔더 마스크를 코팅하고 나서 범핑되는 패드 부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.According to the second embodiment of the present invention, after coating a solder mask on a semiconductor chip and opening a pad portion to be bumped, the gap is filled with a metal to widen the gap between the pattern of the semiconductor chip and the metal wiring of the substrate by the thickness of the solder mask. Can be.
도 6은 본 발명의 제 3실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 7a 내지 도 7h는 본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.6 is a cross-sectional view of a flip chip package according to a third embodiment of the present invention. 7A to 7H are cross-sectional views illustrating a method of manufacturing a flip chip package according to a third embodiment of the present invention.
본 발명의 제 3실시예에 따른 플립 칩 패키지는, 도 6에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(300)과, 반도체 칩(300)에 부착되는 기판(320)과, 기판(320)과 반도체 칩(200) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(300)과 기판(320) 사이를 덮는 몰딩체(350)와, 기판(320) 하부에 부착되는 도전성 볼(326)을 포함하여 구성된다.상기 간격학장부는 반도체 칩(300) 상에 형성되며 상기 다수의 패드를 노출시키는 제 1솔더 패턴(302)과, 제 1솔더 패턴(302) 사이를 채우는 제 1금속 배선(306)과, 제 1금속 배선(306) 상에 부착된 범프(308)와, 기판(320) 상에 형성되며 범프(308)와 대응되는 부분을 노출시키는 제 2솔더 패턴(330)과, 제 2솔더 패턴(330) 사이를 채우는 제 2금속 배선(332)을 포함한다.본 발명의 제 3실시예에 따른 플립 칩 패키지의 제조 방법은, 도 7a, 도 7b 및 도 7c에 도시된 바와 같이, 본 발명의 제 2실시예와 동일한 방법으로, 반도체 칩(300) 상에 제 1솔더 패턴(302), 제 1금속 배선(306) 및 범프(308)를 형성한다.As shown in FIG. 6, the flip chip package according to the third embodiment of the present invention includes a semiconductor chip 300 having a plurality of pads (not shown), and a substrate 320 attached to the semiconductor chip 300. And an interval expansion unit for increasing a gap between the substrate 320 and the semiconductor chip 200, a molding member 350 covering the semiconductor chip 300 and the substrate 320, and a lower portion of the substrate 320. And a conductive ball 326 attached to the first and second spacers 326. The gap extension part is formed on the semiconductor chip 300 to expose the plurality of pads, and the first solder pattern 302 and the first solder pattern 302. A first metal wire 306 filling the gap, a bump 308 attached on the first metal wire 306, and a second formed on the substrate 320 and exposing a portion corresponding to the bump 308. And a second metal wiring 332 filling the solder pattern 330 and the second solder pattern 330. Fabrication of a flip chip package according to a third embodiment of the present invention 7A, 7B, and 7C, the first solder pattern 302 and the first metal wiring 306 on the semiconductor chip 300 in the same manner as in the second embodiment of the present invention. ) And bumps 308.
이어서, 도 7d에 도시된 바와 같이, 기판(320)에 이 후 공정에서 상기 반도체 칩(300)의 범프(308)와 대응되는 부분에 패턴(324)을 형성하고, 또한 이 후 공정에서 도전성 볼이 안착되는 윈도우(미도시)를 형성한다.Subsequently, as shown in FIG. 7D, a pattern 324 is formed on a portion of the substrate 320 corresponding to the bump 308 of the semiconductor chip 300 in a subsequent process, and further, a conductive ball in a subsequent process. The seated window (not shown) is formed.
그 다음, 도 7e에 도시된 바와 같이, 상기 결과의 기판(320)에 솔더 마스크를 코팅하고 상기 범프(308)와 대응되는 부분을 노출시키는 제 2솔더 패턴(330)을 형성한 후, 도 7f에 도시된 바와 같이, 상기 제 2솔더 패턴(330) 사에에 금속을 채워 제 2금속 배선(332)을 형성한다.Then, as shown in FIG. 7E, after forming a second solder pattern 330 that coats a solder mask on the resulting substrate 320 and exposes a portion corresponding to the bump 308, FIG. 7F. As shown in FIG. 2, metals are filled in the second solder patterns 330 to form second metal wires 332.
이 후, 도 7g에 도시된 바와 같이, 상기 기판(320)의 제 2금속 배선(330)에 반도체 칩(300)의 범프(308)를 부착시키고, 몰딩 공정에 의해 상기 기판(320)과 반도체 칩(300)을 채우는 몰딩체(350)를 형성한다.Thereafter, as illustrated in FIG. 7G, the bump 308 of the semiconductor chip 300 is attached to the second metal wire 330 of the substrate 320, and the substrate 320 and the semiconductor are formed by a molding process. The molding member 350 filling the chip 300 is formed.
이어서, 도 7h에 도시된 바와 같이, 상기 기판(320)의 윈도우에 도전성 볼(326)을 부착시킨다.Subsequently, as shown in FIG. 7H, the conductive balls 326 are attached to the window of the substrate 320.
본 발명의 제 3실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅한 후, 반도체 칩의 범핑되는 패드 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈시키고, 상기 오픈된 부분에 금속을 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.In the third embodiment of the present invention, after the solder mask is coated on each of the semiconductor chip and the substrate, the bumped pad portion of the semiconductor chip and the portion where the bumps of the substrate are contacted are selectively opened, and a metal is applied to the opened portion. The gap between the pattern of the semiconductor chip and the metal wiring of the substrate can be widened by the thickness of the solder mask.
도 8은 본 발명의 제 4실시예에 따른 플립 칩 패키지의 단면도이다. 또한, 도 9a 내지 도 9g는 본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 단면도이다.8 is a cross-sectional view of a flip chip package according to a fourth embodiment of the present invention. 9A to 9G are cross-sectional views illustrating a method of manufacturing a flip chip package according to a fourth embodiment of the present invention.
본 발명의 제 4실시예에 따른 플립 칩 패키지는, 도 8에 도시된 바와 같이, 다수의 패드(미도시)를 가진 반도체 칩(400)과, 반도체 칩(400)에 부착되는 기판(420)과, 기판(420)과 반도체 칩(400) 사이에 이들 간의 간격을 크게 하는 간격확장부와, 반도체 칩(400)과 기판(420) 사이를 덮는 몰딩체(450)와, 기판(420) 하부에 부착되는 도전성 볼(426)을 포함하여 구성된다.상기 간격확장부는 반도체 칩(400)의 다수의 패드 위에 부착된 제 1범프(408)와, 제 1범프(408) 위에 부착된 제 2범프(409)와, 기판(420)에 형성되며 상기 제 2범프(409)와 대응되는 부분을 노출시키는 솔더 패턴(430)과, 솔더 패턴(430) 사이를 채우는 금속 배선(432)를 포함한다.As illustrated in FIG. 8, the flip chip package according to the fourth embodiment of the present invention includes a semiconductor chip 400 having a plurality of pads (not shown), and a substrate 420 attached to the semiconductor chip 400. And an interval extending portion for increasing the gap between the substrate 420 and the semiconductor chip 400, a molding member 450 covering the semiconductor chip 400 and the substrate 420, and a lower portion of the substrate 420. And a conductive ball 426 attached to the first bump 426. The gap extension part includes a first bump 408 attached to a plurality of pads of the semiconductor chip 400 and a second bump attached to the first bump 408. 409, a solder pattern 430 formed on the substrate 420 and exposing a portion corresponding to the second bump 409, and a metal wiring 432 filling between the solder patterns 430.
본 발명의 제 4실시예에 따른 플립 칩 패키지의 제조 방법은, 도 9a에 도시된 바와 같이, 반도체 칩(400)에 솔더 마스크를 코팅하고 패드 부분을 선별적으로 오픈한 후에, 오픈한 부분(420)에 제 1범프(408)를 부착시킨다.In the manufacturing method of the flip chip package according to the fourth embodiment of the present invention, as shown in FIG. 9A, after the solder mask is coated on the semiconductor chip 400 and the pad portion is selectively opened, the opened portion ( The first bump 408 is attached to the 420.
이어서, 도 9b에 도시된 바와 같이, 상기 제 1범프(408) 상에 제 2범프(409)를 다시 부착시키어 이중 범프를 형성한다.Subsequently, as illustrated in FIG. 9B, the second bumps 409 are attached to the first bumps 408 again to form double bumps.
그 다음, 도 9c 및 도 9d에 도시된 바와 같이, 패턴(424)을 포함한 기판(420)에 솔더 마스크를 코팅하고 상기 이중 범프와 대응되는 부분을 노출시키는 솔더 패턴(430)을 형성한다. 이때, 기판(402)에는 이 후의 공정을 통해 도전성 볼이 안착되는 윈도우(미도시)가 형성된다.Next, as shown in FIGS. 9C and 9D, a solder mask is formed on the substrate 420 including the pattern 424 and a solder pattern 430 is formed to expose portions corresponding to the double bumps. In this case, a window (not shown) on which the conductive ball is seated is formed in the substrate 402 through a subsequent process.
그 다음, 도 9e에 도시된 바와 같이, 상기 솔더 패턴(430) 사에에 금속을 채워 금속 배선(432)을 형성한다.Next, as shown in FIG. 9E, a metal wiring 432 is formed by filling metal into the solder pattern 430.
이 후, 도 9f에 도시된 바와 같이, 상기 기판(420)의 금속 배선(432)에 반도체 칩(400)의 제 2범프(409)를 부착시키고, 몰딩 공정에 의해 상기 기판(420)과 반도체 칩(400)을 채우는 몰딩체(450)를 형성한다.Thereafter, as shown in FIG. 9F, the second bumps 409 of the semiconductor chip 400 are attached to the metal wires 432 of the substrate 420, and the substrate 420 and the semiconductor are formed by a molding process. The molding member 450 filling the chip 400 is formed.
이어서, 도 9g에 도시된 바와 같이, 상기 기판(420)의 윈도우에 도전성 볼(426)을 부착시킨다.Subsequently, as shown in FIG. 9G, the conductive balls 426 are attached to the window of the substrate 420.
본 발명의 제 4실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅하고 반도체 칩의 범핑되는 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈하고 나서, 반도체 칩의 오픈된 부분은 더블 범핑하고 기판의 오픈된 부분은 금속으로 채워 각 솔더 마스크 두께에 범프 높이만큼 반도체 칩 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.In the fourth embodiment of the present invention, a solder mask is coated on the semiconductor chip and the substrate, respectively, and the bumped portions of the semiconductor chips and the portions where the bumps of the substrate are contacted are selectively opened, and then the opened portions of the semiconductor chips are double bumped. The open portion of the substrate may be filled with metal to widen the gap between the semiconductor chip pattern and the metal wiring of the substrate by the bump height at each solder mask thickness.
이상에서 설명한 바와 같이, 본 발명의 제 1실시예에서는 기판에 솔더 마스크를 코팅한 후, 범프와 대응되는부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.As described above, in the first embodiment of the present invention, after the solder mask is coated on the substrate, the portions corresponding to the bumps are opened, and then the open portions are filled with metal to fill the substrate and the pattern of the semiconductor chip by the thickness of the solder mask. The gap between metal wirings can be widened.
본 발명의 제 2실시예에서는 반도체 칩에 솔더 마스크를 코팅하고 나서 범핑되는 칩패드 부분을 오픈시키고 나서, 오픈된 부분을 금속으로 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.According to the second embodiment of the present invention, after coating a solder mask on a semiconductor chip and then opening a bumped chip pad part, the gap is filled with a metal to fill the gap between the pattern of the semiconductor chip and the metal wiring of the substrate by the thickness of the solder mask. You can widen it.
본 발명의 제 3실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅한 후, 반도체 칩의 범핑되는 칩패드 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈시키고, 상기 오픈된 부분에 금속을 채워 솔더 마스크 두께만큼 반도체 칩의 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.In the third embodiment of the present invention, after the solder mask is coated on the semiconductor chip and the substrate, respectively, the bumped chip pad portion of the semiconductor chip and the portion where the bumps of the substrate are contacted are selectively opened, and the metal is formed on the opened portion. The gap between the pattern of the semiconductor chip and the metal wiring of the substrate may be widened by the thickness of the solder mask.
본 발명의 제 4실시예에서는 반도체 칩과 기판에 각각 솔더 마스크를 코팅하고 반도체 칩의 범핑되는 부분과 기판의 범프가 콘택되는 부분을 선별적으로 오픈하고 나서, 반도체 칩의 오픈된 부분은 더블 범핑하고 기판의 오픈된 부분은 금속으로 채워 각 솔더 마스크 두께에 범프 높이만큼 반도체 칩 패턴과 기판의 금속 배선 간의 간격을 넓힐 수 있다.In the fourth embodiment of the present invention, a solder mask is coated on the semiconductor chip and the substrate, respectively, and the bumped portions of the semiconductor chips and the portions where the bumps of the substrate are contacted are selectively opened, and then the opened portions of the semiconductor chips are double bumped. The open portion of the substrate may be filled with metal to widen the gap between the semiconductor chip pattern and the metal wiring of the substrate by the bump height at each solder mask thickness.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0000714A KR100455727B1 (en) | 2002-01-07 | 2002-01-07 | flip chip package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0000714A KR100455727B1 (en) | 2002-01-07 | 2002-01-07 | flip chip package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030060177A KR20030060177A (en) | 2003-07-16 |
| KR100455727B1 true KR100455727B1 (en) | 2004-11-06 |
Family
ID=32217131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0000714A KR100455727B1 (en) | 2002-01-07 | 2002-01-07 | flip chip package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100455727B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980066204A (en) * | 1997-01-21 | 1998-10-15 | 황인길 | Chip sized semiconductor package and manufacturing method thereof |
| KR19990002343A (en) * | 1997-06-19 | 1999-01-15 | 윤종용 | Flip chip mounted printed circuit board and manufacturing method thereof |
| JPH11219981A (en) * | 1998-02-04 | 1999-08-10 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JP2000299344A (en) * | 1999-04-13 | 2000-10-24 | Walsin Advanced Electronics Ltd | Flip-chip structure and manufacture thereof |
| US6177731B1 (en) * | 1998-01-19 | 2001-01-23 | Citizen Watch Co., Ltd. | Semiconductor package |
-
2002
- 2002-01-07 KR KR10-2002-0000714A patent/KR100455727B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980066204A (en) * | 1997-01-21 | 1998-10-15 | 황인길 | Chip sized semiconductor package and manufacturing method thereof |
| KR19990002343A (en) * | 1997-06-19 | 1999-01-15 | 윤종용 | Flip chip mounted printed circuit board and manufacturing method thereof |
| US6177731B1 (en) * | 1998-01-19 | 2001-01-23 | Citizen Watch Co., Ltd. | Semiconductor package |
| JPH11219981A (en) * | 1998-02-04 | 1999-08-10 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JP2000299344A (en) * | 1999-04-13 | 2000-10-24 | Walsin Advanced Electronics Ltd | Flip-chip structure and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030060177A (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740980B2 (en) | Semiconductor device | |
| US8461679B2 (en) | Method for fabricating circuit component | |
| CN101834166B (en) | Leadless integrated circuit package having standoff contacts and die attach pad | |
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| TWI591785B (en) | Semiconductor device and method of manufacturing the same | |
| EP1020915A2 (en) | Semiconductor device | |
| US7341934B2 (en) | Method for fabricating conductive bump of circuit board | |
| US20090309216A1 (en) | Wafer level package and manufacturing method thereof | |
| US6979636B1 (en) | Method for forming heightened solder bumps on circuit boards | |
| JP4021104B2 (en) | Semiconductor device having bump electrodes | |
| US20060225917A1 (en) | Conductive bump structure of circuit board and fabrication method thereof | |
| US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
| US20070111499A1 (en) | Wafer redistribution structure with metallic pillar and method for fabricating the same | |
| US8723319B2 (en) | BGA package structure and method for fabricating the same | |
| US7355286B2 (en) | Flip chip bonded package applicable to fine pitch technology | |
| KR100455727B1 (en) | flip chip package | |
| US20020195721A1 (en) | Cavity down ball grid array packaging structure | |
| US6160311A (en) | Enhanced heat dissipating chip scale package method and devices | |
| CN212342619U (en) | Three-dimensional package structure that piles up of wafer level chip fan-out | |
| KR100776130B1 (en) | Stacked semiconductor package | |
| US7041590B2 (en) | Formation method for conductive bump | |
| CN212461680U (en) | Three-dimensional package structure that piles up of wafer level chip fan-out | |
| US11705421B2 (en) | Apparatus including solder-core connectors and methods of manufacturing the same | |
| KR100729050B1 (en) | Land structure of semiconductor package and its manufacturing method | |
| US20220384325A1 (en) | Semiconductor package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |