KR100448986B1 - 단일 트랜지스터형 이미지 셀 - Google Patents

단일 트랜지스터형 이미지 셀 Download PDF

Info

Publication number
KR100448986B1
KR100448986B1 KR10-2002-0005909A KR20020005909A KR100448986B1 KR 100448986 B1 KR100448986 B1 KR 100448986B1 KR 20020005909 A KR20020005909 A KR 20020005909A KR 100448986 B1 KR100448986 B1 KR 100448986B1
Authority
KR
South Korea
Prior art keywords
node
photodiode
voltage
series
transistor
Prior art date
Application number
KR10-2002-0005909A
Other languages
English (en)
Other versions
KR20030065863A (ko
Inventor
김원찬
Original Assignee
주식회사 맥퀸트전자
김원찬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 맥퀸트전자, 김원찬 filed Critical 주식회사 맥퀸트전자
Priority to KR10-2002-0005909A priority Critical patent/KR100448986B1/ko
Publication of KR20030065863A publication Critical patent/KR20030065863A/ko
Application granted granted Critical
Publication of KR100448986B1 publication Critical patent/KR100448986B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 단일 트랜지스터형 이미지 셀에 관한 것으로, 본 발명에서는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 단일화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현할 수 있다.
또한, 본 발명에서는 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시킬 수 있다.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시킬 수 있다.

Description

단일 트랜지스터형 이미지 셀{Single transistor type image cell}
본 발명은 이미지 센서에 사용되는 이미지 셀(Image cell)에 관한 것으로, 좀더 상세하게는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 함으로써, "이미지 센싱에 필요한 트랜지스터의 개수 최소화", "트랜지스터의 불필요한 전압 손실요인 제거", "트랜지스터의 공급전압 활용도 극대화" 등을 손쉽게 구현할 수 있도록 하는 단일 트랜지스터형 이미지 셀에 관한 것이다.
최근, 전기·전자기술이 급격한 발전을 이루면서, 이미지 센서 기술을 채용한 다양한 전자제품들, 예컨대, "비디오 카메라", "디지털 카메라", "소형 카메라장착형 PC", "소형 카메라 장착형 휴대폰" 등이 폭 넓게 개발·보급되고 있다.
전통적으로, 상술한 종래의 이미지 센서로는 전하결합소자(CCD:Charge Coupled Device; 이하, "CCD"라 칭함)가 주로 사용되었으나, 이러한 CCD의 경우, "높은 구동전압이 요구되는 점, 추가의 지원회로가 별도로 요구되는 점, 공정 단가가 높은 점" 등의 여러 단점들을 지니고 있기 때문에, 현재 그 이용이 대폭 감소되고 있는 추세에 있다.
근래에, 상술한 CCD를 대체할 수 있는 이미지 센서로써, 이른바, "상보형-모스(CMOS:Complementary Metal Oxide Semiconductor; 이하, "CMOS"라 칭함) 이미지 센서"가 크게 각광받고 있다. 이러한 "CMOS 이미지 센서"는 일련의 CMOS 회로기술을 배경으로 제조되기 때문에, 기존의 CCD와 달리, "저전압 구동이 가능한 장점, 추가 지원회로가 필요 없는 장점, 공정단가가 저렴한 장점" 등을 폭 넓게 지니고 있다.
이와 같은 종래의 CMOS 이미지 센서는 도 1에 도시된 바와 같이, 크게, 리셋 트랜지스터(1:Reset transistor), 버퍼 트랜지스터(4:Buffer transistor), 엑세스 트랜지스터(7:Access transistor), 광 다이오드(6:Photo diode) 등의 조합으로 이루어지는 이미지 셀(10)을 구비한다.
이 경우, 리셋 트랜지스터(1)는 자신의 게이트 전극이 리셋신호 입력단자(2)에 전기적으로 연결되고, 자신의 한쪽 전극이 감지 노드(5:Sensing node)에 전기적으로 연결되며, 자신의 다른 쪽 전극이 공급전원 단자(3)에 전기적으로 연결되는 구조를 이루고, 버퍼 트랜지스터(4)는 자신의 게이트 전극이 감지 노드(5)에 전기적으로 연결되며, 자신의 한쪽 전극이 공급전원 단자(3)에 전기적으로 연결되는 구조를 이룬다.
또한, 엑세스 트랜지스터(7)는 자신의 게이트 전극(8)이 로우신호(Raw signal) 입력단자(13)에 전기적으로 연결되며, 자신의 한쪽 전극이 앞의 버퍼 트랜지스터(4)에 전기적으로 직렬 연결되고, 자신의 다른 쪽 전극이 컬럼라인(9:Column line)에 전기적으로 연결되는 구조를 이루며, 광 다이오드(6)는 자신의 한쪽 전극이 감지 노드(5)에 전기적으로 연결되고, 자신의 다른 쪽 전극이 접지(Grounding)되는 구조를 이룬다.
여기서, 리셋신호 출력부(12)는 외부의 제어에 따라, 앞의 리셋신호 입력단자(2)로 일련의 리셋신호를 전달하는 역할을 수행하며, 로우신호 출력부(11)는 외부의 제어에 따라, 로우신호 입력단자(13)로 일련의 로우신호를 전달하는 역할을 수행한다.
이와 같은 종래의 기술에 따른 이미지 셀의 상세한 이미지 센싱동작은 예컨대, 한국특허공개공보 제 2001-86511호 "씨모스 이미지 센서의 액티브 픽셀 회로"에 좀더 상세하게 개시되어 있다.
그러나, 이러한 구성을 갖는 종래의 기술에 따른 CMOS 이미지 센서의 이미지 셀(10)은 상술한 바와 같이, 광 다이오드(6)의 근처에 최소한 3개 이상의 트랜지스터를 배치하고 있기 때문에, 광 다이오드(6)의 점유영역, 즉, 수광 영역을 크게 배려할 수 없는 기본적인 문제점을 유발한다. 이처럼, 수광 영역이 최적화 되지 못하는 경우, 이미지 셀(10)은 최적의 개구율(Fill factor)을 유지할 수 없게 되며, 결국, 일정수준 이상의 품질을 유지할 수 없게 된다.
또한, 종래의 기술에 따른 이미지 셀(10)의 리셋 트랜지스터(1)는 소스 팔로워(Source follower)로 동작하기 때문에, 이른바, 백 게이트(Back-gate) 현상에 의한 전압손실을 기본적으로 겪을 수밖에 없게 되며, 결국, 그 구동능력이 크게 저하되는 문제점을 야기한다. 이처럼, 리셋 트랜지스터(1)의 구동능력이 크게 저하되는 경우, 일련의 리셋 과정을 리셋 트랜지스터(1)에 의존하는 광 다이오드(6)는 정확한 초기값으로 리셋될 수 없으며, 결국, 처음부터 불확실한 초기값을 갖을 수밖에 없게 된다.
이외에도, 앞의 버퍼 트랜지스터(4)는 리셋 트랜지스터(1)와 마찬가지로, 소스 팔로워로 동작하기 때문에, 리셋 트랜지스터(1)와 동일하게, 백 게이트 현상에 의한 전압손실을 겪을 수밖에 없게 되며, 결국, 광 다이오드(6)의 전압을 외부로 원활하게 전달하지 못하는 문제점을 유발하게 된다.
더욱이, 엑세스 트랜지스터(7)는 버퍼 트랜지스터(4)와 직렬로 연결되기 때문에, 이들을 정상적으로 구동시키기 위해서는 높은 구동전압이 요구될 수밖에 없으며, 결국, 종래의 이미지 셀(10)은 필요이상의 전력을 소비하는 문제점을 유발한다.
만약, 이러한 문제점들이 별도의 조치 없이, 그대로 방치되는 경우, 종래의 이미지 센서는 정상적인 품질을 유지할 수 없게 되며, 이 이미지 센서를 채용한 전자제품 역시 일정 수준 이상의 품질을 유지할 수 없게 된다.
따라서, 본 발명의 목적은 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 최소화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현하는데 있다.
본 발명의 다른 목적은 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기(Common-source amplifier)로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시키는데 있다.
본 발명의 또 다른 목적은 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 종래의 기술에 따른 이미지 센서의 이미지 셀을 개념적으로 도시한 회로 블록도.
도 2는 본 발명에 따른 단일 트랜지스터형 이미지 셀을 개념적으로 도시한 회로 블록도.
도 3은 본 발명의 일실시에 따른 단일 트랜지스터형 이미지셀의 적층구조를 도시한 예시도,
상기한 바와 같은 목적을 달성하기 위하여 본 발명에서는 외부에서 입사되는 빛에 의해 일정량의 전하를 저장하는 광 다이오드와, 이 광 다이오드와 전기적으로 연결되며, 일련의 초기화 상태에서, 광 다이오드에 저장되는 전하량에 따라, 전압이 변화하는 제 1 노드와, 앞의 제 1 노드와 전기적으로 직렬 연결되며, 외부의 로우신호(Row signal)를 제 1 노드로 선택·전달하는 제 2 노드와, 제 1 노드 및 제 2 노드의 전하 이동경로 상에 배치되며, 제 2 노드로부터 제 1 노드로 출력되는 전하의 일부를 중간 저장하는 캐패시터와, 일부 전극이 앞의 제 1 노드에 전기적으로 연결됨과 아울러, 다른 일부 전극이 일련의 컬럼라인(Column line)에 전기적으로 연결되며, 제 1 노드의 전압 변화에 따라, 선택적으로 턴-온(Turn-on)되어, 상술한 광 다이오드의 전압에 따라, 그 크기가 정해지는 전류를 컬럼라인으로 출력하는 트랜지스터의 조합으로 이루어지는 이미지 센서의 이미지 셀을 개시한다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 이미지 센서의 이미지 셀을 좀더 상세히 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 본 발명에 따른 이미지 센서의 이미지 셀(20)은 크게, 광 다이오드(30)와, 이 광 다이오드(30)의 각 단자, 즉, 양극(+)단자(30b) 및 음극(-)단자(30a)와 전기적으로 연결되는 제 1 노드(25) 및 제 3 노드(24)와, 앞의 제 1 노드(25)와 전기적으로 직렬 연결되는 제 2 노드(27)와, 제 1 노드(25) 및 제 2 노드(27)의 전하 이동경로 상에 배치되는 캐패시터(26)와, 자신의 일부 전극, 예컨대, 게이트 전극이 앞의 제 1 노드(25)에 전기적으로 연결됨과 아울러, 자신의 다른 일부 전극, 예컨대, 드레인 전극(22)이 일련의 컬럼라인(28)에 전기적으로 연결되는 트랜지스터(21)의 조합으로 이루어진다. 이 경우, 트랜지스터(21)의 또 다른 전극, 예컨대, 소오스 전극(23)은 접지 구조를 이룬다.
이때, 앞의 광 다이오드(30)는 외부에서 입사되는 빛에 따라, 전자와 홀을 발생시켜, 일정량의 전하를 저장하는 역할을 수행하며, 이러한 광 다이오드(30)에 저장되는 전하량의 변화에 따라, 광 다이오드(30)의 양극(+)단자(30b)에 전기적으로 연결된 제 1 노드(25)는 그 전압이 선택적으로 변화한다.
여기서, 제 2 노드(27)는 예컨대, 외부의 로우신호 출력부(40)로부터 출력되는 로우신호를 제 1 노드(25)쪽으로 선택·전달하는 역할을 수행하며, 캐패시터(26)는 제 2 노드(27)로부터 제 1 노드(25)로 출력되는 전하의 일부를 중간 저장하는 역할을 수행한다.
이 상태에서, 광 다이오드(30)에 걸리는 역방향 전압의 크기가 감소하고, 이와 함께, 제 2 노드(27)로부터 로우신호가 전달되는 경우, 제 1 노드(25)에 걸리는 전압은 이에 대응하여 증가하게 된다.
이때, 제 1 노드(25)는 트랜지스터(21)의 게이트 전극과 전기적으로 연결되어 있기 때문에, 제 1 노드(25)의 전압이 예컨대, 트랜지스터(21)의 문턱전압 이상으로 증가하는 경우, 이 영향으로, 트랜지스터(21)는 신속하게 턴-온될 수 있게 되며, 결국, 광 다이오드(30)의 전압에 해당하는 트랜지스터(21)의 전류는 드레인 전극(22)을 따라, 컬럼라인(28)으로 선택·출력될 수 있게 된다.
여기서, 광 다이오드(30)의 음극(-)단자(30a)에 전기적으로 연결된 제 3 노드(24)는 외부의 초기화 전압 공급상황에 따라, 광 다이오드(30)의 초기전압을 조절하여, 제 1 노드(25)를 초기화하는 역할을 수행한다.
이하, 상술한 구성을 갖는 본 발명의 단일 트랜지스터형 이미지 셀(20)을 이용한 구체적인 이미지 센싱과정을 상세히 설명한다.
먼저, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)를 하이 볼테이지(Hi-voltage)로 올려놓은 상태에서, 제 3 노드로 접지전압 또는 마이너스 전압을 가한다.
이처럼, 제 2 노드(27), 제 3 노드(24) 등에 앞의 언급에서와 같은 전압이 가해지는 경우, 광 다이오드(30)로는 순방향의 전류가 흐르게 되며, 결국, 제 1 노드(25)에는 "제 3 노드(24)에 걸린 접지전압 또는 마이너스 전압" 보다 "트랜지스터(21)의 턴-온 전압만큼 큰 크기를 갖는 초기전압"이 걸리게 된다.
예를 들어, 제 3 노드(24)에 "-VA-VD"의 전압이 걸린 경우, 제 1 노드(25)에는 "-VA"의 초기전압이 걸리게 된다.
이후, 제 3 노드(24)에 걸린 전압이 플러스 전압으로 돌아가면, 광 다이오드(30)에는 "광 다이오드(30)의 자체특성에 의해 정해지는 접합용량" 및 "캐패시터(26)의 크기"의 비에 의해 정해진 역방향 전압이 걸리게 된다.
위 과정을 통해, 제 1 노드(25)의 초기전압이 일차적으로 정해진 후, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)를 로우 볼테이지(Low-voltage) 상태로 내림으로써, 제 1 노드(25)의 초기전압을 최종적으로 확정하게 된다.
이와 같은 일련의 초기화 과정이 완료된 상태에서, 외부에서 일정 크기의 빛이 가해지면, 광 다이오드(30)에는 일련의 전자와 홀이 생성되며, 이들 중, 전자는 광 다이오드(30)의 N영역으로, 홀은 광 다이오드(30)의 P영역으로 분리된다.
이와 같은 분리과정이 지속적으로 진행되어, 전자와 홀의 누적량이 늘어나면, 광 다이오드(30)의 역방향 전압의 크기는 점차 감소하게 되고, 결국, 제 1 노드(25)에 걸리는 전압은 이에 대응하여, 점차 증가하게 된다.
이때, 비록 제 1 노드(25)에 걸리는 전압이 증가한다 하더라도, 그 값은 트랜지스터(21)의 문턱전압 보다 충분히 작기 때문에, 제 1 노드(25)에 별도의 추가 전압이 가해지지 않는 한, 트랜지스터(21)와 연계된 컬럼라인(28)에 제공되는 전류의 양은 무시할 수 있을 정도의 값을 갖는다.
물론, 상술한 과정에서, 광 다이오드(30)에 빛이 별도로 가해지지 않은 상태인 경우, 광 다이오드(30)는 일련의 전류 증가 없이, 역방향 전압상태를 유지하게 되며, 제 1 노드(25) 역시, 일련의 초기 전압상태를 그대로 유지하게 된다.
이 상태에서, 본 발명에서는 로우신호 출력부(40)를 제어하여, 제 2 노드(27)에 걸리는 전압을 하이 볼테이지로 올리게 된다.
이때, 일련의 수광동작에 광 다이오드(30)가 역방향 전압 감소 상태를 유지하고 있는 상태에서, 제 2 노드(27)에 걸리는 전압이 상술한 바와 같이, 하이 볼테이지로 올라가는 경우, 결국, 제 2 노드(27)와 전기적으로 직렬 연결된 제 1 노드(25)에 걸리는 전압은 이에 비례하여 추가로 증가하게 된다.
이때, 제 1 노드(25)는 트랜지스터(21)의 게이트 전극과 전기적으로 연결되어 있기 때문에, 제 1 노드(25)의 전압이 트랜지스터(21)의 문턱전압 이상으로 증가하는 경우, 이 영향으로, 트랜지스터(21)는 자연스럽게 턴-온될 수 있게 되며, 결국, 광 다이오드(30)의 전압에 해당하는 트랜지스터(21)의 전류는 드레인 전극(22)을 따라, 컬럼라인(28)으로 선택·출력될 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 일련의 이미지 센싱과정을 정상적으로 일단락 지을 수 있게 된다.
이와 같이, 본 발명에서는 광 다이오드의 양극단자를 일련의 초기전압설정에 활용하기 때문에, 이미지 센싱에 필요한 트랜지스터의 개수를 예컨대, 1개로 최소화시킬 수 있으며, 결국, 본 발명이 달성되는 경우, 광 다이오드(30)는 트랜지스터(21)의 영향에서 벗어나, 자연스런 사이즈 증가를 이룰 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 최적화된 개구율을 보유할 수 있게 된다.
또한, 본 발명에서는 일련의 이미지 센싱과정을 광 다이오드(30), 제 1 노드(25), 제 2 노드(27), 단위 트랜지스터(25) 등의 개별·연동작용에 의해 체계적으로 진행시키기 때문에, 트랜지스터(21)가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 유도할 수 있으며, 결국, 본 발명이 달성되는 경우, 트랜지스터(21)는 불필요한 전압 손실요인을 제거 받을 수 있게 되고, 그 결과, 본 발명의 이미지 셀(20)은 전체적인 이미지 센싱 품질을 정상적으로 유지할 수 있게 된다.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물들을 광 다이오드(30), 제 1 노드(25), 제 2 노드(27), 단위 트랜지스터(21) 등으로 간략화 하기 때문에, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시킬 수 있으며, 결국, 본 발명이 달성되는 경우, 공급전압의 활용도가 극대화됨으로써, 본 발명의 이미지 셀(20)은 전체적인 전력 소비량이 최소화되는 효과를 제공할 수 있게 된다.
이와 같이, 본 발명의 실시에 의해 이미지 셀(20)의 전체적인 전력 소비량이 최소화되는 경우, 본 발명을 채용한 이미지 센서는 통상의 전자제품 뿐만 아니라,예컨대, 휴대용 전원을 사용하는 전자제품에도 효율적으로 장착될 수 있게 된다.
한편, 상술한 본 발명의 단일 트랜지스터형 이미지 셀(20)은 통상적인 CMOS 공정을 통해 제조될 수도 있으나, 일련의 변형된 CMOS 공정을 통해 제조되어, 도 3에 도시된 바와 같은 형상을 이룰 수도 있다. 이 경우, 트랜지스터(21)는 예컨대, P형 기판상에, N형 소오스/드레인층이 형성되고,, 이 N형 소오스/드레인층 사이에 바텀 게이트(21a) 및 탑 게이트(21b)가 적층된 구조를 이룬다.
이때, 바텀 게이트(21a) 및 탑 게이트(21b) 사이에는 절연막(21c)이 개재되며, 이러한 "바텀 게이트(21a)-절연막(21c)-탑 게이트(21b)"의 적층구조에 의해 상술한 캐패시터(26)가 정의된다.
여기서, 도면에 도시된 바와 같이, 상술한 바텀 게이트(21a)는 뒤쪽으로 길게 연장된 구조를 이루는 바, 이 상태에서, 바텀 게이트(21a)의 상부에는 예컨대, N형 폴리실리콘층(21d)이 얹혀지며, 이러한 "바텀 게이트(21a)-폴리실리콘층(21d)"의 적층구조에 의해 상술한 광 다이오드(30)가 예컨대, P-N접합 형태로 정의된다.
요컨대, 일련의 변형된 CMOS 공정이 진행되는 경우, 본 발명의 이미지 셀(20)을 이루는 각 소자들, 즉, 트랜지스터(21), 캐패시터(26), 광 다이오드(30) 등은 "하나의 액티브 영역"내에 모두 일괄·배치될 수 있게 되며, 이러한 구조를 토대로, 본 발명의 이미지 셀(20)은 최소화된 사이즈를 유지할 수 있게 되고, 결국, 앞서 언급한 여러 가지 효과들뿐만 아니라, 고집적화에 유리한 효과 또한 추가로 제공할 수 있게 된다.
이후, 본 발명에서는 상술한 초기화동작, 수광동작, 로우신호 입력동작 등을지속적으로 반복·진행시킴으로써, 광 다이오드(30)에 빛이 조사되었는가의 여부가 컬럼라인(28)으로 신속하게 전달될 수 있도록 하고, 이를 통해, 일련의 이미지 센싱과정이 정상적으로 마무리될 수 있도록 한다.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 광 다이오드의 양극단자가 일련의 초기전압설정에 활용되도록 하여, 이미지 센싱에 필요한 트랜지스터의 개수를 최소화하고, 이를 통해, 광 다이오드 영역의 사이즈 증가를 자연스럽게 유도함으로써, 이미지 셀의 개구율 최적화를 구현할 수 있다.
또한, 본 발명에서는 일련의 이미지 센싱과정이 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등의 개별·연동작용에 의해 체계적으로 이루어질 수 있도록 하고, 이를 통해, 트랜지스터가 예컨대, 공통-소스 증폭기로 동작할 수 있도록 함으로써, 트랜지스터의 불필요한 전압 손실요인을 제거하고, 결국, 이미지 셀의 전체적인 이미지 센싱 품질을 정상적으로 유지시킬 수 있다.
더욱이, 본 발명에서는 이미지 센싱과정에 참여하는 각 구성물을 광 다이오드, 단위 캐패시터, 단위 트랜지스터 등으로 간략화 하여, 트랜지스터들간의 불필요한 직렬관계 형성을 배제시키고, 이를 통해, 공급전압의 활용도를 극대화시킴으로써, 이미지 셀의 전체적인 전력 소비량을 최소화시킬 수 있다.
이러한 본 발명은 이미지 센서가 구비될 수 있는 다양한 전자기기, 예컨대, 노트북 컴퓨터, PDA, 이동 통신기, 디지털 카메라, 비디오 카메라 등에서 전반적으로 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.

Claims (2)

  1. P-N 접합 구조를 이루며, 외부에서 입사되는 빛에 의해 일정량의 전하를 저장하는 광 다이오드와;
    상기 광 다이오드의 양극(+)단자와 전기적으로 연결되며, 상기 광 다이오드의 초기화 상태에 맞추어 초기화 되고, 상기 광 다이오드의 후속 전하 저장상태에 따라, 전압이 변화하는 제 1 노드와;
    상기 제 1 노드와 전기적으로 직렬 연결되며, 외부의 로우신호(Row signal)를 상기 제 1 노드로 선택·전달하여, 상기 제 1 노드의 추가 전압상승을 선택적으로 유도하는 제 2 노드와;
    상기 광 다이오드의 음극(-)단자와 전기적으로 연결되며, 외부의 초기화 전압 공급상황에 따라, 상기 광 다이오드의 양단전압을 조절하여, 상기 제 1 노드를 초기화하는 제 3 노드와;
    상기 제 1 노드 및 제 2 노드의 전하 이동경로 상에 배치되며, 상기 제 2 노드로부터 상기 제 1 노드로 출력되는 전하의 일부를 중간 저장하는 캐패시터와;
    일부 전극이 상기 제 1 노드에 전기적으로 연결됨과 아울러, 다른 일부 전극이 일련의 컬럼라인(Column line)에 전기적으로 연결되며, 상기 제 1 노드의 전압 변화에 따라, 선택적으로 턴-온(Turn-on)되어, 상기 광 다이오드의 전압에 따라 그 크기가 정해지는 전류를 상기 컬럼라인으로 출력하는 트랜지스터를 포함하는 것을 특징으로 하는 단일 트랜지스터형 이미지 셀.
  2. 삭제
KR10-2002-0005909A 2002-02-01 2002-02-01 단일 트랜지스터형 이미지 셀 KR100448986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005909A KR100448986B1 (ko) 2002-02-01 2002-02-01 단일 트랜지스터형 이미지 셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0005909A KR100448986B1 (ko) 2002-02-01 2002-02-01 단일 트랜지스터형 이미지 셀

Publications (2)

Publication Number Publication Date
KR20030065863A KR20030065863A (ko) 2003-08-09
KR100448986B1 true KR100448986B1 (ko) 2004-09-18

Family

ID=32220208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0005909A KR100448986B1 (ko) 2002-02-01 2002-02-01 단일 트랜지스터형 이미지 셀

Country Status (1)

Country Link
KR (1) KR100448986B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9894301B2 (en) 2012-10-12 2018-02-13 Samsung Electronics Co., Ltd. CMOS image sensors with photogate structures and sensing transistors, operation methods thereof, and image processing systems including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718879B1 (ko) * 2005-06-28 2007-05-17 (주)실리콘화일 2-트랜지스터 구조를 갖는 이미지 센서의 단위화소
KR101298327B1 (ko) * 2011-12-09 2013-08-20 제주대학교 산학협력단 광 저장 장치 및 방법
KR102191327B1 (ko) 2014-01-14 2020-12-15 삼성전자주식회사 단위 픽셀 및 이를 포함하는 이미지 픽셀 어레이

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962844A (en) * 1997-09-03 1999-10-05 Foveon, Inc. Active pixel image cell with embedded memory and pixel level signal processing capability
JP2000092396A (ja) * 1998-09-16 2000-03-31 Olympus Optical Co Ltd 増幅型固体撮像素子を用いた撮像装置
JP2001036059A (ja) * 1999-07-22 2001-02-09 Minolta Co Ltd 固体撮像装置
KR20010079946A (ko) * 1998-09-30 2001-08-22 마이클 골위저, 호레스트 쉐퍼 라인들 및 칼럼들로 어드레스될 수 있는 이미지센서들에서의 노출-의존성 잡음 교정 방법 및 장치
US6313455B1 (en) * 1999-08-16 2001-11-06 Intel Corporation CMOS pixel cell for image display systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962844A (en) * 1997-09-03 1999-10-05 Foveon, Inc. Active pixel image cell with embedded memory and pixel level signal processing capability
JP2000092396A (ja) * 1998-09-16 2000-03-31 Olympus Optical Co Ltd 増幅型固体撮像素子を用いた撮像装置
KR20010079946A (ko) * 1998-09-30 2001-08-22 마이클 골위저, 호레스트 쉐퍼 라인들 및 칼럼들로 어드레스될 수 있는 이미지센서들에서의 노출-의존성 잡음 교정 방법 및 장치
JP2001036059A (ja) * 1999-07-22 2001-02-09 Minolta Co Ltd 固体撮像装置
US6313455B1 (en) * 1999-08-16 2001-11-06 Intel Corporation CMOS pixel cell for image display systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9894301B2 (en) 2012-10-12 2018-02-13 Samsung Electronics Co., Ltd. CMOS image sensors with photogate structures and sensing transistors, operation methods thereof, and image processing systems including the same

Also Published As

Publication number Publication date
KR20030065863A (ko) 2003-08-09

Similar Documents

Publication Publication Date Title
US7110030B1 (en) Solid state image pickup apparatus
US6946637B2 (en) Image sensing device using MOS type image sensing elements
JP5529613B2 (ja) 光電変換装置及び撮像システム
EP2375728B1 (en) Solid-state image pickup element and method for controlling same
EP1562371B1 (en) CMOS image sensor using shared transistors between pixels
US6160281A (en) Active pixel sensor with inter-pixel function sharing
US8174601B2 (en) Image sensor with controllable transfer gate off state voltage levels
JP5538876B2 (ja) 固体撮像装置
US20060108618A1 (en) CMOS image sensor having buried channel MOS transistors
US8367998B2 (en) Image sensor having a charge pump circuit and a drive transistor
US7728898B2 (en) Semiconductor device having temporary signal storage unit
KR20030008481A (ko) 씨모스 이미지 센서
KR100691023B1 (ko) 능동 화소 센서 어레이
KR100448986B1 (ko) 단일 트랜지스터형 이미지 셀
KR100724255B1 (ko) 시모스 이미지 센서
US20050151867A1 (en) Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement
WO2002019429A2 (en) Imaging device and method
US7646048B2 (en) CMOS image sensor
WO2023079795A1 (ja) 撮像装置
KR100724254B1 (ko) 이미지 센서
KR100444494B1 (ko) 특성을 향상시킨 시모스 이미지센서의 단위화소
JP2009158737A (ja) 撮像装置
KR20040093901A (ko) 다기능을 갖는 리셋트랜지스터가 내장된 씨모스 이미지센서의 단위화소
JP3142943B2 (ja) 固体撮像装置
JP2004349985A (ja) 固体撮像装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070907

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee