KR100427836B1 - 듀얼모드fm/cdma통신시스템 - Google Patents

듀얼모드fm/cdma통신시스템 Download PDF

Info

Publication number
KR100427836B1
KR100427836B1 KR1019970704331A KR19970704331A KR100427836B1 KR 100427836 B1 KR100427836 B1 KR 100427836B1 KR 1019970704331 A KR1019970704331 A KR 1019970704331A KR 19970704331 A KR19970704331 A KR 19970704331A KR 100427836 B1 KR100427836 B1 KR 100427836B1
Authority
KR
South Korea
Prior art keywords
digital
signal
coupled
cdma
signals
Prior art date
Application number
KR1019970704331A
Other languages
English (en)
Inventor
피터 제이. 블랙
나산이엘 비. 윌슨
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Application granted granted Critical
Publication of KR100427836B1 publication Critical patent/KR100427836B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
    • H04L27/2337—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal using digital techniques to measure the time between zero-crossings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/18—Information format or content conversion, e.g. adaptation by the network of the transmitted or received information for the purpose of wireless delivery to users or terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transceivers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transmitters (AREA)

Abstract

주파수 변조 (FM) 및 다원 접속 모드에서 동작시 정보 신호를 통신하기 위한 듀얼 모드 디지털 통신 시스템을 이하 개시한다. 디지털 통신 시스템은 FM 모드 동작시 FM 통신 신호를 사용하여 정보 신호를 전송하고, 다원 접속 모드 동작시 다원 접속 통신 신호를 사용하여 정보 신호를 전송하는 듀얼 모드 전송기 (14) 를 포함한다. 통신 시스템은 FM 모드 동작시 FM 통신 신호를 수신하고, 다원 접속 모드 동작시 다원 접속 통신 신호를 수신하는 듀얼 모드 수신기 (16) 를 더 포함한다. FM 모드에서 동작시 수신된 FM 신호로부터 정보 신호를 회복하고, 다원 접속 모드 동작시 수신된 다원 접속 신호를 회복하는 디지털 복조기 (96) 는 듀얼 모드 수신기 (16) 내에 설치된다.

Description

듀얼 모드 FM/CDMA 통신 시스템{Dual-Mode FM/CDMA Communication System}
통상적으로, 수신된 FM 통신 신호의 변조는 아날로그 신호 처리 기술을 이용하여 실행된다. 그러나, 디지털 신호 처리 기술을 이용하여 아날로그 통신 신호 처리가 가능한 방법이 최근 개발되고 있다. 이러한 기술들 중에는 메시지 정보를 복원하는 위상 샘플링 및 입력 신호를 판별하여 메시지 정보를 복원하는 방법이 포함된다. 메시지 정보는 예를 들어 직교 검출 처리를 이용하여 복원된다.
디지털 장치에 적합한 FM 변조 기술 중 하나는 직접 변환으로 알려져 있다. 이 기술을 사용하여, 직접 변환 또는 제로-이프(zero-if) 수신기가 입력 RF 신호를 혼합시켜 베이스밴드로 직접 하향변환시킨다. 직접 변환의 이점은 채널 선택적인 필터링이 베이스밴드에서 실행될 수 있으며, 따라서 집적 회로 기술을 이용하여 용이하게 구현되어 진다.
직접 변환 변조의 단점 중 하나는 DC 스펙트럼 성분 (spectral components)을 포함할 수도 있는 원하는 베이스밴드 신호와 함께 혼합기의 출력에 나타날 수도 있는 바람직하지 못한 DC 오프셋 전압이다. 원하지 않는 DC오프셋 전압은 혼합기 스테이지 내에 발생하는 DC 오프셋으로부터 뿐만 아니라, DC까지 혼합되는 RF 국부 발진기 누설로부터 발생될 수 있다. FM 복조 과정에서 이러한 원하지 않는 DC 오프셋의 영향은, 예를 들어 이상적인 복조 신호에 적용되는 비선형성으로 모델링될 수 있다. 결과적인 왜곡 크기 (distortion magnitude), 즉 오프셋 에러는 FM 신호 인벨로프 (envelop) 와 관련된 DC 오프셋 크기의 함수이다. 통상적인 오디오 장치에서, 충실도 (acceptable fidelity) 의 몇 퍼센트 (a few percent) 보다도 더 작은 오프셋 에러를 요구한다. 따라서, 원하지 않는 DC 오프셋으로부터 원하는 베이스밴드 신호의 추출이 가능한 디지털 FM 수신기가 필요하다.
또한, 직접 변환 수신기는 상대적으로 좁은 다이나믹 레인지 (dynamic range) 를 나타내는 경향이 있다. 수신된 FM 신호의 다이나믹 레인지를 수용하기 위해서, 부가적인 자동 이득 조절 (AGC) 회로가 제공될 필요가 있다. 통상적인 디지털 수신기에서, 자동 이득 조절 과정은 검출, 아날로그-디지털 변환 및 입사 신호 전력의 베이스밴드 측정을 포함한다. 측정된 값은 원하는 기준값 및 생성된 에러값과 비교된다. 에러값은 루프 필터를 통해 필터링되고, 필터링된 디지털 출력은 원하는 신호 전력에 일치시키기 위해 신호 세기 (strength)를 제어하기 위한 증폭 이득을 제어하는데 이용된다. 잡음률에 대한 최적화 신호로 디지털 변조를 실행하기 위해서, 자동 이득 조절은 베이스밴드 아날로그 디지털 변환기의 전체 다이나믹 레인지 (full dynamic range) 에 근접한 베이스밴드 파형의 크기를 홀드 (hold) 시키는데 사용된다. 그러나, 통상적으로 수신된 신호 전력의 전체 다이나믹 레인지를 커버하기 위해서는 자동 이득 조절 증폭기의 설비가 요구된다.
임의의 동작 환경에서, 디지털 수신기는 신호 전력에 있어서 빠르고 넓은 변화를 거친 신호를 수신할 수도 있다. 예를 들어, 디지털 수신기에서는 코드 분할 다중 접속 (CDMA) 모바일 셀룰러 폰 (mobile cellular telephones) 에 사용되는 디지털 수신기에서는 수신된 신호의 적절한 처리를 위해 수신된 신호의 전력을 제한할 필요가 있다. 마찬가지로, CDMA에 호환되고 종래 FM에 호환되는 디지털 수신기, 즉 듀얼 모드 CDMA/FM 수신기에서는 광대역 CDMA 신호 및 협대역 FM 신호 양측 모두에 있어서 전력 제한이 필요하다. 제한하는 처리는 수신된 FM 및 CDMA 신호 전력에 대한 다이나믹 레인지가 상이함으로 인하여 복잡해진다. 즉, 수신된 FM 신호의 크기는 셀룰러 시스템에서 110dB인 다이나믹 레인지 이상으로 변할 수도 있고, CDMA 시스템내의 전력 제어 기술은 매우 제한된 다이나믹 레인지, 즉 약 80dB인 통상적인 결과가 되게 할 수도 있다.
듀얼 모드 CDMA/FM 수신기의 각 모드에 대해 AGC 회로를 분리한 설비는 하드웨어의 복잡도 및 수신기의 비용을 증가시킨다. 따라서, 협대역 및 넓은 다이나믹 레인지 FM 신호에 대해서 뿐만 아니라, 더 제한된 다이나믹 레인지의 광대역 CDMA 신호 양측 모두에 대해서 동작이 가능한 AGC 회로를 제공하는 것이 바람직하다.
디지털 FM 수신기내에서, 다수의 기술은 디지털 FM 복조 결과를 이용해왔다. 통상적으로 이용되는 기술은 제로 크로스 카운트(zero cross count)를 이용한 IF 복조, 또는 직교 검출을 이용한 베이스밴드 복조를 포함한다.
직교 FM 복조에 대한 배타적인 디지털 접근 방법은 Motorola, Inc 에 양도된 미국 특허 제 4,675,882 호인 "FM Demodulator"에 개시되어 있다. '882 특허는 거의 제로 주파수에서 중심이 되고 직교 FM 신호를 구성하는 샘플링된 입력 벡터를 처리하도록 설계되어 있다. 직교 입력 벡터는 소정의 크기 범위 내에 있도록 스케일 (scale) 된다. 게다가, 입력 벡터는 위상 축적기 (phase accumualtor) 에 의해서 생성된 코어스 (coarse) 위상값에 근거하여 소정의 4분원으로 회전된다. 소정의 4분원 (quaduant) 내에서 미세 (fine) 위상값은 회전 벡터에 근거하여 설정되고, 미세 및 코어스 위상값이 가산되어 합성 위상값으로서 출력된다. 그 후, 연속적인 합성 위상 샘플이 복조된 메시지 샘플 시퀀스를 생성하기 위해 추출된다.
'882 특허의 검출 장치의 다양한 특성은 전용 디지털 하드웨어를 사용하는 것보다 디지털 신호 처리 내의 장치 구현에 더 도움이 된다. 예를 들어, 위상이 일치하지 않는 (out-of-phase) 베이스밴드 성분과의 승산 (乘算, multiplication) 에 우선하여 위상이 일치하는 (in-phase) 베이스밴드 신호 성분의 반전을 생성하기 위해 '882 장치는 디지털 가역기에 의존한다. 바람직한 접근법으로, 가역기는 디지털 신호 처리상에서 가장 용이하게 실행되는 체비세브 다항식 근사법 (Chebyshev polynominal approximation) 을 사용하여 함수 f(x) = 1/x 을 어림짐작한다 (approximate). 불행하게도, 이러한 디지털 프로세서의 높은소비 전력은 개인 통신 장치와 같은 다양한 형태의 휴대용 통신 트랜시버를 위한 전용 디지털 하드웨어에 비해 단점이 있다.
게다가, '882 특허의 복조 장치에서는 국부 발진기 누설 (local oscillator leakage) 로부터 뿐만 아니라, 원하지 않는 DC 공급의 다양한 다른 원인으로부터 발생하는 DC 오프셋 에러가 발생하기 쉽다. 즉, '882장치는 입력 파형 내의 DC 신호 에너지를 직교 베이스밴드 신호 성분을 나타내는 제로 주파수 베이스밴드에 직접 사상한다. 따라서, 상당한 외부로부터의 DC 신호 에너지의 존재로 결과적인 위상각 추정은 파괴될 수도 있다.
신호 필터링은 대역 밖의 신호 (out of band signal) 를 적당히 제거하기 위해 중간 주파수 (Intermediate Filter : IF) 필터를 사용하여 수행된다. 비록, 필요한 신호에 대한 제거 능력은 세라믹 IF 필터를 사용하여 수행될 수도 있지만, 이들을 상대적으로 크고 비싸지는 경향이 있다. 통상적으로, 더 소형이고 값싼 IF 필터는 원하는 신호 제거 특성을 소유하도록 실현되는 것이 불가능하므로 FM 셀룰러 폰 수신기에 이용될 수 없다.
잘 알려진 바와 같이, 집적회로 (IC) 기술에 있어서 최근의 진전은 매우 소형이며 저렴한 액티브 베이스밴드 필터의 실현을 가능하게 한다. 밴드 밖의 신호 제거를 충분히 하도록 액티브 IC 베이스밴드 필터를 이용하는 것이 바람직하며, 따라서 소형이며 저렴한 IF 필터가 이용되어 임의의 추가적인 필요한 신호 제거를 제공하는 것이 가능하다. 또한, 액티브 필터의 제거 능력은 필터 이득의 함수이지만, 고이득 액티브 베이스밴드 IC 필터는 바람직하지 못한 DC 바이어스 오프셋에 대한 증가된 자화율을 나타낸다. 이러한 증가된 자화율은 오프셋 원 (offset sources) 의 증가된 증폭에 기인될 수도 있다. 즉, 이들 바람직하지 못한 DC 신호 성분은 액티브 베이스밴드 IC 필터에 의해서 증폭되고, FM 복조기의 잡음원으로서 동작한다.
따라서, 액티브 베이스밴드 IC 필터의 이용은 바람직하지 못한 DC 오프셋을 억제하기 위한 일부 메카니즘을 제공할 필요성이 있다. 불행하게도, 전형적인 종래 디지털 수신기의 IF 처리 체인 (chain) 은 RF 반송파 주파수가 DC로 변환되는 선택된 주파수를 갖는 국부 발진기를 포함함으로써, 결과적으로 DC 오프셋 억제시 반송파 주파수에서의 증폭 및 위상 정보가 왜곡된다. 이것은 직교 위상 변이 키잉 (quadrature phase shift keying) (QPSK) 기술을 이용하여 전송된 것들과 같은 억제 반송파 신호의 디지털 복조에 대한 문제는 아니다. 그러나, FM 셀룰러 폰 시스템에서 충분한 증폭 및 위상 정보는 반송파 주파수에 나타나며, 이러한 정보가 파괴되었는지의 여부에 따라 동작에 바람직하지 못한 영향을 받는다.
표준 FM 셀룰러 폰 시스템에서, 음성 정보는 FM 변조기에 인가되는 것에 우선하여 300Hz 이하의 주파수로 신호 에너지를 억압하기 위해서 고역 통과 필터를 통해 통과된다. 비록 일부 음성 정보가 300Hz 이하의 오프셋 주파수에서의 FM 파형내에 나타날 수도 있으나, 이러한 중간 산물들 (intermediates) 은 변화가 있다 (nonstationary). 따라서, 저주파 중간 산물들의 억압은 보통 상당한 음성 정보의 손실을 일으키지는 않는다.
따라서, 본 발명의 다른 목적은 반송파 주파수 정보의 손실이 없는 베이스밴드 필터링 실행이 가능한 듀얼 모드 수신기 내에 포함된 AGC 장치를 제공하는데 있다.
발명의 개요
본 발명은 주파수 변조 (FM) 모드 및 코드 분할 다중 접속 (CDMA) 에서 동작시 정보 신호를 통신하는 새로운 듀얼 모드 디지털 통신 시스템에 관한 것이다. 디지털 통신 시스템은 FM 모드 동작시 FM 통신 신호를 사용하는 정보를 전송하기 위한, 그리고 CDMA모드 동작시 확산 스펙트럼 QPSK 신호를 사용한 정보 신호를 전송하기 위한 듀얼 모드 송신기를 포함한다.
통신 시스템은 FM 모드 동작시 FM 통신 신호를 수신하고, CDMA모드 동작시 확장 스펙트럼 QPSK 신호를 수신하는 듀얼 모드 수신기를 더 포함한다. 듀얼 모드 수신기는 FM 모드에서 동작시 수신된 FM 신호로부터 정보 신호를 복원하고, CDMA 모드 동작시 수신된 QPSK 신호로부터 정보 신호를 복원하는 디지털 복조기를 더 포함한다.
듀얼 모드 수신기와 관련하여, FM 복조기는 바람직하게는 제로 주파수로부터 미리 규정된 베이스밴드 주파수 오프셋 중심에 있는 디지털화된 수신 베이스밴드 FM 통신 신호를 복원된 정보 신호로 변환하기 위해서 디지털 복조기 내에 포함될 수도 있다. 수신된 베이스밴드 신호의 각 디지털 샘플이 직교위상의 제 1 및 제 2 샘플 성분을 포함하도록 변환이 실행된다. 바람직한 방법으로, FM 복조 입력 신호의 각 디지털 샘플의 제 1 과 제 2 샘플 성분의 비를 계산한다. 위상 복조 신호는 각 디지털 샘플 비의 아크탄젠트 (arctangent) 를 결정하여 계산된다.복조 정보 신호와 동일한 주파수 복조 신호는 디지털 미분기를 사용하여 복조된 위상 시퀀스를 필터링 함으로서 계산된다.
본 발명은 주파수 변조 (FM) 통신 시스템에 관한 것이다. 특히, 본 발명은 FM 또는 코드 분할 다중 접속 (CDMA) 모드의 새로운 듀얼 모드 통신 시스템의 선택적 동작에 관한 것이다.
도 1 은 본 발명에 따른 듀얼 모드 디지털 통신 시스템을 표시한 도면.
도 2 는 본 발명의 통신 시스템의 듀얼 모드 송신기 내에 포함된 오디오 보간 필터를 표시한 도면.
도 3a 내지 도 3d 는 FM 모드의 듀얼 모드 송신기 내에 포함된 광대역 파형 발생기에 의해 생성된 한 쌍의 샘플링된 시누소이드형 (sinusoidal-like) 의 광대역 파형을 표시한 도면.
도 3e 는 도 3a 내지 3d 에 표시한 정보를 테이블형태 (tabular form) 로 표시한 도면.
도 4 는 광대역 데이터 파형 발생기의 바람직한 방법을 표시한 블록도.
도 5 는 듀얼 모드 송신기 내에 포함된 이득 조절 네트워크 및 컴바이너에 대한 블록도.
도 6 은 선택적으로 CDMA 및 디지털 FM 변조 신호를 RF 송신기에 제공하도록 동작하는 CDMA/FM 멀티플렉서에 대한 블록도.
도 7 은 본 발명의 듀얼 모드 수신기 내에 포함된 I/Q FM 복조기의 바람직한 실시형태를 나타낸 블록도.
도 8 은 I 채널 DC 오프셋 소거 시스템을 표시한 블록도.
도 9a 는 I 채널 DC 오프셋 루프 필터 네트워크 내에 포함된 양자화 루프 필터의 바람직한 실시형태를 나타낸 블록도.
도 9b 는 DC 오프셋 보정 루프가 추적 및 획득 모드에서 동작시 설정된 시상수에 대한 하나의 세트를 나타낸 표.
도 10 은 I/Q FM 복조기 내에 포함된 I/Q 위상 발생기를 표시한 블록도.
도 11 은 I/Q FM 복조기 내에 포함된 위상 대 주파수 발생기 (phase to frequency genetator) 의 바람직한 실시형태를 나타낸 블록도.
도 12a 는 IF 신호 증폭을 제어하기 위해 동작하는 디지털 AGC 루프의 구조에 대한 개략도.
도 12b 는 디지털 AGC 루프의 RSSI 네트워크의 바람직한 실시형태를 나타낸 블록도.
도 13a 는 적분기 및 감산기를 포함한 디지털 AGC 네트워크의 바람직한 실시형태를 나타낸 도면.
도 13b 는 선택된 AGC 루프 이득 파라미터의 다양한 결합에 대응하는 AGC 루프 시상수에 대한 표.
도 14a 는 본 발명의 듀얼 모드 수신기 내에 포함된 주파수 추적 루프의 바람직한 실시형태를 나타내는 도면.
도 14b 는 선택된 루프 이득 상수와 연합된 주파수 추적 루프의 시상수에 대한 표.
도 15 는 본 발명의 듀얼 모드 수신기 내에 포함된 오디오 디시메이션 (decimation) 필터의 바람직한 실시형태를 나타낸 도면.
도 16 은 광대역 데이터 복원 네트워크의 예시적인 실시형태를 개략적으로 나타낸 도면.
도 17은 광대역 데이터 복원 네트워크 내에 포함된 보간 필터에 대한 블록도.
도 18a 는 시간 복원 및 (timing recovery) 맨체스터 디코드 네트워크에 대한 블록도.
도 18b는 맨체스터 디코드 네트워크 내의 위상 동기 루프와 관련된 루프 대역폭과 시상수에 대한 도면.
도 19a 는 광대역 데이터 복원 네트워크 내에 포함된 NRZ 디코더를 개략적으로 표시한 부분도.
도 19b는 NRZ 디코더 내에 포함된 NRZ 논리 회로의 동작을 요약한 표.
도 1 은 본 발명에 따른 듀얼 모드 디지털 통신 시스템을 표시한 도면이다. 듀얼 모드 통신 시스템은 듀얼 모드 디지털 수신기 (16) 에 디지털 정보 신호를 전송하기 위해 배치된 듀얼 모드 송신기 (14) 를 포함한다. 디지털 FM 모드에서, 전송된 디지털 정보 신호는 디지털화된 오디오 및 광대역 데이터 신호를 근거로 하여 RF 캐리어의 FM 변조를 통해 듀얼 모드 송신기 내에서 생성된다. 동작의 다원 접속 모드시, 예를 들어 전송된 정보 신호는 코드 분할 다중 접속 (CDMA) 정보 신호로 이루어진다. 제어 프로세서 (미도시) 에 의해 송신기 (14) 로 제공된 FM/CDMA 모드 선택 신호는 디지털 FM 또는 CDMA 모드 동작의 선택이 가능하다.
1. 듀얼 모드 송신기의 개요
도 1 을 참조하면, 송신기 (14) 의 디지털 FM 처리 체인 (processing chain) 은 디지털 신호 처리 (DSP) (20)로부터 샘플된 오디오 정보 신호 (18) 를 수신하기 위해서 뿐만 아니라, 제어 프로세서 (control processor) (미도시) 로부터 이진 메시지 데이터 (21) 의 직렬 스트림 (serial stream) 을 수신하도록 구성된다. 예시적인 실시형태에서, 샘플링된 (예를 들면, 12 비트) 오디오 정보신호 (18) 는 20 kilosamples/second (ksps) 의 속도로 송신기 (14) 의 오디오 보간 필터 (42) 에 제공된다. 이하 설명에 따르면, 보간 필터 (42) 는 20ksps로 샘플링된 오디오 데이터를 120ksps 스트림의 샘플링된 오디오 데이터 (44) 로 변환시키며, 각 오디오 샘플 (44) 은 10 비트로 구성된다. 그 후, 샘플링된 오디오 데이터 (44) 는 광대역 데이터 파형 발생기 (54) 에 의해서 제공된 샘플된 광대역 데이터 파형 (50) 으로 콤바이너 이득 조절 네트워크 (48) 내에서 결합된다.
콤바이너와 이득 조절 네트워크 (48) 에 의해서 생성된 혼합 디지털 FM 변조 신호 (58) 는 CDMA/FM 전송 인터페이스 내에 모드 선택 스위치 (60) 로 제공된다. 디지털 FM 모드 동작시, CDMA/FM 모드 선택 스위치 (60) 는 디지털 아날로그 변환기 (DAC) (62) 로 디지털 변조 신호를 공급한다. RF 송신기 (64) 내에서, 결과 아날로그 FM 변조 신호는 중간 주파 캐리어의 주파수로 직접 변조된다. 본 발명에 따라 디지털 FM 변조 신호가 발생되는 바람직한 방법에 대한 더 상세한 설명은 도 2 내지 도 4 를 참조하여 이하에서 상세히 설명하도록 한다.
디지털 FM 모드 내의 동작으로부터 CDMA 모드에서의 동작으로 전환 시에, CDMA입력 선 (66) 에 의해서 전송된 CDMA 데이터 신호는 디지털 FM 모드 변조 신호 대신에 RF 송신기 (64) 에 공급된다. CDMA 모드 동작시 송신기 (64) 는 CDMA 모드 동작시 정보가 전송되는 특정 영역 (즉, 셀) 에 통상적으로 대응하는, 동위상 (I : In-phase) 및 직교 위상 (Q : Qudrature-phase) 의사 난수 (擬似亂數) 잡음 (Pseudorandom Noise) 시퀀스 (PNI 및 PNQ) 를 발생한다. 송신기 (64) 내에서, CDMA 데이터 신호는 전송에 우선하여 CDMA 데이터 신호를 확장하도록 PNI 및 PNQ 와 XOR (배타적 논리합, eXclusive-OR) 된다. 결과적인 I 채널 부호 확장 시퀀스 및 Q 채널 부호 확장 시퀀스는 시누소이드의 직교 쌍 (a quadrature pair of sinusoids) 을 이상 (bi-phase) 변조하는데 사용된다. 변조된 시누소이드는 듀얼 모드 수신기 (16) 로 통신 채널에 대한 안테나 (70) 를 통해 방사되기 전에 합산되고, 대역 통과 필터링되고, RF 주파수로 이동되고, 그리고 이득 필터링 및 증폭된다. 예시적인 CDMA 송신기 및 파형 발생기는, 본 발명의 양도인에 의해 양도되고 여기에서 참조하였으며, 1992년에 간행된 미국 특허 제 5,103,459 호인 "System and Method for Generating Signal Waveform in a CDMA Cellular Telephone System" 에 개시되어 있다.
Ⅱ. 듀얼 모드 수신기의 개요
도 1 을 참조하여, 듀얼 모드 수신기 (16) 는 듀얼 모드 송신기 (14) 에 의해서 전송된 I 및 Q 정보신호를 수신하는 수신 안테나 (80) 를 포함한다. CDMA 및 디지털 FM 모드 동작시, 안테나 (80) 에 의해서 수신된 I 및 Q 채널 정보 신호는 아날로그 수신기 (84) 를 직접 변환함으로서 처리된다. 아날로그 수신기 (84) 내에서, I 및 Q 정보 신호는 동위상 (I) 및 직교 위상 (Q) 베이스밴드 신호를 생성하도록 국부 발진기 신호와 혼합된다. 디지털 FM 모드 동작시, 국부 발진기 주파수는 RF 캐리어 주파수로부터 소정의 이득으로 오프셋되도록 선택된다. 이러한 방법으로, 수신된 I 및 Q 정보 신호는 제로 주파수로부터, 즉 제로 이프 (zero-if) 로부터 소정의 이득으로 오프셋된 I 및 Q 디지털 FM 베이스밴드 신호로 변환된다.
상술한 바와 같이, 종래 직접 변환 FM 수신기 내에서, 입력 파형 내에 포함된 임의의 원하지 않는 DC 신호 에너지는 원하는 직교 베이스밴드 신호 성분에 중심이 되는 제로 주파수 베이스밴드에 직접 사영된다. 결과적으로, 위상각의 다음 추정은 충분한 외부로부터의 DC 신호 에너지가 나타나 왜곡될 수도 있다. 본 발명에 따르면, 아날로그 수신기 (84) 내로 의도적으로 유입된 주파수 오프셋은 베이스밴드 I 및 Q 신호의 처리시 이러한 바람직하지 못한 DC 신호 에너지가 제거되는 것이 가능하다.
CDMA 모드 동작시, I 및 Q 채널 베이스밴드 신호 성분은 CDMA/FM 수신기 인터페이스의 아날로그 디지털 변환기 (ADC) (92) 로 수신기 출력선 (88 및 90) 을 통해 제공된다. 그 후, 베이스밴드 CDMA 신호 성분은 ADC (92) 로부터 CDMA 처리 네트워크 (94) 로 전송된다. CDMA 처리 네트워크 (94) 내에서, 예를 들어 베이스밴드 CDMA 신호 성분은 미국 특허 제 5,103,459 호에 개시된 방식으로 복조되고, 디인터리빙 (deinterleaving) 되며, 그리고 디코딩된다.
디지털 FM 모드 동작시, 베이스밴드 I 및 Q 신호는 수신기 출력 선 (88 및 90) 을 통해 ADC (92) 로 제공된다. ADC (92) 내에서, 베이스밴드 I 및 Q 신호는 8비트 동위상 (I) 및 8비트 직교 위상 (Q) 샘플을 형성하기 위해 40 kilosamples/second (ksps) 의 예시적인 속도로 디지털화된다. 8 비트 I 및 Q 샘플은 I/Q FM 샘플 복조기 (96) 에 대해 예시적인 40ksps 속도로 출력된다. 디지털 FM 복조기내에서 I 및 Q 베이스밴드 신호는 위상 신호로 복조되고, 그 후 복조된 주파수 신호로 더 변환된다. 이하 더 상세히 설명하면, 디지털 FM 복조기 (96) 는 수신기 (84) 내에서 RF 처리시 유입되는 DC 오프셋을 제거하는 DC 오프셋 추적 루프, 자동 이득 제어 (AGC) 루프, 및 주파수 추적 루프를 포함한다.
도 1 을 다시 참조하여, 디지털 FM 모드 동작시, 복조 주파수 신호는 오디오 디시메이션 (decimation) 필터 (102) 및 광대역 데이터 복원 네트워크 (104) 양측 모두에 예시적인 40ksps 데이터 속도로 제공된다. 디시메이션 필터 (102) 에 의해서 처리된 후에 다운샘플링 (downsampling) 된 오디오 신호는 수신된 오디오 정보의 복원을 위해 보코더 (vocoder) (미도시) 로 통과된다. 동시에, 광대역 데이터 복원 네트워크 (104) 는 수신된 광대역 데이터 및 타이밍 정보를 복조된 주파수 신호로부터 추출하도록 동작한다. 그 후, 추출된 광대역 신호 정보는 광대역 데이터 워드 프레임을 일치시키고, 비트 에러를 보정하며, 더 진행된 평가 (further evaluation) 를 위하여 제어 프로세서로 일치된 데이터 워드 및 메시지를 전달하도록 기능하는 광대역 데이터 메시지 디코더 (108) 에 의해서 이용된다.
Ⅲ. 듀얼 모드 송신기의 상세한 설명.
A. 오디오 보간 필터
도 2 에는 오디오 보간 필터 (42) 를 나타낸 블록도가 도시되어 있다. 도 2 에 도시된 바와 같이, 오디오 데이터의 각 12-비트 샘플은 디지털 신호 처리기 (20) 로부터 오디오 보간 필터 (42) 내의 제로 오더 홀드 레지스터 (zero order hold register) (140) 로 선 (18) 을 통해 20ksps 속도로 제공된다. 그 후, 제로 오더 홀드 레지스터 (140) 의 출력은 소정의 다원 입력 데이터 속도와 동일한 속도로 보간 스위치 (144) 에 의해서 샘플링된다. 바람직한 실시형태에서, 스위치 (144) 는 120kHz, 즉 오디오 데이터 입력 속도의 6배로 토글 (toggle) 된다. 그 후, 결과적으로 120ksps 로 샘플링된 오디오 데이터는 8-tap SINC 필터 (148) 및 4-tap SINC 필터 (152) 에 의해서 연속적으로 처리된다. 8-tap 및 4-tap SINC 필터 (148 및 152) 는 다음의 z 도메인 (domain) 전송 기능 (T8 및 T4) 에 의해서 특정 지워질 수 있다.
T8 = (1 + z-1 + … + z-7)/8, 및
T4 = (1 + z-1 + … + z-3)/4
4-tap SINC필터 (152)는 샘플링된 오디오 데이터 (44) 의 120ksps 스트림을 제공하고, 각 오디오 샘플 (44) 은 10 비트로 이루어진다.
B. 광대역 데이터 파형 발생기
바람직한 실시형태에서, 광대역 데이터 파형 발생기 (54) 는 이진 메시지 데이터 (21) 로부터 주파수 변이 키 (frequency shift keyed) (FSK) 변조 파형이 직접 합성되도록 동작된다. 메시지 데이터 (21) 가 일련의 영으로 복귀하지 않는(Non-Return to Zero : NRZ) 이진 데이터로 이루어지는 경우, 양 맨체스터 파형 발생기 (54) 모두는 NRZ 데이터 시퀀스을 인코딩하여 FSK 변조 파형을 합성한다. 각 NRZ 논리 일은 제로 (0) - 일 (1) 순으로 맨체스터 인코딩되고, 각 NRZ 논리 제로는 일 (1) - 제로 (0) 순으로 맨체스터 인코딩된다. 결과적으로 FSK 변조된 파형의 특정 대역폭을 제한하기 위해서, 맨체스터 시퀀스의 이상화된 (idealized) 전송은 시누소이드와 같은 전송으로서 합성된다. 광대역 데이터 파형 발생기는 캐리어의 주파수 변조에 우선하여 광대역 데이터 변조 신호를 저역 통과 필터링할 필요성이 없도록 설계된다.
도 3a 내지 3d는 NRZ 데이터 비트 쌍이 변화에 응답하여 파형 발생기 (54) 에 의해서 생성된 샘플링된 광대역 전송 파형 세트를 도시한 도면이다. 각 쌍 내의 제 1 NRZ 비트는 표시 X(n-1) 에 의해서 도 3a 내지 3d 의 수평축을 따라 일치되고, 제 2 비트는 표시 X(n) 에 의해서 일치된다. 도 3a 내지 3d에서 , 12개의 샘플이 각 맨체스터 데이터 비트에 대응하는 시누소이드와 같은 표시를 생성하도록 NRZ 데이터의 각 비트에 대응하여 생성된다. 도 3a 내지 3d 는 NRZ 비트 X(n-1) 에 대한 맨체스터 파형의 마지막의 6 개의 샘플 및 NRZ 비트 X(n) 에 대한 맨체스터 파형의 처음의 6개의 샘플에 대응하는 12개의 샘플 포인트를 나타낸다. 합성된 파형값은 소정의 고정된 상수 ±s0, s1, s2 및 s3 에 의해서 규정된다. 도 3a 에 도시된 정보는 도 3e 에 형성된 테이블형태 (tabular form) 로 표시된다.
도 4 에는, 광대역 데이터 파형 발생기 (54) 의 바람직한 실시형태에 대한블록도가 도시되어 있다. 도 4 의 실시형태에서, 입력 NRZ 이진 데이터는 10 kilobit/s (kbps) 의 예시적인 속도를 제공되고, 샘플링된 맨체스터 표시는 10 비트의 샘플링 레졸루션을 갖는 120 kilosamples/second (ksps) 의 속도로 생성된다. 파형 발생기 (54) 는 NRZ 이진 데이터, X(n-1) 및 X(n) 의 연속적인 쌍을 저장하기 위한 NRZ 데이터 레지스터 (160) 를 포함한다. 입력 멀티플렉서 (164) 는 레지스터 (160)내 에 저장된 X(n-1) 및 X(n) 값에 근거하여 값 s0, s1, s2 및/또는 s3 으로 이루어진 시퀀스를 생성한다. 예를들어, 도 3e 는 X(n-1)=0 및 X(n)=1 에 대한 것을 지시하고, 멀티플렉서 (164) 는 시퀀스 s3, s3, s3, s2, s1, s0 에 의해서 후속되는 시퀀스 s0, s1, s2, s3, s3, s3 을 생성한다. 이들 시퀀스 및 인버터 (168) 에 의해서 생성된 이들 시퀀스에 대한 반전 (negative) 은 출력 멀티플렉서 (172) 로 제공된다. X(n-1)=0 및 X(n)=1 의 예시적인 경우에, 출력 멀티플렉서 (172) 는 X(n-1)=0 의 두 번째 반 (second half) 에 대응하는 시퀀스 -s0, -s1, -s2, -s3, -s3, -s3 을 생성하고, X(n)=1 의 첫 번째 반 (first half) 에 대응하는 시퀀스 -s3, -s3, -s3, -s2, -s1, -s0 를 생성한다. 통상적인 경우에, 레지스터 (160) 내에 현재 저장된 X(n) 및 X(n-1) NRZ 값 쌍과 연합하여 샘플링된 파형을 생성하기 위해, 출력 멀티플렉서 (172) 는 입력 멀티플렉서 (164) 에 의해서 생성된 시퀀스와 인버터 (168) 에 의해서 생성된 상보적인 시퀀스 사이에서 선택된다.
C. 콤바이너 및 이득 조절 네트워크
도 5 는 콤바이너 및 이득 조절 네트워크 (48) 에 대한 블록도를 도시한 도면이다. 네트워크 (48) 는 샘플링된 광대역 데이터 파형 (50) (도 4) 와 샘플링된 오디오 데이터 (44) 를 결합하는 디지털 가산기 (78) 를 포함한다. 결과적으로 10비트 샘플된 FM 변조 신호는 멀티플라이어 (180) 내에서, 6 비트 이득 조절 상수 GADJ에 의해서 스케일링 (scaling) 된다. 상수 GADJ는 RF 송신기 (64)내의 전압 제어 발진기 (미도시) 에 의해서 나타나는 원하는 전압 주파수 응답으로부터 임의의 왜곡을 보상하기 위해 선택된다. 그 후, 멀티플라이어(180) 로부터 이들 조절된 디지털 FM 변조 신호 (58) 가 CDMA/FM 멀티플렉서 (60) 로 제공된다.
D. CDMA/FM 인터페이스 디지털 아날로그 변환기
도 6 에는, CDMA/FM 멀티플렉서 (60) 의 블록도가 도시되어 있다. 도 6 에 도시된 바와 같이, 데이터 멀티플렉서 (190) 는 CDMA데이터 (66) 와 디지털 FM 변조 신호 (58) 양측 모두를 수신한다. 전용 데이터 스트림은 RF 송신기 (64) (도 1) 로 출력에 우선하여 아날로그 신호로 변환시키기 위해서 디지털 아날로그 변환기에 대해 멀티플렉싱된다. 출력을 위한 디지털 입력 스트림의 선택은 데이터 멀티플렉서 (190) 에 인가되는 FM/CDMA 모드 선택 신호에 의해서 제어된다. 마찬가지로, 입력 (즉, FM 또는 CDMA) 데이터 시퀀스의 타이밍에 대해 데이터 변환 처리를 동기시키기 위해, CDMA 클럭 신호 또는 디지털 FM 클럭 신호는 DAC (192) 로 제공된다.
Ⅳ. 듀얼 모드 수신기의 상세한 설명
A. 베이스밴드 디지털 FM 복조기
1. 구조적인 개요
도 1 을 다시 참조하여, FM 모드 동작시 8 비트 동위상 (I) 및 8 비트 직교 위상 (Q) 샘플은 I/Q FM 복조기 (96) 에 대해 40ksps 의 속도로 CDMA/FM 수신 인터페이스 ADC (92) 로부터 출력된다. I/Q FM 복조기 (96) 의 바람직한 실시형태에 대한 블록도가 도 7 에 도시되어 있다. I 및 Q 샘플은 수신된 FM 신호와 동등한 베이스밴드를 표시한 복소 벡터의 실수부 및 허수부로 각각 표시된다. 예시적인 실시형태에서, 베이스밴드 등가 신호는 소정의 이득으로 제로 주파수 (즉, 0Hz) 로부터 오프셋 베이스밴드 주파수로 변환된다. 상기에서 알 수 있는 바와 같이, 아날로그 수신기 (84) 는 소정의 주파수 이득에 의해 RF 중심 주파수, 즉 150Hz로부터 제로 주파수로 오프셋된 이들 수신 신호를 사용하도록 설계된다. 이러한 DC 오프셋 이득은 변조되지 않은 FM 신호, 즉 연속파 (continuous wave) (CW) 신호와 아날로그 처리시 유입된 DC 오프셋 에러사이의 미분을 가능하게 한다. 발명의 일 태양에 따르면, DC 오프셋 에러는 제로 주파수에 존재하고, 반면에 주파수 변환된 CW 신호가 소정의 주파수 마진 (margin) (즉, 150hz) 과 등가인 영이 아닌 베이스밴드 주파수에 사영된다. 도 8 을 참조하여 이하 설명하는 바와 같이, I 채널 및 Q 채널 DC 오프셋 보정 루프 네트워크 (210 및 212) 는 I/Q 복조기 (96) 에 의해 더 처리하는 것에 우선하여 수신된 신호 경로로부터 오프셋된 이 DC 오프셋을 제거하도록 설계된다. DC 오프셋 보정 루프 (210 및 212) 는 CW 신호 정보를 파괴하지 않고 DC 오프셋 에러를 제거하는 것이 가능하다.
FM 복조기 (96) 는 수신된 FM 신호 벡터의 위상각의 추정을 생성하도록 설계된 I/Q 위상 발생기 (214) 를 포함한다. I/Q 위상 발생기 (214) 에 의해서 형성된 기능은 다음에 의해서 표현될 수도 있으며,
P(n) = arctan{I(n)/Q(n)}
여기에서 P(n) 은 I(n) 및 Q(n) 에 의해서 규정된 FM 신호 벡터의 샘플과 연합된 위상각을 나타낸다. 위상 각 P(n)의 추정에 영향을 받는 예시적인 4개의 4-분원 (four-quadrant) arctangent 계산은,
(i) B = min( |I| , |Q| )/max( |I| / |Q|)를 계산하고,
(ii) 범위 -π에서 30π내에서 Pe(n) = TAN-1(B)인 추정 위상값 Pe(n)을 결정하며, 그리고
(iii) |I| 및 |Q| 의 상대적 크기와 I 및 Q 신호에 근거하여 범위 0에서 π/4 까지 추정 위상값 Pe(n)을 재 사영하는 과정에 따라 이루어진다.
상술한 것은 4개의 4-분원 arctangent 계산을 실행하는 하나의 기술과 일치하고, 당업자에 의해서 이들 알고리즘의 다양한 변경이 이루어질 수 있는 것으로 이해되어져야 한다.
그 후, I/Q 위상 발생기 (214) 로부터 추정한 위상 시퀀스는 주파수 발생기 (218) 에 의해 위상에 대한 주파수 신호로 변환된다. 예시적인 실시형태에서, 주파수 발생기 (218) 로 위상의 입력은 8 비트 표준화된 위상 신호 P(n) 으로 이루어지고, 0 < P(n) < 2 이다. 주파수 발생기 (218) 에 대해 위상에 대해 실행된 미분 함수는 다음과 같이 수학적으로 표현 될 수도 있으며,
F(n) = P(n) - P(n-1)
여기에서 F(n) 은 표준화된 위상 샘플 P(n) 및 P(n-1) 로부터 얻어진 주파수 샘플이다. 바람직한 방법에서, 주파수 샘플 F(n) 은 샘플 FN(n) 시퀀스로 표준화되고, -1 < FN(n) < 1 이다. I/Q 위상 발생기 (214) 및 위상 주파수 발생기 (218) 는 도 10 및 11 을 참조하여 이하 상세하게 설명한다.
도 7 을 참조하면, RSSI 룩업 (look-up) 네트워크 (220) 는 I/Q 위상 발생기 (214) 에 의해서 제공된 파라미터 max( |I|, |Q| ) 및 min( |I| , |Q| )/max( |I| , |Q| ) 에 근거하여 수신된 신호 세기에 대한 추정을 계산한다. 그 후, 결과적인 RSSI 신호는 D/A 변환기 (224) 에 의해서 아날로그 AGC 신호로 순차적으로 변환된 디지털 AGC 제어 신호를 발생하기 위해 디지털 자동 이득 조절 (AGC) 네트워크 (222) 내에서 이용된다.
도 7 에 의해서 지시된 바와 같이, 주파수 추적 루프 필터 (250) 는 위상 주파수 발생기 (218) 에 의해서 생성된 주파수 샘플 FN(n) 을 수신한다. 주파수 추적 루프 필터 (250) 는 D/A 변환기 (251) 에 의해서 아날로그 추적 신호 (FTRACK) 로 변환된 디지털 신호를 생성한다. 신호 (FTRACK) 는 수신된 RF 신호의 주파수 하향변환에 사용된 국부 발진기 신호의 주파수 조절을 위해 아날로그 수신기 (84) 내에서 이용된다. 상술한 바와 같이, 수신된 I 채널 및 Q 채널 FM 신호 에너지는 원하지 않는 DC 오프셋 에러의 용이한 제거를 위해서 아날로그 수신기 (84) 내에서 0Hz 와 차이가 나는 베이스밴드 주파수로 변형된 주파수이다. 따라서, 미리 설정된 일정 주파수 바이어스 (FBIAS) 는 아날로그 수신기 (84) 내로 유입된 베이스밴드 오프셋에 대해 보상하도록, 주파수 추적 루프 필터로 제공되어, 처리된 주파수 샘플 FN(n) 으로부터 감산된다.
2. FM 복조기의 동작 설명
도 8 에는, I 채널 DC 오프셋 루프 필터 네트워크 (210) 를 표시한 블록이 도시되어 있고, Q 채널 DC 오프셋 루프 필터 네트워크 (212) 또한 동일하다. 도 8 에 의해서 지시된 바와 같이, 루프 필터 네트워크 (210) 에 의해서 생성된 I 채널 오프셋 보정 신호 (260) 는 베이스밴드 I 채널 경로 내의 감산 회로 (262) 로 인가된다. 루프 필터 네트워크 (210) 는 I 채널 보정 신호 (260) 가 I 채널 경로 내에 나타난 임의의 원하지 않는 DC 오프셋에 근접하도록 설계된다. 이러한 방법으로, 감산 회로 (262) 에 의해서 생성된 보상된 신호는 에러의 대부분이 제거되도록 한다.
동작에 있어서, 수신기(84) 내의 A/D 변환기 (266) 에 의해서 디지털화된 I 채널 신호는 양자화 루프 필터 (270) 내에서 양자화되고 필터링된다. 결과적인 디지털 I 채널 보정 신호 (260) 는 D/A 변환기 (272) 에 의해서 아날로그 I 채널 보정 신호 (260) 로 변환되고, 감산 회로 (262) 로 제공된다.
도 9a 를 참조하면, 부분적으로 표시된 개략도는 양자화 루프 필터 (270) 의 바람직한 실시형태를 제공한다. 필터 (270) 는 쉬프트 레지스터 (278) 에 대한 A/D 변환기의 8 비트 출력의 최상위 비트 (MSB), 즉 신호비트를 공급하기 위하여MSB 추출 레지스터 (276) 를 포함한다. I 채널 DC 오프셋 보정 루프 필터 네트워크 (210) 의 시상수는 2개의 보완 바이어스 신호 (282) 와 함께, 수신기 제어 프로세서에 의해서 쉬프트 레지스터 (278) 에 제공된 쉬프트 비트 (280) 의 수를 조절함으로서 제어될 수도 있다. 쉬프트 레지스터 (278) 의 11 비트 출력은 9 비트 MSB 추출 회로 (290) 에 21 비트 부호-확장되어 (sign-extended) 축적된 출력을 제공하도록 동작하는 축적기 (accumulator) (286) 에 인가된다. 추출회로 (290) 는 아날로그 I 채널 보정 신호 (260) 를 생성하는 D/A 변환기 (272) 로 21 비트 축적 디지털 오프셋 보정 신호의 9 개의 MSB를 전송한다.
특히, 도 9b 의 표는 쉬프트 레지스터 (278) 내에서 실행되는 비트 쉬프트가 DC 오프셋 보정 루프의 시상수를 설정하는 방법을 지시한다. 도 9b 에 의해서 지시된 바와 같이, DC 오프셋 보정 루프는 추적 (TRACKING) 및 획득 (ACQUISITION) 모드 양측에서 동작이 가능하다. 획득 모드에서의 동작은 더 짧은 루프 시상수 특징지워지며, 이로 인해 오프셋 보정의 빠른 초기 변환 (conversion) 가 가능해진다. 획득 모드에서 이용된 상대적으로 짧은 루프 시상수는 추적 모드에서 보다 획득 모드에서 존재하는 더 큰 오프셋 에러가 허용되는 추적 모드 대역폭에 관련되어 있는 루프 대역폭을 증가시킨다. 반대로, 더 길어진 루프 시상수, 및 이에 따라서 더 좁아진 루프 대역폭은 안정 상태 오프셋 에러를 최소화하기 위해서 추적 모드시 이용된다. 이러한 듀얼 모드 동작은 초기 변환 (conversion) 이 최소 지연이 되도록하는 것이 가능하며, 동시에 안정 상태 실행의 최적화가 가능하다.
도 10 에는, I/Q 위상 발생기 (214) 를 표시한 블록도가 도시되어 있다. I/Q 위상 발생기 (214) 는 I 채널 및 Q 채널 베이스밴드 데이터의 신호 및 크기를 결정하는 I 채널 및 Q 채널 이진 변환 회로 (296 및 298) 를 포함한다. 바람직한 실시형태에서, I 채널 및 Q 채널 베이스밴드 데이터는 오프셋 이진 형태로 I 채널 및 Q 채널 이진 변환 회로 (296 및 298) 에 인가된다.
Figure pct00001
오프셋 이진 형태의 베이스밴드 데이터에 대해, 변환 회로 (296 및 298) 는 [표 1]에 나타낸 기능을 실행한다. 즉, 입력 베이스밴드 데이터 샘플의 MSB가 논리 일이면, 샘플의 절대값 ( 즉, |I| 또는 |Q| ) 은 샘플의 8 개의 최하위 비트 (LSB) 와 동일하고, 그렇지 않으면, 절대값은 8 개의 LSB를 반전함으로서 획득된다. 또한, 변환 회로는 신호 값 I± 및 Q±을 각각 생성하고, 현재의 I 또는 Q 채널 베이스밴드 데이터 샘플 표시를 지시한다.
도 10 을 참조하면, 디지털 비교기 (302) 는 |I| 와 |Q| 값을 비교하고, min(|I| , |Q|) 및 max(|I| , |Q|) 를 각각 신호선 (308 및 310) 상의 디지털 드라이버 (306) 로 공급한다. 또한, 비교기 (302) 는 제어 신호 CIQ를 생성한다.|I| > |Q| 이면, 제어신호 CIQ가 일로 설정되고, 그렇지 않으면 제로로 설정된다.
드라이버 (306) 는 RATIO 신호가 min(|I| , |Q|)/max(|I| , |Q|) 와 동일한 RATIO 신호를 생성한다. RATIO 신호는 ARCTAN ROM 테이블에 제공되고, 테이블 (316) 으로 인덱스로서 제공된다. 특히, 함수 THETA=arctan(RATIO)는 테이블 (316) 내에 저장된다. 인덱스 RATIO 는 0에서 1 까지 10 진법에 대응하는 0에서 63 까지의 범위이고, 계산된 값 THETA 는 0에서 π/4까지의 10 진법에 대응하는 0에서 31 까지의 범위이다. 예시적인 실시형태에서, ARCTAN ROM 테이블 (316) 은 [표 2] 에 나타낸 5 비트 위상 추정의 64 세트를 구성한다.
[표 2]에 의해서 지시된 바와 같이, "주된 값 (principal value)" 위상 정보는 ARCTAN ROM 테이블 (316) 에 저장된다. 즉, 메모리 공간을 유지하기 위해 ARCTAN ROM 테이블은 오직 극 평면 (polar plane) 의 일부터 8번째까지의 값, 즉 제로에서 π/4 까지의 값을 포함한다. 따라서, 8분원 (octant) 인접 모듈 (320) 은 적절한 8분원에 대해 ARCTAN ROM 테이블 (316) 로부터 복원된 각각의 THETA 값을 로테이팅 (rotating) 함으로써 PHASE 값의 출력 시퀀스 P(n) 을 생성하도록 동작한다. 8분원 조절 프로세스는 I > 0 또는 Q > 0 및 |I| > |Q| 인지, 즉 I+/-, Q+/-및 CI /Q에 근거하여 실행된다. [표 3]은 각 결합 I+/-, Q+/-및 CI /Q과 연관된 THETA 값에 대해 8분원 조절 네트워크 (320) 에 의해서 이루어지는 조절 (adjustment) 을 나타낸다.
Figure pct00002
Figure pct00003
[표 3]에 나타낸 PHASE 값을 계산하도록 실행되는 논리 연산은 다음 식으로 표시될 수 있으며,
PHASE [7] = ∼Q+/-
PHASE [6] = I+/-XOR ∼Q+/-
PHASE [5] = ∼ CI /QXOR I+/-XOR Q+/-
PHASE [4…0] = ∼ CI /QXOR I+/-XOR Q+/-XOR THETA [4…0]
여기서 PHASE[i] 는 최하위 비트에 대응하는 비트 0 과 부호화되지 않은 (unsigned) 8 비트 위상값의 I번째 비트 (Ith-bit) 를 일치시킨다.
도 11 에는 위상 주파수 발생기 (218) 의 바람직한 실시형태에 대한 블록도가 도시되어 있다. 발생기 (218) 는 I/Q 위상 발생기 (214) 에 의해 발생된 위상값 P(n) 의 시퀀스를 주파수값 F(n) 의 표준화된 (normalized) 시퀀스로 변환되도록 배치된다. 위상 주파수 발생기 (218) 내의 쉬프트 레지스터(330) 및 디지털 가산기(332)에 의해서 실행된 미분 함수는 F(n) = P(N) - P(N-1) 로 수학적으로 표현될 수도 있다. 범위 조절 모듈 (334) 은 샘플 FN(n) 의 시퀀스에 대해 샘플 시퀀스 F(n) 를 표준화하기 위해 제공되고, -1 < FN(n) < 1 이다. 예시적인 실시형태에서, 이 범위 조절은 modulo-2로 계산된다. 예를 들어, P(N) = 1.1 의 modulo-2 조절은 결과적으로 이들 양은 표준화된 주파수 FN(n)=-0.9 에 재사영된다. modulo 계산은 단위원 주변에 위상 랩핑 (wrapping) 으로부터 상승하는 위상차 계산시 임의의 모호성을 제거한다. 그 후, 주파수 샘플은 이하 더 설명될 오디오 디시메이션 (decimation) 필터 (102) 및 광대역 데이터 복원 네트워크 (104) 에 의해서 처리된다.
도 12a 에는 수신기 (84) 내에 발생된 중간 주파수(IF) 신호의 증폭을 제어하도록 디지털 AGC 루프 동작의 블록도가 도시되어 있다. 디지털 AGC 루프는RSSI 네트워크 (220), 디지털 AGC 네트워크 (222) 및 D/A 변환기 (24) 를 포함한다. AGC 루프 동작시, RSSI 신호는 I/Q FM 신호 복조기(96) 내에서 발생된 |I| 및 |Q| 값을 기초로 하여 RSSI 네트워크 (220) 에 의해서 생성된다. 도 12a 에 도시된 바와 같이, AGC 네트워트(220) 내의 디지털 감산기(340) 는 RSSI 테이블 (220) 에 의해서 RSSI 신호 출력으로부터 기준 레벨 AGC_REF를 감산하기 위해 제공된다. 결과 에러 신호는 루프 필터 내에서 적분 (342) 되고, 그 후 D/A 변환기 (224) 로 제공된다.
D/A 변환기 (224) 로부터 아날로그 AGC 신호는 수신기 (84) 내의 저역 통과 필터 (346) 에 의해서 필터링되고, 그 후 수신기 IF 신호 경로 내의 AGC 증폭기 (350) 의 이득 조절에 이용된다. 증폭기 (350) 는 높은 다이나믹 레인지로 선형 (dB) 이득 제어를 제공하는 것이 가능하다. 증폭기 (350) 는 본 발명의 양도인에게 양도된 미국 특허 제 5,099,204 호인 "Linear Gain Control Amplifier" 에 개시되어 있다.
도 12a 에 도시된 폐루프 (closed-loop) AGC 시스템을 설명하기 위해, 수신기(84) 내에서 실행되는 베이스밴드 처리가 일반적으로 표시되어 있다. 특히, AGC 증폭기 (350) 로부터 레벨 제어된 IF 혼합기 (mixer) (354) 내에서 베이스밴드 주파수로 변환된다. 상술한 바와 같이, 혼합기 (354) 로 인가된 LO 신호의 주파수는 중심 IF 주파수가 0Hz 로부터 베이스밴드 주파수 오프셋으로 사영되도록 선택된다. 혼합기 (354) 에 의해서 생성된 베이스밴드 신호 I 및 Q는 CDMA/FM 수신기 인테페이스 (92) 로 전송되는 것에 우선하여 베이스밴드 LPF 와 A/D 네트워크내에서 필터링되고 양자화된다.
도 12b 에 도시된 바와 같이, 블록도는 RSSI 네트워크 (220) 의 바람직한 실시형태에 대해 나타낸다. RSSI 네트워크 (220) 는 함수 10log10(I2+Q2) 을 실행시키도록 동작된다. 이 함수는 다음과 같이 선택적으로 (alternately) 표시될 수 있다.
RSSI=20log10[max(|I|,|Q|)] +
10log10 [I + min((|I|,|Q|)2/max(|I|,|Q|)2]
이러한 중간 결과가 위상 복조 과정동안 결정되도록 요구되었기 때문에, max(|I|,|Q|) 및 min((|I|,|Q|)/max(|I|,|Q|) 값은 I/Q 위상 발생기 (214) 로부터 효과적으로 얻을 수 있다. 20log10[max(|I|,|Q|)] 및 10log10[1+min(|I|,|Q|)2/max(|I|,|Q|)2] 의 계산은, 예를 들어 ROM 룩업 (look-up) 테이블, 프로그램된 논리 어레이 (Programmed Logic Array : PLA's) 또는 종래 논리 게이트를 사용하여 구현될 수도 있는 제 1 및 제 2 LOG 함수 블록 (370 및 372) 내에서 실행된다. 그 후, RSSI 신호는 디지털 가산기 (347) 내의 LOG 함수 블록 (370 및 372) 로부터 출력을 결합하여 획득된다.
도 13a 는 디지털 AGC 네트워크 (222) 의 디지털 감산기 (340) 및 적분기 (342) 의 바람직한 실시형태를 나타낸다. 도 13a 를 참조하여, 레지스터(344) 로부터 AGC_REF 신호는 RSSI 네트워크 (220) 으로부터 RSSI 신호와 함께 감산기 (340) 에 제공된다. 예시적인 실시형태에서, AGC_REF 파라미터는 수신기 제어프로세서에 의해서 레지스터 (344) 로 로드된 5 비트 상수이다. 도 13a 를 참조하면, 제어 프로세로부터의 5 비트의 소정의 일정한 신호 AGC_Ref는 RSSI 네트워크 (220) 로부터 7 비트 RSSI 신호와 결합되어 감산기(340) 에 제공된다. 추정된 RSSI 신호와 원하는 신호 레벨 (AGC_Ref) 사이의 결과적인 크기 차이 (즉, 신호 레벨 에러)는 루프 필터 이득 네트워크 (341) 에 의해서 스케일 링 (scaling) 된다. 루프 필터 이득은 이득 값 G에 의해서 특정되고, G = 0.a1a2×2SHIFT이다. 예시적인 실시형태에서, 분수 (fractional) 성분 (a1a2) 은 2 비트값으로 이루어지며, 파라미터 SHIFT 에 의해서 특정지워진 좌측 쉬프트 연산 (arithmetic left shift) 은 3 비트 값이다. 예로서, a1=1, a2=1 및 SHIFT=3 에 대해, 등가 루프 이득은 0.11×2-3(이진수) 또는 3/32 (십진수) 이다.
도 13a 에서, 분수 (fractional) 스케일링 처리는 풀 멀티플라이(full multiply) 로서 구현되고 쉬프트 처리는 좌측 쉬프트 연산 (arithmetic left shift) 으로서 실행된다. AGC_Attack 과 AGC_Decay로 각각 동일한 2 개의 소정의 일정 루프 이득 신호가 AGC 네트워크로 제공된다. AGC_Attack 과 AGC_Decay 각각은 이득 성분 (a1 및 a2) 을 나타내는 2비트 세그먼트 및 파라미터 SHIFT를 나타내는 3 비트 세그먼트로 이루어진다. 신호 레벨 에러 신호의 부호 (sign) 비트는 AGC_Attack 과 AGC_Decay 에 의해서 그 스케일링을 결정한다. 이 부호 (sign) 비트가 양 (즉, 논리 "0") 이면, 에러는 AGC_Decay 에 의해서 특정된 이득에 의해서 스케일링된다. 반대로, 에러가 음이면 에러는 AGC_Attack 에 의해서특정된 이득에 의해서 스케일링된다. 양의 신호 레벨 에러에 대해서, AGC 루프는 AGC 증폭기 이득을 저하시켜 신호 레벨을 감소시키도록 동작한다. 이 예에서 루프 이득, 즉 대응 루프 시상수는 AGC_Decay 값에 의해서 결정된다. 마찬가지로, 음의 신호 레벨 에러가 존재하는데 있어서, AGC 루프는 AGC 증폭기 이득을 증가시켜 신호레벨을 증가시키도록 동작한다. 이러한 상황에서, 루프 이득 및 시상수는 AGC_Attack 값에 의해 결정된다.
루프 시상수의 선택은 AGC 루프의 신호 레벨 추적 능력과, 베이스밴드 신호 레벨이 AGC 수신기의 DAC 의 다이나믹 레인지 내에 제약되어 잔존하는 범위 (extent) 사이에서 이루어지도록 원하는 균형에 맞게 실행된다. 도 13b 는 루프 시상수의 예시적인 세트에 대응하는 파라미터 값을 나타낸다.
도 13a 를 참조하면, 스케일링된 8 비트 신호 레벨 에러는 14 비트 포화 적분기 (saturating integrator) (342) 로 제공된다. 게다가, 적분기 (342) 의 6 비트의 소정의 상부 및 하부 포화 한계 (AGC_max, AGC_min) 는 수신기 제어 프로세서에 의해서 AGC 네트워크로 제공된다. 적분기 (342) 는 평균 추정 신호 레벨 (RSSI) 및 원하는 신호 레벨 (AGC_Ref) 사이의 차를 최소화하도록, 즉 평균 신호 에러를 제로로 만들도록 동작한다.
포화한계 (AGC_max, AGC_min) 는 AGC 증폭기 제어 전압 범위의 상부 및 하부 한계에 대응하여 전형적으로 선택된다. 7개의 최상위 비트들 (MSB) 은 적분기 (342) 의 출력으로부터 추출되어, 이득이 AGC 증폭기 이득을 조절하도록 동작하는 DAC (224) (도 12a) 로 제공된다.
도 14a 는 듀얼 모드 수신기 내에 포함된 주파수 추적 루프의 바람직한 방법을 나타낸다. 도 14a 를 참조하면, 주파수 추적 루프 필터 (250) 는 위상 주파수 발생기 (218) 로부터 8 비트 FM 복조된 주파수 신호가 제공되는 디지털 감산기 (390) 를 포함한다. 감산기 (390) 는, 예시적인 실시형태에서 하나의 주파수 LSB (즉, 156Hz) 에 거의 등가인, 주파수 바이어스 신호 (FBIAS) 를 8 비트 복조 주파수 신호로부터 감산하도록 설계된다. 결과적인 차동 신호는 쉬프트 레지스터 (392) 에 인가되고, 주파수 추적 루프 이득 상수 (FGAIN) 에 따라 비트 쉬프트된다. 다양한 이득 상수 FGAIN와 연관된 주파수 추적 루프의 시상수가 도 14b 의 표 내에 열거되어 있다.
쉬프트 레지스터 (392) 의 부호 확장된 출력 (sign-extended output) 은 디지털 축적기 (digital accumulator) (394) 로 전송된다. 예시적인 실시형태에서, 쉬프트 레지스터 (392) 로부터의 출력은 정확히 15 비트이고, 축적기 (394) 는 22 비트의 폭을 갖는다. 도 14a 에 도시된 바와 같이, 축적기 (394) 에 의한 8 MSB 출력은 D/A변환기 (251) 로 제공된다. 또한, CDMA 모드 동작동안 CDMA 주파수 추적 신호는 축적기 (394) 로부터의 출력을 대신하여 D/A 변환기(251) 로 멀티플렉싱될 수도 있다.
D/A변환기 (251) 에 의해서 생성된 주파수 추적 신호 (FTRACK) 는 수신기 (84) 의 RF부 내에 포함된 국부 발진기 (396) 의 주파수를 조절하는데 이용된다. 수신기 (84) 는 국부 발진기 (396) 에 인가된 주파수에 대응하는 수신된 RF 신호의주파수를 변환하는 혼합기 (398) 를 더 포함한다. 그 후, 결과적인 IF신호는 IF 처리부 (402) 로 제공되고, 출력은 A/D 변환기 (266) 에 의해서 샘플링되며, I/Q 위상 발생기 (214) 로 인가된다. 이 방법으로, 도 14a 의 주파수 추적 루프는 수신된 RF 캐리어 주파수의 폐루프 디지털 추적을 용이하게 한다. 더 나아가, 도 14a 의 디지털 실현은 원하는 루프 응답을 구하도록 파라미터 FGAIN이 프로그램되도록 하는 것이 가능한 이점이 있다.
B. 오디오 디시메이션 (decimation) 필터
도 15 를 참조하면, 블록도는 오디오 디시메이션 필터 (102) 의 바람직한 실시형태를 나타낸다. 디시메이션 필터는 I/Q FM 복조기 (96) 로부터 복조된 주파수 신호를 낮은 데이터 속도로 변환시키도록 동작한다. 예시적인 실시형태에서, I/Q FM 복조기 (96) 에 의해서 생성된 40 kilosamples/second (ksps) 의 8 비트 데이터는 필터 내에서 20 ksps 의 12 비트 데이터로 변환된다.
도 15 의 필터 구조는 케스케이드된 SINC 필터(즉, sinc(x) = sin(x)/x) 의 한 세트에 의존하여 하드웨어 구현이 효율적으로 이루어진다. 특히, 필터 (102) 는 2-tap SIN3필터 (416)와 케스케이드된 입력 3-tap SINC 필터 (412) 를 포함한다. 2-tap SIN3필터 (416) 로부터의 출력은 20 ksps의 예시적인 속도로 스위치 (418) 에 의해서 서브샘플링 (sub-sampling) 된다. 통상적으로, 필터 (102) 는 16에서 20kHz의 주파수 범위에 대해 적어도 40dB의 감쇠를 제공하도록 설계된다. 감쇠도는 다음의 z 도메인 전달 함수에 따라 SINC 필터를 실현함에 의해 영향을 받게될 수도 있다.
SINC 필터 전달 함수
3-tap SINC (412) (1 + z-1 +z-2) / 4
2-tap SINC3(416) (1 + z-1) (1 + z-1) (1 + z-1) / 8
C. 광대역 파형 타이밍/데이터 복원
도 16 은 광대역 데이터 복원 네트워크 (104) 의 예시적인 실시형태에 대한 구성을 나타낸다. 광대역 데이터 복원 네트워크 (104) 는 듀얼 모드 수신기 (16) 에 의해서 수신된 멘체스터 인코딩된 데이터 스트림에 대해 타이밍 복원 및 디코딩 동작을 실행하도록 배치된다. 네트워크 (104) 는 멘체스터 심볼 스트림에 대한 정합 필터 (matched filter) 에 근접하는 수신기 (RX) 필터 (430) 를 포함한다. 게다가, RX 필터 (430) 는 복조된 FM 신호를 대역 제한시키고, 그리고 위상 주파수 발생기 (218) 에 의해 생성된 임의의 고주파 잡음을 제거한다. 예시적인 실시형태에서, RX 필터 (430) 는 거의 135kHz 차단 주파수를 갖는 아날로그 4계 (4th-order) 버터워스 (Butterworth) 저역 통과 필터의 특성에 가깝도록 설계된다. 복조된 FM 신호는 예시적인 40 ksps 속도로 I/Q 복조기에 의해서 생성되고, RX 필터 (430) 는 z 도메인 전달 함수 (1 + z-1)/2 를 갖는 2-tap SINC 필터로 구현될 수도 있다.
도 16 을 참조하면, 보간 필터 (432) 는 타이밍 복원 및 맨체스터 디코드 네트워크 (433 및 434) 에 의해서 처리하는데 적합한 샘플 레졸류션 (resolution)을얻을 수 있도록 RX 필터 (430) 에 의해서 생성되어 필터링된 신호의 샘플 속도를 증가시킨다. 보간 필터 (430) 는 도 17 에서 상세하게 도시되어 있으며, RX 필터 (430) 로부터 샘플의 40 ksps 스트림을 수신하기 위해 제로 오더 홀드(zero order hold) (436)를 포함한다. 스위치 (438) 는 20ksps 맨체스터 스트림의 타이밍 복원 및 검출을 위해서 필요한 시간 레졸루션을 제공하도록 320 ksps 의 예시적인 속도로 제로 오더 홀드 (436) 의 출력을 재샘플링 (resampling) 하도록 제공된다. 320 ksps로 재샘플링된 결과적인 샘플 스트림은 (1 + z-1 + … + z-7)/8 의 전달 함수를 갖는 8-tap SINC 필터 (440) 에 의해 필터링된다. RX 필터 (440) 에 의해 발생된 시퀀스 x(n) 에 응답하여 8-tap SINC 필터 (440) 에 의해서 생성된 결과적인 선형적으로 보간된 시퀀스 y(n)은,
k = 0에서, y(8n + k) = x(n),
k=1, …, 7에서, y(8n + k) = y(8n + k-1) + (x(n) + x(n-1))/8
과 같이 표시될 수도 있다.
도 18a 의 블록도는 타이밍 복원 및 맨체스터 디코드 네트워크 (433 및 434) 를 나타낸다. 예시적인 실시형태에서, 멘체스터 디코드 네트워크 (434) 는 제 1 오더 (first order) 디지털 위상 동기 루프 (Digital Phase-Locked Loop : DPLL) 를 사용하여 실현되고, 타이밍은 타이밍 복원 네트워크 (433) 에 의해서 생성된 제로 크로싱 (460) 에 의해서 좌우된다. 도 18a 에 도시된 바와 같이, 타이밍 복원 네트워크 (433) 는 제로 크로싱 회로 (472) 에 대해 320 ksps 의 보간 속도로 문턱 데이터 비트 (470) 를 제공하는 데이터 문턱 회로 (data thresholdedcircuit) (464) 를 포함한다. 문턱 데이터 비트 (470) 는 입력 샘플 시퀀스의 부호 (sign) 에 근거하여 생성된다. 특히, 각각의 제로 크로싱 (460) 은 문턱 데이터 비트 (470) 의 연속적인 1 (ones) 을 XOR 하여 제로 크로싱 회로 (472) 내에서 생성된다.
맨체스터 디코드 네트워크 (434) 의 DPLL은 20 ksps 의 예시적인 맨체스터 심볼 속도로 동기되도록 설계된다. 디코드 네트워크 (434) 는 각 제로 크로싱 (460) 의 발생에서 위상 축적기 (484) 의 출력을 샘플링하도록 동작하는 제로 크로싱 샘플 위상 검출기 (zero-crossing sampled phase detector) (480) 를 포함한다. 바람직한 실시형태에서, 위상 검출기 (480) 는 바이어스되지 않은 4 비트 위상 에러 추정을 생성하도록 1/2 최하위 비트 (LSB) 오프셋 (offset) 이 추가되는 위상 축적기의 3개의 최상위 비트 (MSB) 로부터 추출된 3 비트 에러 신호를 생성한다. 위상 검출기 (480) 에 의해서 생성된 각각의 검출된 위상 샘플은 수신기 제어 프로세서로부터의 루프 이득 쉬프트 (LSHIFT) 명령과 일치하여 루프 이득 스케일링 레지스터 (490) 내에서 비트 쉬프트된다. tm케일링 레지스터 (490) 내에서 실행된 비트 쉬프트의 크기는 시상수를 결정하고, 따라서 네트워크 (434) 내에 있는 DPLL의 대역폭을 결정한다. LSHIFT값의 예시적인 세트와 연관된 시상수 및 루프 대역폭이 도 18b 에 도시되어 있다.
도 18b 에 도시된 바와 같이, 바람직한 실시형태에서 LSHIFT값은 80Hz에서 10 Hz사이의 루프 대역폭 범위에 대응하는 5에서 8까지의 범위를 사용한다.
도 18a 를 다시 참조하면, 위상 축적기 (484) 는 320kHz의 예시적인 속도로 위상 증가와 동일하게 갱신된다. 예시적인 실시형태에서, 각각의 고정된 위상 증가는 1/8 이 되도록 선택되어, 결과적으로 축적기 (484) 에서는 320 kHz로 16 클럭 사이클의 모든 맨체스터 심볼을 일회에 -1에서 +1 까지 램핑 (ramping)한다. 통상적으로, 위상 축적기 (484) 는 ±1로부터 오버플로우시 둘러싸도록(wrap) 구현된다.
동작에 있어서, 도 18a 의 DPLL은 입력 신호의 제로 크로싱 (460) 이 위상 축적기 (484) 로부터 ±1 출력의 제로 크로싱과 일치하도록 위상 동기된다. 비록 이러한 원리에서 결과적으로는 위상 검출기 (480) 로 부터의 평균적인 샘플링된 위상 에러가 나타나지만, 다양한 팩터 (factor) (즉, 양자화된 시간 레졸루션 및 신호 잡음) 는 영이 아닌 샘플링된 위상 에러를 일으킴으로서 연속적인 루프 동작을 보장한다. 특정 동작 예로서, 위상 축적기 (484) 로부터의 ±1 신호 전송이 입력 신호의 제로 크로싱 (460) 에 앞서는 ("leading") 경우를 고려해본다. 이 예에서, 결과적인 양의 에러 신호는 감산기 (484) 로 제공된 후속하는 1/8 위상 증가로부터 감산됨으로써, 입력 제로 크로싱 (460) 에 관계있는 축적기 (484) 의 출력의 진상 위상 (phase lead) 을 감소시킨다.
도 18a 를 참조하여, 복원된 맨체스터 클럭 (502) 은 축적기 (484) 내에 출력된 위상 에러의 부호 (sign) 로부터 유도될 수도 있다. 위상 동기하는 동안, 복원된 맨체스터 클럭 (502) 의 양의 (positive) 전이는 래치 (506) 에 의해서 생성된 복원 맨체스터 데이터 (504) 의 심볼간 전이에 대응한다. 특히, 맨체스터데이터 (504) 는 복원된 맨체스터 클럭 신호 (502) 의 하강 에지에서 문턱 데이터 신호 (470) 를 래칭 (latching) (506) 하여 생성된다.
도 19a 는 광대역 데이터 복원 네트워크 (104) 내에 포함된 NRZ 디코더 (520)를 부분적으로 도시한 개략도를 나타낸다. 도 19a 를 참조하면, 광대역 데이터 복원 네트워크 (104) 로부터의 맨체스터 데이터 (504) 는 입력 쉬프트 레지스터 (524 및 526) 를 통해 전달되며, 이로부터 신호선 (528 및 530) 에 맨체스터 심볼의 연속적인 출력 쌍이 출력된다. 맨체스터 심볼의 각 쌍은 멀티플렉서(534) 로 제공되고, 그리고 제 1 XOR 게이트 (536) 로 제공된다. 또한, 맨체스터 심볼 (530) 은 제 2 XOR 게이트 (542) 로 제공되고 입력 쉬프트 레지스터 (540)를 통해 더 통과된다. 도 19a 에 도시된 바와 같이, 레지스터 (540)의 출력은 또한 제 2 XOR 게이트 (542) 에 제공된다.
바람직한 실시형태에서, NRZ 디코더 (520) 는 XOR 게이트 (536 및 542) 의 출력에 응답하여 NRZ 데이터 및 클럭 위상을 복원시키도록 배치된 랜덤 워크 필터 (random walk filter) (RWF) (550) 를 포함한다. NRZ 디코더 (520) 는 2 개의 분할된 회로 (556) 를 통해 복원된 맨체스터 클럭 신호 (502) 를 통과시킴으로서 얻어지는 NRZ 비트 클럭 (554)을 또한 제공받는다. 그러나, 맨체스터 클럭 (502) 과 NRZ 비트 클럭 (554) 사이에 180도의 위상 모호성이 존재하기 때문에, NRZ 데이터에 대한 직접 맨체스터 변환은 NRZ 비트 클럭 (554) 내의 본래의 타이밍 정보를 근거로 하여 단독으로 실행되지 않을 수도 있다. 본 발명에 따르면, 이 위상 모호성은 복원된 맨체스터 데이터 (504) 의 본래의 특정 에러 검출 특성에 의존하여 RWF (550) 에서 해결된다. 즉, 연속적인 맨체스터 심볼의 XOR이 항상 일정한 것은 맨체스터 데이터 스트림의 특징이다.
도 19a 를 참조하여, 각각의 연속적인 맨체스터 심볼 (528) 의 쌍은 디코딩된 데이터 값의 가능한 NRZ 쌍에 대응한다. RWP (550) 는 가장 좋은 NRZ 샘플 위상을 결정하기 위하여 복원된 맨체스터 데이터를 처리함으로써 멀티플렉서 (534) 를 통해 이들 NRZ 값 중 하나에 대해 선택적으로 동작한다. 특히, RWF (550) 내의 NRZ 논리 (560) 는 이하 위상 타당성 지시자 (phase validity indicator) 위상 1 (P1) 및 위상 2 (P2) 로 각각 참조된 XOR 게이트 (542 및 536) 로부터 출력을 얻을 수 있다. 위상 타당성 지시자 (P1 및 P2) 는 멀티플렉서 (534) 에 각각 제공된 2 개의 가능한 NRZ 데이터 비트 (528 및 530) 와 일치된다. 획득된 NRZ 클럭 (554) 의 상승 에지에서, RWF (550) 내의 축적기 (562) 는 NRZ 논리 (560) 로부터 증가된 증가값 (INC) 을 제공한다.
바람직한 실시형태에서 증가값 (INC) 은 0 또는 ±1이고, 상술한 맨체스터 에러 검출 특성 (properties) 에 따라 위상 타당성 지시자 P1 및 P2 를 분석하여 NRZ 논리 (560) 에 의해서 생성된다. 임의의 부여된 3개의 연속적인 맨체스터 심볼에 대해서, P1은 제 1 및 제 2심볼을 XOR하여 생성되고, P2는 제 2 및 제 3심볼을 XOR하여 생성되는 것을 알 수 있다. 위상 타당성 지시자 (P1 및 P2) 는 맨체스터 에러 검출 제약을 만족하며 연속적인 심볼의 XOR은 불변이기 때문에 "맞음 (correct)" 이 된다. P1 이 맞음인 경우 P2는 틀림 (incorrect) 이고, 축적기 (562) 는 증가된다. 역 상태 (P1=0 및 P2=1) 에 대해서, 축적기 (562) 는감소된다. P1 및 P2 가 동일한 값이면, 축적기는 증가 또는 감소한다. 도 19b 는 NRZ 논리 (560) 의 동작 모드를 요약한 표를 나타낸다.
예시적인 실시형태에 있어서, 축적기 (562) 는 6비트의 폭이고, 따라서 -31 또는 + 32로 포화된다. 보정 (correct) NRZ 심볼은 축적기 (562) 내에 저장된 값의 부호 (sign) 에 근거하여 멀티플렉서 (534) 에 의해 선택된다. 특히, 양의 축적값은 결과적으로 출력 레지스터 (566) 에 제공된 신호선 (530) 상에 맨체스터 심볼이 나타나게 하고, 멀티플렉서 (534) 는 음의 축적값에 응답하여 선 (528)을 통해 레지스터 (566) 로 맨테스터 심볼 통과시킨다.
NRZ 디코더 (520) 는 자기 동기가 되도록 설계된다. 즉, 디코더 (520)는 시스템의 동작 개시에서 초기화될 필요는 없다. 게다가, 최악의 경우 "워크 (walk)" 을 달성하기 위해 6 비트 축적기를 포함한 RWF (550) 의 구현을 위해 보정 NRZ 위상은 32가 된다.
바람직한 실시형태에서, 출력 레지스터 (566) 로부터의 NRZ 데이터의 직렬 (serial) 스트림은 듀얼 모드 송신기 (14) 에 의해서 인코딩된 다양한 형태의 메시지를 포함할 수도 있다. 직렬 NRZ 데이터로부터 이런 메시지 정보를 식별하고 추출하기 위한 기술이 당업자에 의해 고안될 수도 있다.
바람직한 실시형태의 상술한 설명은 당업자가 본 발명을 만들거나 사용하는 것을 가능하게 한다. 이들 실시형태의 다양한 변경은 당업자에 명백하며, 발생 원리는 발명의 기능을 이용하지 않고 다른 실시형태에 적용될 수도 있다. 따라서, 본 발명은 여기에 있는 실시형태에 한정된 것은 아니며, 여기에 개시된 원리및 새로운 형태로 구성된 광의의 범주로 이해되어져야 한다.

Claims (6)

  1. FM 모드에서는 주파수 변조 (FM) 신호를 이용하고 CDMA 모드에서는 코드 분할 다중 접속 (CDMA) 신호를 이용하여, 정보 신호를 송신하는 듀얼 모드 송신기에 있어서,
    디지털 FM 오디오 신호를 생성하는 디지털 신호 처리기;
    상기 디지털 신호 처리기에 결합되며, 광대역 데이터 신호를 생성하는 광대역 데이터 생성기;
    상기 광대역 데이터 생성기에 결합되며, 상기 디지털 FM 오디오 신호와 상기 광대역 데이터 신호를 합성하여 합성 디지털 FM 신호를 생성하는 합성기; 및
    상기 합성기에 결합되며, 상기 합성 디지털 FM 신호 및 CDMA 데이터 신호를 수신하여 상기 FM 모드에서는 상기 합성 디지털 FM 신호를 상기 정보 신호를 상향 변환하여 송신하는 송신기에 제공하고 상기 CDMA 모드에서는 상기 CDMA 데이터 신호를 상기 송신기에 제공하는 모드 스위치를 구비하는 것을 특징으로 하며,
    상기 광대역 데이터 생성기는,
    영으로 복귀하지 않는 (non-return to zero : NRZ) 입력 데이터 신호를 수신하는 데이터 레지스터;
    상기 데이터 레지스터에 결합되며, 상기 NRZ 입력 데이터 신호에 응답하여 상기 광대역 데이터 신호의 일부를 생성하는 제 1 멀티플렉서;
    상기 제 1 멀티플렉서에 결합되며, 상기 생성된 상기 광대역 데이터 신호의일부를 반전하는 인버터; 및
    상기 인버터, 상기 데이터 레지스터 및 상기 제 1 멀티플렉서에 결합되며, 상기 반전된 상기 광대역 데이터 신호의 일부와 상기 광대역 데이터 신호의 상기 일부를 멀티플렉싱하여 상기 광대역 데이터 신호를 생성하는 제 2 멀티플렉서를 구비하는 것을 특징으로 하는 듀얼 모드 송신기.
  2. 제 1 항에 있어서,
    상기 디지털 신호 처리기 및 상기 합성기 사이에 삽입되어 상기 디지털 신호 처리기 및 상기 합성기에 결합되며, 상기 디지털 FM 오디오 신호를 업샘플링 (upsampling) 하는 오디오 보간 필터; 및
    상기 합성기 및 상기 모드 스위치 사이에 삽입되어 상기 합성기 및 상기 모드 스위치에 결합되며, 상기 합성 디지털 신호를 스케일링하는 곱셈기를 더 구비하는 것을 특징으로 하는 듀얼 모드 송신기.
  3. FM 모드에서는 합성 디지털 오디오 및 광대역 데이터 신호를 나타내고 CDMA 모드에서는 코드 분할 다중 접속 (CDMA) 데이터 신호를 나타내는 정보 신호를 수신하는 듀얼 모드 수신기에 있어서,
    상기 정보 신호를 하향 변환하여 상기 FM 모드에서는 소정의 오프셋 마진만큼 영 (zero) 주파수로부터 오프셋되는 동위상 (I : In-phase) 및 직교위상 (Q : Quadrature-phase) 아날로그 FM 신호를 생성하고, 상기 CDMA 모드에서는 I 및 Q 아날로그 CDMA 신호를 생성하는 하향변환기; 및
    상기 하향변환기에 결합되며, 상기 I 및 Q 아날로그 FM 신호를 I 및 Q 디지털 FM 신호로 변환하고 상기 I 및 Q 아날로그 CDMA 신호를 I 및 Q 디지털 CDMA 신호로 변환하며, 상기 I 및 Q 디지털 FM 신호를 디지털 FM 복조기로 더 라우팅하고 상기 I 및 Q 디지털 CDMA 신호를 디지털 CDMA 복조기로 더 라우팅하는 듀얼 모드 인터페이스;
    상기 듀얼 모드 인터페이스에 결합되며, 상기 I 및 Q 디지털 CDMA 신호를 디지털 복조하여 상기 CDMA 데이터 신호를 복원하는 상기 CDMA 복조기;
    상기 듀얼 모드 인터페이스에 결합되며, 상기 I 및 Q 디지털 FM 신호를 디지털 복조하여 상기 합성 디지털 FM 오디오 및 광대역 데이터 신호를 복원하는 상기 디지털 FM 복조기;
    상기 디지털 FM 복조기에 결합되며, 상기 합성 디지털 FM 오디오 및 광대역 데이터 신호로부터 상기 광대역 데이터 신호를 복원하는 광대역 데이터 복원 네트워크; 및
    상기 광대역 데이터 복원 네트워크에 결합되며, 상기 광대역 데이터 신호를 디코딩하는 광대역 메시지 디코더를 구비하는 것을 특징으로 하고,
    상기 디지털 FM 복조기는,
    상기 I 및 Q 디지털 FM 신호를 디지털 필터링하여 상기 소정의 오프셋 마진을 제거하고 상기 I 및 Q 디지털 FM 베이스밴드 신호를 생성하는 I 및 Q DC 오프셋 루프 필터들;
    상기 I 및 Q 디지털 FM 베이스밴드 신호의 수신된 신호의 세기를 측정하고 수신된 신호 세기 측정값에 응답하여 상기 수신기의 가변 이득을 변경하는 디지털 자동 이득 조절 네트워크; 및
    상기 합성 디지털 FM 오디오 신호 및 광대역 데이터 신호를 디지털 필터링하고 상기 디지털 필터링된 합성 디지털 FM 오디오 신호 및 광대역 데이터 신호에 응답하여 상기 수신기의 국부 발진 주파수를 조절하는 주파수 트래킹 루프 필터를 구비하는 것을 특징으로 하며,
    상기 각각의 I 및 Q 오프셋 루프 필터는,
    상기 I 또는 Q 디지털 FM 신호의 최상위 비트 (most-significant bit) 를 추출하는 제 1 추출 레지스터;
    상기 제 1 추출 레지스터에 결합되며, 상기 DC 오프셋 루프 필터의 시상수 (time constant) 를 조절하는 쉬프트 레지스터;
    상기 쉬프트 레지스터에 결합되며, 상기 추출된 최상위 비트를 축적하는 (accumulating) 축적기 (accumulator);
    상기 축적기에 결합되며, 상기 축적된 최상위 비트들로부터 소정의 개수의 상위 비트들을 추출하는 제 2 추출 레지스터; 및
    상기 제 2 추출 레지스터에 결합되며, 상기 추출된 소정의 개수의 상위 비트들을 아날로그 DC 오프셋 보정 신호로 변환하는 변환기를 구비하는 것을 특징으로 하는 듀얼 모드 수신기.
  4. 제 3 항에 있어서,
    상기 디지털 자동 이득 제어 네트워크는,
    적어도 상기 I 디지털 FM 베이스밴드 신호 또는 상기 Q 디지털 FM 베이스밴드 신호의 절대값의 최대값과 상기 I 디지털 FM 베이스밴드 신호 또는 상기 Q 디지털 FM 베이스밴드 신호의 상기 절대값의 최소값의 비율에 기초하여 상기 I 및 Q 디지털 FM 베이스밴드 신호의 수신된 신호 세기를 계산하는 수신 신호 세기 측정회로;
    상기 수신 신호 세기 측정회로에 결합되며, 상기 계산된 수신 신호 세기로부터 기준 레벨을 감산하여 디지털 AGC 에러 신호를 생성하는 디지털 감산기;
    상기 디지털 감산기에 결합되며, 상부 포화한계와 하부 포화한계 사이에서 상기 디지털 AGC 에러 신호를 적분하는 적분기; 및
    상기 적분기에 결합되며, 상기 적분된 디지털 AGC 에러 신호를 아날로그 AGC 에러 신호로 변환하는 변환기를 구비하는 것을 특징으로 하는 듀얼 모드 수신기.
  5. 제 3 항에 있어서,
    상기 주파수 트래킹 루프 필터는,
    상기 합성 디지털 FM 오디오 신호 및 광대역 데이터 신호의 주파수에서 기준 주파수를 감산하여 디지털 주파수 에러 신호를 생성하는 디지털 감산기;
    상기 디지털 감산기에 결합되며, 이득 신호에 응답하여 상기 주파수 트래킹 루프 필터의 시상수를 조절하는 쉬프트 레지스터;
    상기 쉬프트 레지스터에 결합되며, 상기 쉬프트된 디지털 주파수 에러 신호를 축적하는 축적기; 및
    상기 축적기에 결합되며, 상기 축적되어 쉬프트된 디지털 주파수 에러 신호를 아날로그 주파수 에러 신호로 변환하는 변환기를 구비하는 것을 특징으로 하는 듀얼 모드 수신기.
  6. 제 3 항에 있어서,
    상기 광대역 데이터 복원 네트워크는,
    상기 합성 디지털 FM 오디오 및 광대역 데이터 신호로부터 맨체스터-인코딩된 (Manchester-incoded) 영으로 복귀하지 않는 (non-return to zero : NRZ) 데이터 신호를 복원하는 디지털 위상-동기 루프 (phase-lock loop); 및
    상기 맨체스터-인코딩된 NRZ 데이터 신호를 디코딩하는 NRZ 디코더를 구비하는 것을 특징으로 하는 듀얼 모드 수신기.
KR1019970704331A 1994-12-23 1995-12-19 듀얼모드fm/cdma통신시스템 KR100427836B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37312294A 1994-12-23 1994-12-23
US08/373122 1994-12-23

Publications (1)

Publication Number Publication Date
KR100427836B1 true KR100427836B1 (ko) 2004-10-14

Family

ID=23471060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970704331A KR100427836B1 (ko) 1994-12-23 1995-12-19 듀얼모드fm/cdma통신시스템

Country Status (21)

Country Link
US (1) US5757858A (ko)
EP (1) EP0799530B1 (ko)
JP (1) JP3436372B2 (ko)
KR (1) KR100427836B1 (ko)
CN (1) CN1098569C (ko)
AR (1) AR000415A1 (ko)
AT (1) ATE264025T1 (ko)
AU (1) AU700691B2 (ko)
BR (1) BR9510534A (ko)
CA (1) CA2208081C (ko)
DE (1) DE69532863T2 (ko)
ES (1) ES2222469T3 (ko)
FI (1) FI972590A (ko)
HK (1) HK1003689A1 (ko)
IL (1) IL116475A (ko)
MX (1) MX9704695A (ko)
MY (1) MY114286A (ko)
RU (1) RU2142205C1 (ko)
TW (1) TW294867B (ko)
WO (1) WO1996020540A2 (ko)
ZA (1) ZA9510509B (ko)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2705538B2 (ja) * 1993-09-22 1998-01-28 日本電気株式会社 Ｃｄｍａモード及びｆｍモードの共用受信機
JP2822975B2 (ja) * 1996-04-09 1998-11-11 日本電気株式会社 受信機
US6678311B2 (en) 1996-05-28 2004-01-13 Qualcomm Incorporated High data CDMA wireless communication system using variable sized channel codes
US6055231A (en) 1997-03-12 2000-04-25 Interdigital Technology Corporation Continuously adjusted-bandwidth discrete-time phase-locked loop
EP1538799A3 (en) * 1997-03-12 2007-12-26 Interdigital Technology Corporation Phase-locked loop with continuously adjustable bandwidth
US6137826A (en) 1997-11-17 2000-10-24 Ericsson Inc. Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals
US6100827A (en) * 1998-09-11 2000-08-08 Ericsson Inc. Modulation systems and methods that compensate for DC offset introduced by the digital-to-analog converter and/or the low pass filter thereof
KR100626960B1 (ko) * 1997-11-17 2006-09-26 에릭슨 인크. 협대역폭 신호의 오버샘플링 및 ｄｃ 오프셋 보상을 갖는 변조 시스템과 방법
CA2310220A1 (en) * 1997-11-17 1999-05-27 Ericsson Inc. Modulation systems and methods including oversampling of narrow bandwidth signals and dc offset compensation
US6002726A (en) * 1997-11-21 1999-12-14 Lucent Technologies Inc. FM discriminator with automatic gain control for digital signal processors
US7415066B2 (en) * 1998-08-10 2008-08-19 Kamilo Feher Mis-matched modulation-demodulation format selectable filters
US6470055B1 (en) * 1998-08-10 2002-10-22 Kamilo Feher Spectrally efficient FQPSK, FGMSK, and FQAM for enhanced performance CDMA, TDMA, GSM, OFDN, and other systems
US7593481B2 (en) 1998-08-31 2009-09-22 Kamilo Feher CDMA, W-CDMA, 3rd generation interoperable modem format selectable (MFS) systems with GMSK modulated systems
US7548787B2 (en) 2005-08-03 2009-06-16 Kamilo Feher Medical diagnostic and communication system
US7079584B2 (en) * 1998-08-10 2006-07-18 Kamilo Feher OFDM, CDMA, spread spectrum, TDMA, cross-correlated and filtered modulation
US8050345B1 (en) 1999-08-09 2011-11-01 Kamilo Feher QAM and GMSK systems
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6317765B1 (en) * 1998-09-16 2001-11-13 Cirrus Logic, Inc. Sinc filter with selective decimation ratios
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
FI112741B (fi) 1998-11-26 2003-12-31 Nokia Corp Menetelmä ja järjestely RF-signaalien lähettämiseksi ja vastaanottamiseksi tiedonsiirtojärjestelmien erilaisissa radiorajapinnoissa
US7209725B1 (en) 1999-01-22 2007-04-24 Parkervision, Inc Analog zero if FM decoder and embodiments thereof, such as the family radio service
US6879817B1 (en) * 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US6141389A (en) * 1999-07-09 2000-10-31 Sicom, Inc. Digital tuner
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7260369B2 (en) 2005-08-03 2007-08-21 Kamilo Feher Location finder, tracker, communication and remote control system
US9307407B1 (en) 1999-08-09 2016-04-05 Kamilo Feher DNA and fingerprint authentication of mobile devices
US9373251B2 (en) 1999-08-09 2016-06-21 Kamilo Feher Base station devices and automobile wireless communication systems
US9813270B2 (en) 1999-08-09 2017-11-07 Kamilo Feher Heart rate sensor and medical diagnostics wireless devices
US6721548B1 (en) * 1999-12-22 2004-04-13 Koninklijke Philips Electronics N.V. High dynamic range low ripple RSSI for zero-IF or low-IF receivers
US6963734B2 (en) * 1999-12-22 2005-11-08 Parkervision, Inc. Differential frequency down-conversion using techniques of universal frequency translation technology
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US6993105B1 (en) * 2000-05-09 2006-01-31 Cypress Semiconductor Corp. Linearized digital phase-locked loop
KR100403724B1 (ko) * 2000-06-28 2003-10-30 삼성전자주식회사 이동통신시스템에서 에프엠 디지털 데이터 프레임을복조하는 디지털 에프.엠 수신기
FI114261B (fi) * 2000-09-12 2004-09-15 Nokia Corp Lähetin ja langaton viestintälaite
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7003024B2 (en) * 2000-12-01 2006-02-21 Hitachi, Ltd. Semiconductor device
JP3703083B2 (ja) * 2001-01-10 2005-10-05 松下電器産業株式会社 波形発生装置
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
ES2364630T3 (es) * 2001-02-16 2011-09-08 Qualcomm Incorporated Arquitectura de receptor de conversión directa.
US20020126770A1 (en) * 2001-03-09 2002-09-12 Behrouz Pourseyed Method and system for acquiring narrowband channel information over a wideband channel receiver
US6674999B2 (en) * 2001-03-16 2004-01-06 Skyworks Solutions, Inc Dynamically varying linearity system for an RF front-end of a communication device
GB2374219B (en) * 2001-04-06 2004-10-13 Nokia Corp A receiver
US6724247B2 (en) 2001-09-13 2004-04-20 Telefonaktiebolaget Lm Ericsson (Publ) FM demodulator having DC offset compensation
US7085335B2 (en) * 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7024169B2 (en) * 2002-01-25 2006-04-04 Qualcomm Incorporated AMPS receiver using a zero-IF architecture
CN1640085A (zh) * 2002-02-21 2005-07-13 模拟设备公司 3g无线电设备
GB0204108D0 (en) * 2002-02-21 2002-04-10 Analog Devices Inc 3G radio
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US7221915B2 (en) * 2003-06-25 2007-05-22 M/A-Com, Inc. Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US7151913B2 (en) * 2003-06-30 2006-12-19 M/A-Com, Inc. Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
US7751496B2 (en) * 2003-06-25 2010-07-06 Pine Valley Investments, Inc. Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
TW200409454A (en) * 2002-11-18 2004-06-01 Winbond Electronics Corp Automatic gain controller and its controlling method
US7394870B2 (en) * 2003-04-04 2008-07-01 Silicon Storage Technology, Inc. Low complexity synchronization for wireless transmission
US7221918B1 (en) * 2003-08-11 2007-05-22 National Semiconductor Corporation Digital DC-offset correction circuit for an RF receiver
US8050640B2 (en) * 2003-10-20 2011-11-01 Avaak, Inc. Diverse antenna system
US7356091B2 (en) * 2003-12-09 2008-04-08 M/A-Com, Inc. Apparatus, methods and articles of manufacture for signal propagation using unwrapped phase
US7057543B2 (en) * 2004-04-29 2006-06-06 Invensys Systems, Inc. Low power method and interface for generating analog waveforms
US7643249B2 (en) * 2004-10-04 2010-01-05 Tdk Corporation Supporting mechanism for magnetic head slider and testing method for the magnetic head slider
US7826581B1 (en) 2004-10-05 2010-11-02 Cypress Semiconductor Corporation Linearized digital phase-locked loop method for maintaining end of packet time linearity
US7421004B2 (en) * 2004-10-05 2008-09-02 Kamilo Feher Broadband, ultra wideband and ultra narrowband reconfigurable interoperable systems
US7359449B2 (en) * 2004-10-05 2008-04-15 Kamilo Feher Data communication for wired and wireless communication
US7298423B1 (en) * 2004-11-29 2007-11-20 Cirrus Logic, Inc. Time based digital FM demodulator
KR101237546B1 (ko) 2005-01-31 2013-02-26 스카이프 통신 시스템에서 프레임들을 연결하는 방법
TWI285568B (en) * 2005-02-02 2007-08-21 Dowa Mining Co Powder of silver particles and process
US7920658B2 (en) 2005-03-10 2011-04-05 Qualcomm Incorporated Efficient method to compute one shot frequency estimate
US8811468B2 (en) * 2005-05-26 2014-08-19 Broadcom Corporation Method and system for FM interference detection and mitigation
US10009956B1 (en) 2017-09-02 2018-06-26 Kamilo Feher OFDM, 3G and 4G cellular multimode systems and wireless mobile networks
US7280810B2 (en) * 2005-08-03 2007-10-09 Kamilo Feher Multimode communication system
US20080137715A1 (en) * 2005-12-06 2008-06-12 The Chamberlain Group, Inc. Secure spread spectrum-facilitated remote control signaling method and apparatus
US20070126552A1 (en) * 2005-12-06 2007-06-07 The Chamberlain Group, Inc. Secure spread spectrum-facilitated remote control signaling method and apparatus
US7535685B2 (en) * 2006-01-31 2009-05-19 Amperion, Inc. Radio frequency signal coupler, coupling system and method
US8920343B2 (en) 2006-03-23 2014-12-30 Michael Edward Sabatino Apparatus for acquiring and processing of physiological auditory signals
US20080130607A1 (en) * 2006-11-30 2008-06-05 Junqiang Li Method and System for Multimode DC Offset Compensation
US7912437B2 (en) * 2007-01-09 2011-03-22 Freescale Semiconductor, Inc. Radio frequency receiver having dynamic bandwidth control and method of operation
US20080194302A1 (en) * 2007-02-12 2008-08-14 Broadcom Corporation Mobile phone with an antenna structure having improved performance
JP4874919B2 (ja) * 2007-10-01 2012-02-15 株式会社東芝 無線装置
US8331892B2 (en) 2008-03-29 2012-12-11 Qualcomm Incorporated Method and system for DC compensation and AGC
US8625724B2 (en) * 2009-03-10 2014-01-07 Qualcomm Incorporated Adaptive tracking steps for time and frequency tracking loops
US8319673B2 (en) * 2010-05-18 2012-11-27 Linear Technology Corporation A/D converter with compressed full-scale range
GB201114079D0 (en) * 2011-06-13 2011-09-28 Neul Ltd Mobile base station
JP6037156B2 (ja) * 2011-08-24 2016-11-30 ソニー株式会社 符号化装置および方法、並びにプログラム
CN103905074A (zh) * 2012-12-27 2014-07-02 深圳富泰宏精密工业有限公司 无线通信装置
CN104104402A (zh) * 2013-04-07 2014-10-15 深圳富泰宏精密工业有限公司 电子装置
RU2552150C1 (ru) * 2014-06-26 2015-06-10 федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный политехнический университет (НПИ) имени М.И. Платова" Способ детектирования параметров синусоидального сигнала
EP3260977B1 (en) * 2016-06-21 2019-02-20 Stichting IMEC Nederland A circuit and a method for processing data
RU2691384C1 (ru) * 2018-07-23 2019-06-13 Акционерное общество "Концерн "Созвездие" Способ передачи информации широкополосными сигналами
US10432272B1 (en) 2018-11-05 2019-10-01 XCOM Labs, Inc. Variable multiple-input multiple-output downlink user equipment
US10756860B2 (en) 2018-11-05 2020-08-25 XCOM Labs, Inc. Distributed multiple-input multiple-output downlink configuration
US10659112B1 (en) 2018-11-05 2020-05-19 XCOM Labs, Inc. User equipment assisted multiple-input multiple-output downlink configuration
US10812216B2 (en) 2018-11-05 2020-10-20 XCOM Labs, Inc. Cooperative multiple-input multiple-output downlink scheduling
EP3888256A4 (en) 2018-11-27 2022-08-31 Xcom Labs, Inc. MULTIPLE INPUT AND INCOHERENT COOPERATIVE MULTIPLE OUTPUT COMMUNICATIONS
US11063645B2 (en) 2018-12-18 2021-07-13 XCOM Labs, Inc. Methods of wirelessly communicating with a group of devices
US10756795B2 (en) 2018-12-18 2020-08-25 XCOM Labs, Inc. User equipment with cellular link and peer-to-peer link
US11330649B2 (en) 2019-01-25 2022-05-10 XCOM Labs, Inc. Methods and systems of multi-link peer-to-peer communications
US10756767B1 (en) 2019-02-05 2020-08-25 XCOM Labs, Inc. User equipment for wirelessly communicating cellular signal with another user equipment
US10686502B1 (en) 2019-04-29 2020-06-16 XCOM Labs, Inc. Downlink user equipment selection
US10735057B1 (en) 2019-04-29 2020-08-04 XCOM Labs, Inc. Uplink user equipment selection
US11411778B2 (en) 2019-07-12 2022-08-09 XCOM Labs, Inc. Time-division duplex multiple input multiple output calibration
US11381430B2 (en) 2020-03-19 2022-07-05 Cypress Semiconductor Corporation Phase/frequency tracking transceiver
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5718145A (en) * 1980-07-09 1982-01-29 Toshiba Corp Signal separation system
US4577157A (en) * 1983-12-12 1986-03-18 International Telephone And Telegraph Corporation Zero IF receiver AM/FM/PM demodulator using sampling techniques
US4603300A (en) * 1984-09-21 1986-07-29 General Electric Company Frequency modulation detector using digital signal vector processing
JPS61171207A (ja) * 1985-01-25 1986-08-01 Nec Corp 受信機
US4680749A (en) * 1985-05-15 1987-07-14 General Electric Company Duplex radio transceiver having improved data/tone and audio modulation architecture
US4675882A (en) * 1985-09-10 1987-06-23 Motorola, Inc. FM demodulator
US4878035A (en) * 1988-05-27 1989-10-31 Wavetek Rf Products, Inc. Hybrid frequency shift keying modulator and method
CA1335612C (en) * 1988-06-28 1995-05-16 Genichi Fujiwara Voice frequency communication apparatus
US4944025A (en) * 1988-08-09 1990-07-24 At&E Corporation Direct conversion FM receiver with offset
US4985684A (en) * 1989-08-31 1991-01-15 Motorola, Inc. Fully integrated digital FM discriminator
US5003621A (en) * 1989-11-02 1991-03-26 Motorola, Inc. Direct conversion FM receiver
JP2912664B2 (ja) * 1990-03-02 1999-06-28 正雄 中川 移動体通信方法
US5010585A (en) * 1990-06-01 1991-04-23 Garcia Rafael A Digital data and analog radio frequency transmitter
US5163159A (en) * 1990-07-30 1992-11-10 Motorola, Inc. Dual mode automatic frequency control
US5107225A (en) * 1990-11-30 1992-04-21 Qualcomm Incorporated High dynamic range closed loop automatic gain control circuit
US5212826A (en) * 1990-12-20 1993-05-18 Motorola, Inc. Apparatus and method of dc offset correction for a receiver
GB9107147D0 (en) * 1991-04-05 1991-05-22 Philips Electronic Associated Frequency tracking arrangement,corresponding method of frequency tracking and a radio receiver embodying such a method
JPH04310037A (ja) * 1991-04-09 1992-11-02 Nec Corp Ｆｓｋ受信機
US5309479A (en) * 1991-04-29 1994-05-03 Hughes Aircraft Company Low Cost Ku band transmitter
US5111163A (en) * 1991-05-06 1992-05-05 Hughes Aircraft Company Digital FM modulator
CA2102914A1 (en) * 1991-05-13 1992-11-26 Robert C. Dixon Dual mode transmitter and receiver
US5414736A (en) * 1991-08-12 1995-05-09 Matsushita Electric Industrial Co., Ltd. FSK data receiving system
GB9209027D0 (en) * 1992-04-25 1992-06-17 British Aerospace Multi purpose digital signal regenerative processing apparatus
US5289464A (en) * 1992-09-21 1994-02-22 At&T Bell Laboratories Frequency-multiplexed cellular telephone cell site base station and method of operating the same
US5299228A (en) * 1992-12-28 1994-03-29 Motorola, Inc. Method and apparatus of reducing power consumption in a CDMA communication unit
US5475705A (en) * 1993-04-29 1995-12-12 Ericsson Ge Mobile Communications Inc. Demodulator for Manchester-coded FM signals
US5436955A (en) * 1993-07-30 1995-07-25 Hughes Aircraft Company Compatible analog channel unit for a digital cellular telephone system
US5422931A (en) * 1993-09-22 1995-06-06 Hughes Aircraft Company Dual mode portable cellular telephone having switch control of the rf signal path to effectuate power savings
US5539770A (en) * 1993-11-19 1996-07-23 Victor Company Of Japan, Ltd. Spread spectrum modulating apparatus using either PSK or FSK primary modulation
US5640385A (en) * 1994-01-04 1997-06-17 Motorola, Inc. Method and apparatus for simultaneous wideband and narrowband wireless communication
US5451948A (en) * 1994-02-28 1995-09-19 Cubic Communications, Inc. Apparatus and method for combining analog and digital automatic gain control in receivers with digital signal processing
ZA95605B (en) * 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
US5436590A (en) * 1994-08-25 1995-07-25 Northern Telecom Limited Digital FSK demodulator with automatic offset cancellation

Also Published As

Publication number Publication date
AU4599896A (en) 1996-07-19
RU2142205C1 (ru) 1999-11-27
US5757858A (en) 1998-05-26
AR000415A1 (es) 1997-06-18
DE69532863D1 (de) 2004-05-13
AU700691B2 (en) 1999-01-14
ES2222469T3 (es) 2005-02-01
MY114286A (en) 2002-09-30
CA2208081C (en) 2004-05-25
CN1176715A (zh) 1998-03-18
MX9704695A (es) 1997-10-31
JPH10511525A (ja) 1998-11-04
DE69532863T2 (de) 2005-03-31
EP0799530B1 (en) 2004-04-07
IL116475A0 (en) 1996-03-31
EP0799530A2 (en) 1997-10-08
WO1996020540A3 (en) 1996-09-06
FI972590A (fi) 1997-08-25
TW294867B (ko) 1997-01-01
CN1098569C (zh) 2003-01-08
CA2208081A1 (en) 1996-07-04
BR9510534A (pt) 1998-07-14
ZA9510509B (en) 1996-05-30
WO1996020540A2 (en) 1996-07-04
IL116475A (en) 1999-10-28
HK1003689A1 (en) 1998-11-06
ATE264025T1 (de) 2004-04-15
FI972590A0 (fi) 1997-06-17
JP3436372B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
KR100427836B1 (ko) 듀얼모드fm/cdma통신시스템
US5101418A (en) Digital time-multiplexed quadrature frequency upconverter
US5610939A (en) Signal processing circuit for spread spectrum communications
US7397300B2 (en) FSK demodulator system and method
KR100780117B1 (ko) 각도 변조 ｒｆ 신호 수신기
JP6506975B2 (ja) ダイレクトコンバージョン受信機
KR100700411B1 (ko) 송신기 및 이 송신기를 포함하는 집적 회로
CA2502790A1 (en) Method of removing dc offset for a zif-based gsm radio receiver with digital frequency offset correction
US5067141A (en) Interpolator for varying a signal sampling rate
JP3089835B2 (ja) 周波数オフセット補償方法
JP2001274854A (ja) 無線通信機及び無線通信方法
JP3394276B2 (ja) Ａｆｃ回路
CA1303687C (en) Subscriber unit for wireless digital telephone system
JP3311910B2 (ja) 位相比較器及び復調器並びに通信装置
JPH10136045A (ja) 復調装置および通信端末装置
JPH10224416A (ja) 同期検波復調装置
IE67264B1 (en) Subscriber unit for wireless digital telephone system
KR20120007867A (ko) 제로크로싱복조 기반 수신기 및 이의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee