KR100422361B1 - 레이저다이오드의제조방법 - Google Patents

레이저다이오드의제조방법 Download PDF

Info

Publication number
KR100422361B1
KR100422361B1 KR1019970026962A KR19970026962A KR100422361B1 KR 100422361 B1 KR100422361 B1 KR 100422361B1 KR 1019970026962 A KR1019970026962 A KR 1019970026962A KR 19970026962 A KR19970026962 A KR 19970026962A KR 100422361 B1 KR100422361 B1 KR 100422361B1
Authority
KR
South Korea
Prior art keywords
layer
type
pattern
etching
resist pattern
Prior art date
Application number
KR1019970026962A
Other languages
English (en)
Other versions
KR19990003158A (ko
Inventor
이상용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970026962A priority Critical patent/KR100422361B1/ko
Publication of KR19990003158A publication Critical patent/KR19990003158A/ko
Application granted granted Critical
Publication of KR100422361B1 publication Critical patent/KR100422361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/209—Methods of obtaining the confinement using special etching techniques special etch stop layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 메사(Mesa) 식각 공정 진행시 발생되는 오버행(Overhang)을 감소시키기 위한 레이저 다이오드의 제조 방법을 개시한다. 개시된 본 발명에 따른 레이저 다이오드의 제조 방법은, 제1형 버퍼층과 활성층 및 제2형 클래드층이 차례로 형성된 제1형 반도체 기판을 마련하는 단계; 상기 제2형 클래드층 상에 절연막을 증착하는 단계; 상기 절연막을 식각하여 하부 폭이 상부 폭 보다 넓은 형태로 절연막 패턴을 형성하는 단계; 상기 절연막 패턴 및 제2형 클래드층 상에 상기 절연막 패턴을 감싸는 형태로 소정 크기의 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴 및 절연막 패턴을 식각 마스크로 이용하여 그 아래의 제2형 클래드층, 활성층, 제1형 버퍼층 및 제1형 반도체 기판을 메사(Mesa) 식각하는 단계; 및 상기 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

레이저 다이오드의 제조 방법
본 발명은 레이저 다이오드의 제조 방법에 관한 것으로, 특히, 메사(Mesa) 식각 공정 진행시 발생되는 오버행(Overhang)을 감소시키기 위한 레이저 다이오드의 제조 방법에 관한 것이다.
일반적으로, P-N 구조에 전류를 인가하여 동상의 광자(Photon)가 공진기 내의 매질을 통과하면서 밀도 반전이 충분히 이뤄진 부분에서 간섭성(Coherence)을갖고 유도 방출되어 증폭된 빛을 내는 원리를 이용한 레이저 다이오드는 콤팩트 디스크, 레이저 프린터, 광 디스크 메모리 및 광 통신의 광원 등으로 이용된다.
평면 매립형 이종 접합 레이저 다이오드(Planar Buried Hetero-structure Laser Diode : 이하, PBH-LD)는 높은 밴드 갭을 갖는 전류 차단층 사이에 평면의 활성층이 매립된 구조로 이뤄진다.
이러한 PBH-LD는 활성층으로 전류를 주입하여 효율을 높이고, 굴절율 차이에 의한 광의 국한을 증대시켜 문턱 전류를 감소시킬 뿐만 아니라 광학적 모드의 안정성을 얻을 수 있다. 그러나, 이러한 특성을 얻기 위해서는 활성층에 인접하여 양호한 전류 차단층의 성장이 필수적으로 요구된다.
이러한 전류 차단층을 성장시키기 위하여, 종래에는, 도 1A에 도시된 바와 같이, n형 기판(100) 상에 n형 InP 버퍼층(101), InGaAsP 활성층(102) 및 p형 InP 클래드층(103)이 차례로 적층시킨 상태에서 상기 p형 InP 클래드층(103) 상에 하부 폭이 상부 폭 보다 큰 형태로 마스크 패턴(104)을 형성한 후, HBr계의 비선택성 식각 용액으로 p형 InP 클래드층(103), InGaAsP 활성층(102), n형 InP 버퍼층(101) 및 n형 기판(100)을 메사(Mesa) 식각한다. 여기서, 상기 마스크 패턴(104)은 PECVD로 형성된 실리콘 산화막으로 구성된다.
그러나, 상기 메사 식각을 적절한 활성층의 폭을 맞추기 위하여 HBr계 용액을 사용하여 진행하는 경우, 식각 용액의 횡방향 식각 속도가 빠른 것과 관련해서, 도 1B에 도시된 바와 같이, 마스크 패턴(104)의 하부에서 오버행(Overhang)이 발생하게 된다. 이러한 오버행이 클 경우, 후속되는 전류 차단층의 성장시 그 아래 부분에서 반응 가스들의 원활한 반응이 저해됨은 물론 상기 마스크 패턴과 p형 InP 클래드층이 접하는 경계(a)에서 결함이 발생하게 된다.
즉, 상기에서 언급한 바와 같이, 활성층의 폭을 기준으로 식각하는 경우 마스크 패턴 하부에 오버행이 발생되고, 이것은 후속되는 전류 차단층의 성장시 반응 가스들을 소모하며 마스크 패턴과 p형 InP 클래드층의 경계 부근에 가스들간의 반응이 원활하게 이뤄지지 않아 결함을 발생시킨다. 이러한 결함은 누설 전류의 경로로 작용하여 제품의 신뢰성을 저하시키며, 칩의 전반적인 특성을 저하시키게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 메사 식각 공정 진행시 마스크 패턴 하부에서 오버행이 발생되는 것을 방지할 수 있는 레이저 다이오드의 제조 방법을 제공함에 그 목적이 있다.
도 1A 및 도 1B는 종래의 레이저 다이오드의 제조 방법을 설명하기 위한 단면도.
도 2A 및 도 2C는 본 발명의 실시예에 따른 레이저 다이오드의 제조 방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : n형 기판 101, 201 : n형 InP 버퍼층
102, 202 : 활성층 103, 203 : p형 InP 클래드층
104, 204 : 마스크 패턴 205 : 레지스트 패턴
상기 목적을 달성하기 위하여, 본 발명은, 제1형 버퍼층과 활성층 및 제2형 클래드층이 차례로 형성된 제1형 반도체 기판을 마련하는 단계; 상기 제2형 클래드층 상에 절연막을 증착하는 단계; 상기 절연막을 식각하여 하부 폭이 상부 폭 보다 넓은 형태로 절연막 패턴을 형성하는 단계; 상기 절연막 패턴 및 제2형 클래드층 상에 상기 절연막 패턴을 감싸는 형태로 소정 크기의 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴 및 절연막 패턴을 식각 마스크로 이용하여 그 아래의 제2형 클래드층, 활성층, 제1형 버퍼층 및 제1형 반도체 기판을 메사 식각하는 단계; 및 상기 레지스트 패턴을 제거하는 단계를 포함하는 레이저 다이오드의 제조 방법을 제공한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하기로 한다.
도 2A 및 도 2C는 본 발명의 실시예에 따른 레이저 다이오드의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2A에 도시된 바와 같이, n형 기판(200) 상에 n형 InP 버퍼층(201), InGaAsP 활성층(202) 및 p형 InP 클래드층(203)을 차례로 형성한 상태에서, 상기 p형 InP 클래드층(203) 상에 PECVD(Plasma enhanced CVD) 방식으로 실리콘 산화막 또는 실리콘 질화막으로 이루어진 절연막을 증착한다. 그런다음, 상기 실리콘 산화막 또는 실리콘 질화막으로 이루어진 절연막을 식각하여 하부 폭이 상부 폭 보다 넓은 형태의 테이퍼(Taper)진 절연막 패턴, 즉, 마스크 패턴(204)을 형성한다. 이때, 상기 마스크 패턴(204)은 종래의 마스크 패턴 보다는 좁은 폭을 갖도록 형성한다.
도 2B에 도시된 바와 같이, 마스크 패턴(204) 및 n형 InP 클래드층(203) 상에 레지스트를 도포하고, 이를 노광 및 현상하여 상기 마스크 패턴(204)을 감싸는 소정 크기의 레지스트 패턴(205)을 형성한다. 이때, 상기 노광 공정시에는 레지스트 패턴(205)의 대칭성을 위하여 정확한 정렬이 요구된다. 그런 다음, 비선택 식각 용액으로 p형 InP 클래드층(203), InGaAsP 활성층(202), n형 InP 버퍼층(201) 및 n형 기판(200)을 메사 식각한다. 이때, 상기 메사 식각은 횡방향으로 진행되면서, 먼저, 레지스트 패턴(205)이 식각 마스크 역할을 하며, 어느 정도의 식각이 진행된후에는 마스크 패턴(204)이 식각 마스크의 역할을 한다. 이에 따라, 마스크 패턴만을 이용해서 메사 식각을 진행하는 종래의 경우 보다 본 발명은 마스크 패턴 하부에서의 오버행 발생을 억제 또는 감소시킬 수 있다.
도 2C에 도시된 바와 같이, 유기 용제로 레지스트 패턴을 제거하고, 이를 통해, 메사 구조를 얻는다. 그런 다음, 전류 차단층의 형성을 위하여 표면 처리를 진행한다.
이후의 공정은 종래와 같다.
이상에서 설명한 바와 같이, 본 발명은 PBH-LD의 메사 형상을 구현하기 위하여 종래의 실리콘 산화막으로 형성된 마스크 패턴을 포함하는 레지스트 패턴을 형성하여 메사 식각을 진행함으로써, 마스크 패턴 하부의 오버행을 감소시키고 전류 차단층 형성시 발생할 수 있는 결함을 억제시켜 칩의 전반적인 특성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (5)

  1. 제1형 버퍼층과 활성층 및 제2형 클래드층이 차례로 형성된 제1형 반도체 기판을 마련하는 단계;
    상기 제2형 클래드층 상에 절연막을 증착하는 단계;
    상기 절연막을 식각하여 하부 폭이 상부 폭 보다 넓은 형태로 절연막 패턴을 형성하는 단계;
    상기 절연막 패턴 및 제2형 클래드층 상에 상기 절연막 패턴을 감싸는 형태로 소정 크기의 레지스트 패턴을 형성하는 단계;
    상기 레지스트 패턴 및 절연막 패턴을 식각 마스크로 이용하여 그 아래의 제2형 클래드층, 활성층, 제1형 버퍼층 및 제1형 반도체 기판을 메사(Mesa) 식각하는 단계; 및
    상기 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  2. 제 1항에 있어서, 상기 절연막은 실리콘 산화막 또는 실리콘 질화막인 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  3. 제 1항에 있어서, 상기 레지스트 패턴을 유기 용제로 제거하는 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  4. 제 1항에 있어서, 상기 버퍼층 및 클래드층은 InP층인 것을 특징으로 하는 레이저 다이오드의 제조 방법.
  5. 제 1항에 있어서, 상기 활성층은 InGaAsP층인 것을 특징으로 하는 레이저 다이오드의 제조 방법.
KR1019970026962A 1997-06-24 1997-06-24 레이저다이오드의제조방법 KR100422361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970026962A KR100422361B1 (ko) 1997-06-24 1997-06-24 레이저다이오드의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970026962A KR100422361B1 (ko) 1997-06-24 1997-06-24 레이저다이오드의제조방법

Publications (2)

Publication Number Publication Date
KR19990003158A KR19990003158A (ko) 1999-01-15
KR100422361B1 true KR100422361B1 (ko) 2004-05-20

Family

ID=37323542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026962A KR100422361B1 (ko) 1997-06-24 1997-06-24 레이저다이오드의제조방법

Country Status (1)

Country Link
KR (1) KR100422361B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419286B1 (ko) * 2001-12-21 2004-02-18 엘지전자 주식회사 반도체 레이저 다이오드 제조방법
KR100427581B1 (ko) * 2002-02-21 2004-04-28 한국전자통신연구원 반도체 광소자의 제조방법

Also Published As

Publication number Publication date
KR19990003158A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US5504768A (en) Semiconductor laser device and method for manufacturing the same
JP2003229635A (ja) 半導体光集積素子
KR100243656B1 (ko) 수소화된 수직공진형 표면방출 레이저 및 그 제조방법
US11735888B2 (en) Semiconductor optical device and method for producing semiconductor optical device
KR100422361B1 (ko) 레이저다이오드의제조방법
JPH09237940A (ja) 半導体装置，及びその製造方法
JP2002217446A (ja) 光半導体集積素子及びその製造方法
US5789275A (en) Method for fabricating a laser diode
EP0470258B1 (en) Method of producing a mesa embedded type optical semiconductor device
US20020158314A1 (en) Buried mesa semiconductor device
JPH07111361A (ja) 埋込型半導体レーザ素子及びその製造方法
JPH0685390A (ja) 半導体レーザの製造方法
JPH11354886A (ja) 半導体レーザおよびその製造方法
US6653162B2 (en) Fabrication method of optical device having current blocking layer of buried ridge structure
KR100265801B1 (ko) 레이저 다이오드 및 그의 제조 방법
JP7248152B2 (ja) 半導体装置および半導体装置の製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
KR100320172B1 (ko) 반도체레이저다이오드및그제조방법
KR100200304B1 (ko) 레이저 다이오드 제조방법
KR100421335B1 (ko) 레이저다이오드및그제조방법
KR100289730B1 (ko) 반도체레이저소자의제조방법
KR100248430B1 (ko) 광도파로 집적 반도체 레이저 구조 및 그 제조방법
KR950006987B1 (ko) 반도체 레이저 다이오드 제조방법
KR100366043B1 (ko) 레이저 다이오드의 제조방법
KR100494225B1 (ko) 광소자 및 광소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee